存储器、存储管理和高速缓存技术

《存储器、存储管理和高速缓存技术》由会员分享，可在线阅读，更多相关《存储器、存储管理和高速缓存技术（79页珍藏版）》请在金锄头文库上搜索。

1、第第4 4章章 存储器、存储管理和高速缓存技术存储器、存储管理和高速缓存技术本章重点本章重点 : :存储器在微型机系统中的连接、宽度扩充和字节扩充存储器在微型机系统中的连接、宽度扩充和字节扩充 微型机中存储器的层次化结构微型机中存储器的层次化结构3232位微型机系统中的内存组织位微型机系统中的内存组织高速缓存的全相联、直接映象和组相联三种组织方式高速缓存的全相联、直接映象和组相联三种组织方式高速缓存的数据更新方法高速缓存的数据更新方法高速缓存控制器的功能高速缓存控制器的功能4.1 4.1 存储器和存储器件存储器和存储器件 4.1.1 4.1.1 存储器的分类存储器的分类 存储器根据存储器根据用

2、途和特点用途和特点可以分为两大类：可以分为两大类： (1).内部存储器，简称为内存或主存内部存储器，简称为内存或主存 快速存取快速存取 容量受限制容量受限制 (2).外部存储器，简称为外存外部存储器，简称为外存容量大容量大速度慢速度慢 半导体存储器的分类半导体存储器的分类 双极型双极型RAMRAM 随机存储器随机存储器(RAM) SRAMSRAM MOS MOS型型RAMRAM DRAM DRAM PROM 只读存储器只读存储器(ROM) EPROM EEPROM主存储器主存储器 快擦型存储器快擦型存储器4.1 4.1 存储器和存储器件存储器和存储器件4.1.2 4.1.2 微型计算机内存的行

3、列结构微型计算机内存的行列结构字节为字节为基本单位基本单位常用单位有常用单位有KBKB、MBMB、GBGB和和TBTB1KB1KB1 024B1 024B1MB1MB1 024KB1 024KB1GB1GB1 024MB1 024MB1TB1TB1 024GB1 024GB32行行32列矩阵和外部的连接列矩阵和外部的连接 4.1 4.1 存储器和存储器件存储器和存储器件4.1 4.1 存储器和存储器件存储器和存储器件4.1.3 4.1.3 选择存储器件的考虑因素选择存储器件的考虑因素 易失性易失性 只读性只读性 存储容量存储容量 速度速度 功耗功耗 4.1.4 4.1.4 随机存取存储器随机存

4、取存储器RAM RAM 主要特点主要特点:既可读又可写既可读又可写 分类：分类：RAM按其结构和工作原理分为：按其结构和工作原理分为：静态静态RAM即即SRAM动态动态RAM即即DRAM SRAM SRAM和和DRAMDRAM SRAM速度快速度快不需要刷新不需要刷新片容量低片容量低功耗大功耗大 DRAM 片容量高片容量高需要刷新需要刷新 4.1.5 4.1.5 只读存储器只读存储器ROM ROM ROM的特点：的特点：只许读出只许读出不许写入不许写入 ROM器件的优点器件的优点 ：结构简单，所以位密度高。结构简单，所以位密度高。具有非易失性，所以可靠性高具有非易失性，所以可靠性高 ROMRO

5、M的分类的分类根据根据信息的设置方法信息的设置方法，ROM分为分为5种种 ：掩膜型掩膜型ROMROMMOS型型双极型双极型 可编程只读存储器可编程只读存储器PROMPROM可擦除可编程只读存储器可擦除可编程只读存储器EPROMEPROM可用电擦除的可编程只读存储器可用电擦除的可编程只读存储器E2PROME2PROM闪烁存储器（闪烁存储器（flash memory）闪烁存储器的特点：闪烁存储器的特点：非易失性非易失性可靠性可靠性高速度高速度大容量大容量擦写灵活性擦写灵活性4.2 4.2 存储器在系统中的连接存储器在系统中的连接4.2.1 存储器和CPU的连接考虑 高速高速CPU和较低速度存储器之

6、间的速度匹配问题。和较低速度存储器之间的速度匹配问题。 CPU总线的负载能力问题。总线的负载能力问题。 片选信号和行地址、列地址的产生机制。片选信号和行地址、列地址的产生机制。 存储器的寻址方法存储器的寻址方法存储器芯片与存储器芯片与CPUCPU地址总线连接时，要根据内地址总线连接时，要根据内存的地址分配连接，以实现存的地址分配连接，以实现CPUCPU在某一时刻只在某一时刻只能唯一地选中某一内存单元，这称为能唯一地选中某一内存单元，这称为寻址寻址。要完成寻址功能必须进行两种选择：首先要要完成寻址功能必须进行两种选择：首先要选择存储器芯片，这称为选择存储器芯片，这称为片选片选。然后再从该芯片中选

7、择出某一存储单元，这然后再从该芯片中选择出某一存储单元，这称为称为字选字选。 片选片选字选字选4.2 4.2 存储器在系统中的连接存储器在系统中的连接4.2.2 存储器芯片片选信号的构成方法 ： 全译码法全译码法部分译码法部分译码法线选法线选法 线选法线选法D0D7CPUA0A9A10A11D0D71KBROM_CEA0A9D0D71KBRAM_CEA0A9特点特点简单简单 地址可能重叠地址可能重叠 地址不连续地址不连续D0D7CPUA0A9A11D0D71KBROM_CEA0A9D0D71KBRAM_CEA0A9部分译码法部分译码法译译码码器器特点特点地址重叠地址重叠地址连续地址连续全译码法

8、全译码法D0D7CPUA0A9A11D0D71KBROM_CEA0A9D0D71KBRAM_CEA0A9译译码码器器A10A12A13A14A15特点特点地址唯一地址唯一, ,不重叠不重叠地址连续地址连续SRAMSRAM的连接举例的连接举例 图图 16Kb8静态静态RAM模块模块 存存储储模模块块总总线线驱驱动动器器及及外外围围电电路路数据总线数据总线驱动器驱动器地址总线地址总线驱动器驱动器4 4个芯片的个芯片的数据端并数据端并接接低电平，写入低电平，写入高电平，读出高电平，读出4.2.3 DRAM4.2.3 DRAM和和DRAMDRAM控制器的使用举例控制器的使用举例 动态RAM控制器820

9、3和2164的连接关系64K1b,64K1b,行地址行地址与列地址共用引与列地址共用引脚脚行地址选通信号行地址选通信号列地址选通信号列地址选通信号写信号写信号写信号写信号DRAMDRAM控制器控制器片选片选读读/ /写周写周期开始期开始读：数据有效读：数据有效写：已完成写操作写：已完成写操作外部刷新请求信号，可从外部刷新请求信号，可从外部控制刷新定时。外部控制刷新定时。引入时钟信号引入时钟信号4.2.4 4.2.4 存储器的扩充存储器的扩充 （1 1）存储器容量的扩充体现在两方面：）存储器容量的扩充体现在两方面： 数据宽度的扩充数据宽度的扩充 字节数的扩充字节数的扩充 （2）数据宽度扩充和字节

10、数扩充的方法）数据宽度扩充和字节数扩充的方法 4.2.4 4.2.4 存储器的扩充存储器的扩充数据宽度的扩充：当使用的存储器芯片单元数目符合要数据宽度的扩充：当使用的存储器芯片单元数目符合要求，但每单元的位数较少时，需要进行这种扩充。例如，求，但每单元的位数较少时，需要进行这种扩充。例如，使用使用 (1K(1K1)1)扩充扩充1KB1KB存储系统，就需要进行位扩充。存储系统，就需要进行位扩充。 4.2.4 4.2.4 存储器的扩充存储器的扩充例：用例：用2012(1k12012(1k1位位) )组成组成1K81K8位位RAM RAM 2012A0 A9D0WR CS2012A0 A9D0WR

11、CS2012A0 A9D0WRCS2012A0 A9D0WRCSD02012A0 A9D0WRCSD02012A0 A9D0WRCS2012A0 A9D0WR CS2012A0 A9D0WR CS2012A0 A9D0WR CSD7D7D0D04.2.4 4.2.4 存储器的扩充存储器的扩充数据宽度扩充的方法数据宽度扩充的方法各芯片的数据线分别接到数据总线的各位上各芯片的数据线分别接到数据总线的各位上各芯片的地址线并接在一起，连到相应的地址总线各位；各芯片的地址线并接在一起，连到相应的地址总线各位； 各芯片的控制线并接在一起，连到相应的控制线上各芯片的控制线并接在一起，连到相应的控制线上4.2

12、.4 4.2.4 存储器的扩充存储器的扩充练习：用练习：用214(1k4214(1k4位位) )组成组成1K81K8位位RAM RAM 2012A0 A9D0D3WRCS D7D7D0D02012A0 A9D0D3WRCS2012A0 A9D0D3WRCS4.2.4 4.2.4 存储器的扩充存储器的扩充扩充存储器的字节容量：当使用的存储器芯扩充存储器的字节容量：当使用的存储器芯片位数符合要求，但单元数目较少时，需要片位数符合要求，但单元数目较少时，需要进行这种扩充。例如，使用进行这种扩充。例如，使用6264(8K*8)6264(8K*8)扩充扩充24KB24KB存储系统，就需要进行字扩充。存储

13、系统，就需要进行字扩充。 选择以下芯片，将其扩充为选择以下芯片，将其扩充为24KB24KBD07CEA012R/WD07CEA012R/WD07CEA012R/WD07R/WA0124.2.4 4.2.4 存储器的扩充存储器的扩充扩充存储器的字节容量的方法：扩充存储器的字节容量的方法：1.1.将各存储芯片片内地址线、数据线、读将各存储芯片片内地址线、数据线、读/ /写控制线并联，写控制线并联，接到相应的总线上；接到相应的总线上；2.2.将地址线的高位送地址译码器产生片选信号，接各存储将地址线的高位送地址译码器产生片选信号，接各存储芯片的芯片的CSCS端，以选择芯片。端，以选择芯片。练习：利用以

14、下芯片扩充到练习：利用以下芯片扩充到16KB16KBD07CEA011R/WD07CEA011R/WD07CEA011R/WD07CEA011R/WD07R/WA012D07CEA011R/W字位同时扩充的连接：上述两种方式的结合字位同时扩充的连接：上述两种方式的结合2114A0 A9D0D3CS2114A0 A9D0D3CS2114A0 A9D0D3CS2114A0 A9D0D3CS1 1数数 D0据据总总线线 D7A0A9A10小型存储器设计的一般步骤：小型存储器设计的一般步骤：（1 1）根据系统实际装机存储容量，确定存储器在整个存储空间中位）根据系统实际装机存储容量，确定存储器在整个存储

15、空间中位置。置。（2 2）选择合适的存储芯片。）选择合适的存储芯片。根据系统性能指标要求选择芯片类型（根据系统性能指标要求选择芯片类型（RAMRAM或或ROMROM）与型号。）与型号。确定芯片数量：若存储容量为确定芯片数量：若存储容量为MNMN位，所用芯片容量为位，所用芯片容量为LKLK位，位，则系统字、位同时扩展需（则系统字、位同时扩展需（M/LM/L）（N/KN/K）个芯片。）个芯片。（3 3）画地址位图。即按系统所提供地址总线对所设计存储空间进行）画地址位图。即按系统所提供地址总线对所设计存储空间进行地址编码，分出低位地址线选择片内各单元，高位地址线确定片地址编码，分出低位地址线选择片内

16、各单元，高位地址线确定片选择译码逻辑。选择译码逻辑。（4 4）画出所设计存储器原理图，需要时指明每片地址范围。图中包）画出所设计存储器原理图，需要时指明每片地址范围。图中包括地址线连接及译码电路、数据线连接、读括地址线连接及译码电路、数据线连接、读/ /写控制线连接及其控写控制线连接及其控制逻辑电路等。制逻辑电路等。 例：用全译码法设计一个例：用全译码法设计一个12KB12KB的主存储器系统。其低的主存储器系统。其低8KB8KB为为EPROMEPROM芯片，芯片，选用选用2 2片片4K84K8的的2732A2732A芯片。高芯片。高4KB4KB为为SRAMSRAM芯片，选用两片芯片，选用两片2

17、K82K8位的位的61166116芯片。主存储器系统的地址范围为芯片。主存储器系统的地址范围为0000H2FFFH0000H2FFFH。系统提供。系统提供1616为为地址线、地址线、8 8根数据线。根数据线。系统需要系统需要2片片2732，2片片6116。2732有有12条地址线，条地址线，6116有有11条地址条地址线，因此除了使用线，因此除了使用74LS138外，还需要一些辅助电路来形成片选信外，还需要一些辅助电路来形成片选信号。号。 根据题意，各存储器芯片的地址范围如下：根据题意，各存储器芯片的地址范围如下：2732（1）：）：0000H0FFFH2732（2）：）：1000H1FFFH

18、6116（1）：）：2000H27FFH6116（2）：）：2800H2FFFH 画地址位图，以获得译码关系和每片地址范围。画地址位图，以获得译码关系和每片地址范围。画连接图画连接图_CED0D72732AA0A11_OED0D72732A_CEA0A11_OED0D7CPUA0A11A12A13A14A15_MREQ_RD_WRD0D76116_CEA0A10_OE_ _WED0D76116_CEA0A10_OE_ _WEVCCA11_G2B_G2ACBA_Y2_Y1_Y0G11 11 11 1在逻辑上验证所设计的连接线是正确的：在逻辑上验证所设计的连接线是正确的：首先应保证，当执行读首先应

19、保证，当执行读/ /写指定地址范围内的内存写指定地址范围内的内存单元的操作时，确实能选中该芯片和该单元。单元的操作时，确实能选中该芯片和该单元。 其次，应保证当没有执行读其次，应保证当没有执行读/ /写指定地址范围内的写指定地址范围内的内存单元的操作时，特别是此时访问的地址在系内存单元的操作时，特别是此时访问的地址在系统中确实对应了某个物理器件，确实不会选中该统中确实对应了某个物理器件，确实不会选中该芯片和该单元。芯片和该单元。 完成该图中地址线、数据线和控制线的连接，要求完成该图中地址线、数据线和控制线的连接，要求EPROMEPROM的地址从的地址从1000H1000H开始，开始，RAMRA

20、M的存储空间与的存储空间与EPROMEPROM的存储空间连续，的存储空间连续，EPROMEPROM为低地址，为低地址，RAMRAM为高地址。为高地址。扩充后扩充后RAMRAM的地址范围的地址范围是多少？是多少？EPROMEPROM的的地址范围是地址范围是多少？扩展多少？扩展的存储空间的存储空间共有多少个共有多少个字节？字节？C CB BA A4.3 4.3 存储器的体系结构存储器的体系结构 4.3.1 4.3.1 层次化的存储器体系结构层次化的存储器体系结构 1 层次化总体结构 层次化层次化:把各种速度不同、容量不同、存储技术把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过

21、硬件和也可能不同的存储设备分为几层，通过硬件和管理软件组成一个存储空间。管理软件组成一个存储空间。层次化的优点：解决了容量、速度与价格之间层次化的优点：解决了容量、速度与价格之间的矛盾。的矛盾。存储器的层次化总体结构存储器的层次化总体结构 价格价格高高低低容量容量小小大大速度速度快快慢慢2 2 内存的分区结构内存的分区结构 内存分为：内存分为：1.1.基基本本内内存存区区( (conventional conventional memory):memory):基基本本内内存存区区主主要要供供DOSDOS操操作系统使用作系统使用2.2.高高端端内内存存区区( (upper upper memor

22、y):memory):高高端端内内存存区区留留给给系系统统ROMROM和和外外部部设备的适配卡缓冲区使用设备的适配卡缓冲区使用3.3.扩扩充充内内存存区区: :扩扩充充内内存存区区早早先先是是在在1616位位微微型型计计算算机机系系统统中中为为了了扩扩大大内内存存空空间间而而采采用用的的技技术术，扩扩充充内内存存区区通通过过在在总总线线槽槽上上插插内内存存扩扩充充卡卡来来扩扩大大内内存存空空间间，最最大大扩扩充充容容量量为为32MB32MB。扩扩充充内内存存实实际际上上是是CPUCPU直直接接寻寻址址范范围围以以外外的的物物理理存存储储器器，对对于于1616位位CPUCPU来来说说，直直接接寻

23、寻址址的的内内存存空空间间为为1MB1MB，1MB1MB之之外外的的内内存存区区即即为为扩充内存。扩充内存。3.3.扩扩展展内内存存区区( (extended extended memory):memory):扩扩展展内内存存是是3232位位微微型型计计算算机机系系统统中中才才有有的的内内存存区区，这这是是指指1MB1MB以以上上，但但不不是是通通过过内内存存扩扩充充卡卡映映射射来来获获得得的的内内存存空空间间，扩扩展展内内存存在在3232位位CPUCPU的的寻寻址址范范围围内内，其大小随具体系统的内存配置而定。其大小随具体系统的内存配置而定。 4.3.2 4.3.2 计算机系统的内存组织计算

24、机系统的内存组织1 16位微机系统的内存组织 8086用用20位地址总线寻址位地址总线寻址1MB存储空间，由两个存储体组成：存储空间，由两个存储体组成： 奇地址存储体奇地址存储体偶地址存储体偶地址存储体16位位CPU对存储器的访问分为：对存储器的访问分为：按字节访问按字节访问按字访问按字访问1616位微机系统的内存组织位微机系统的内存组织 2. 322. 32位微机系统的内存组织位微机系统的内存组织 4.4 Pentium4.4 Pentium的虚拟存储机制和片内两级存储管理的虚拟存储机制和片内两级存储管理PentiumPentium对多任务操作系统的支持对多任务操作系统的支持硬件上提供了良好

25、的条件硬件上提供了良好的条件支持容量极大的虚拟存储器，并且采用了片内两支持容量极大的虚拟存储器，并且采用了片内两级存储管理级存储管理4.4.1 4.4.1 虚拟存储技术和三类地址虚拟存储技术和三类地址虚拟存储技术虚拟存储技术物理存储器：由物理存储器：由地址总线直接访问地址总线直接访问的存储空间，其地址的存储空间，其地址称为物理地址称为物理地址虚拟存储器：程序使用的虚拟存储器：程序使用的逻辑存储空间逻辑存储空间虚拟存储机制：由主存储器、辅助存储器和存储管理部虚拟存储机制：由主存储器、辅助存储器和存储管理部件共同组建。通过管理软件，实现主存和辅存的密切配件共同组建。通过管理软件，实现主存和辅存的密

26、切配合。合。虚拟存储器机制（虚拟存储器机制（1 1）2 2万万名学生名学生5 5千千个座位个座位虚拟存储器机制（虚拟存储器机制（2 2）由于程序的两个局部性原理，在一个时刻，程序只在一个由于程序的两个局部性原理，在一个时刻，程序只在一个比较小的范围内运行。所以我们把程序可能用到的整个存比较小的范围内运行。所以我们把程序可能用到的整个存储空间分成一个个相同大小的储空间分成一个个相同大小的页页( (班级班级) )，只把其中的一些，只把其中的一些页放在页放在主存主存（教室）中，而其它的页则等需要时再建，或（教室）中，而其它的页则等需要时再建，或放在放在辅存辅存( (寝室寝室) )中。同时建立一个中。

27、同时建立一个页表页表（课程表），对应（课程表），对应于每一页，如果该页在主存中，则页表记录它在主存中的于每一页，如果该页在主存中，则页表记录它在主存中的地址；如果不在主存中，则在页表上作不在主存的标记。地址；如果不在主存中，则在页表上作不在主存的标记。 虚拟存储器机制（虚拟存储器机制（3 3）现在假设我们想按学号找一个同学在教室谈话。现在假设我们想按学号找一个同学在教室谈话。先按先按学号学号查出来是哪个查出来是哪个班班的，查的，查课程表课程表，看该班是否在，看该班是否在教教室室。在，直接按位置找到；不在，要先找个不上课的班赶。在，直接按位置找到；不在，要先找个不上课的班赶回回寝室寝室，把要找女

28、生所在的班调到教室，再按位置找那个，把要找女生所在的班调到教室，再按位置找那个同学。同学。 虚拟存储器机制（虚拟存储器机制（4 4）当程序需要调用某个当程序需要调用某个存储单元存储单元（同学）的内容时，先根据（同学）的内容时，先根据它的它的线性地址线性地址（学号），算出其所在的（学号），算出其所在的页页（班级）。查（班级）。查页页表表（课程表），看是不是在主存（教室）中？如果在，则（课程表），看是不是在主存（教室）中？如果在，则直接存取。如果查到页表上是不在的标记，要把主存中的直接存取。如果查到页表上是不在的标记，要把主存中的某一页换到某一页换到磁盘磁盘（寝室）上，把要访问的那个单元所在的（寝

29、室）上，把要访问的那个单元所在的页调入主存，再进行存取。页调入主存，再进行存取。 段式虚拟存储和页式虚拟存储（段式虚拟存储和页式虚拟存储（1 1）段式虚拟存储机制：主存按段来划分段式虚拟存储机制：主存按段来划分特点：特点：段的长度不固定段的长度不固定每个段都是受到保护的独立空间每个段都是受到保护的独立空间优点：段和程序模块相对应，易于管理和维护优点：段和程序模块相对应，易于管理和维护缺点：各段长度不一，存储空间分配不便；容易在段间缺点：各段长度不一，存储空间分配不便；容易在段间留下碎片式存储空间，造成存储器浪费和效率降低留下碎片式存储空间，造成存储器浪费和效率降低段式虚拟存储和页式虚拟存储（段

30、式虚拟存储和页式虚拟存储（2 2）页式虚拟存储：按页来划分主存页式虚拟存储：按页来划分主存特点：特点：所有页面大小固定所有页面大小固定页的起点和终点也固定（分实页和虚页）页的起点和终点也固定（分实页和虚页）支持虚拟存储支持虚拟存储优点：充分利用存储器优点：充分利用存储器缺点：不便于和模块化程序相衔接缺点：不便于和模块化程序相衔接PentiumPentium中采用段页式虚拟存储机制中采用段页式虚拟存储机制逻辑地址、线性地址和物理地址（逻辑地址、线性地址和物理地址（1 1）逻辑地址：程序员所看到的地址逻辑地址：程序员所看到的地址程序员编写源程序中所使用的地址程序员编写源程序中所使用的地址4848位

31、，含位，含1616位的选择子和位的选择子和3232位的偏移量位的偏移量选择子对应于段基址，该地址指向一个段空间，逻辑地选择子对应于段基址，该地址指向一个段空间，逻辑地址中的偏移量则指向此段中的某字节址中的偏移量则指向此段中的某字节逻辑地址、线性地址和物理地址（逻辑地址、线性地址和物理地址（2 2）线性地址：由段选择子和偏移地址转换而来线性地址：由段选择子和偏移地址转换而来由由3232位的段基址与位的段基址与3232位的偏移量相加而成位的偏移量相加而成段基址由段描述符中得到段基址由段描述符中得到分分3 3个字段来体现其功能个字段来体现其功能物理地址：与芯片上的引脚对应物理地址：与芯片上的引脚对应

32、 程序不能直接对物理地址存储器进行寻址程序不能直接对物理地址存储器进行寻址分页部件将线性地址转换成物理地址。如果段内不分页，分页部件将线性地址转换成物理地址。如果段内不分页，则线性地址即为物理地址则线性地址即为物理地址4.4.4 4.4.4 逻辑地址转换为线性地址逻辑地址转换为线性地址4848位逻辑地址位逻辑地址段选择子段选择子偏移量偏移量1616位位3232位位索引索引TITI PRLPRL1313位位1 1位位 2 2位位3232位段基址位段基址全局描述符表全局描述符表GDTGDT+ +表基址表基址6464位位TI=0TI=03232位段基址位段基址局部描述符表局部描述符表LDTLDT+

33、+表基址表基址6464位位TI=0TI=08888段基址段基址3232位位线性地址线性地址3232位位+ +4.4.2 4.4.2 分段管理分段管理 把有关段的信息，即段基址、界限、访问属性全部放在一把有关段的信息，即段基址、界限、访问属性全部放在一个称为个称为段描述符段描述符的的8 8字节长的数据结构中，并把系统中所有字节长的数据结构中，并把系统中所有的描述符编成表，以便硬件查找和识别的描述符编成表，以便硬件查找和识别描述符表的优点：描述符表的优点：可大大扩展存储空间可大大扩展存储空间可实现虚拟存储可实现虚拟存储可进行多任务隔离可进行多任务隔离4.4.5 4.4.5 分页管理分页管理页组：多

34、个页面构成一组页组：多个页面构成一组页组目录项和页表项页组目录项和页表项31 1231 121111 1010 9 9 8 8 7 7 6 6 5 5 4 4 3 3 2 2 1 1 0 0表的物理基地址表的物理基地址0 0 0 0 D D A AP PAVLAVLPCDPCDPWTPWTU/SU/SW/RW/R对应的页是否在主存中对应的页是否在主存中供操作系统记录页的使用情况供操作系统记录页的使用情况脏位，用于记录该页从磁盘调脏位，用于记录该页从磁盘调入内存后是否有写入操作入内存后是否有写入操作对应页在某时间段内是否被访问过对应页在某时间段内是否被访问过CacheCache页禁止位页禁止位页

35、透明写页透明写用户用户/ /系统位系统位可读可读/ /写位写位线性地址转换为物理地址线性地址转换为物理地址页组目录项索引页组目录项索引页表项索引页表项索引页内偏移量页内偏移量CRCR0 0CRCR2 2CRCR3 3控制寄存器控制寄存器31312222 21211212 11110 03232位线性地址位线性地址页组目录项页组目录项4KB4KB10241024项项页表项页表项4KB4KB10241024项项页组页组目录项表目录项表页表页表主存储器主存储器+ +页组目录项页组目录项表基地址表基地址页组目录页组目录项地址项地址4 41 10 0位位+ +页表页表基地址基地址页表页表项地址项地址4

36、41 10 0位位1 1页页+ +页基址页基址物理地址物理地址1212位位31310 00 00 0313131314.5 4.5 高档微机系统中的高速缓存技术高档微机系统中的高速缓存技术 4.5.1 Cache4.5.1 Cache概述概述时间区域性时间区域性空间区域性空间区域性 4.5.2 4.5.2 高速缓存的组织方式高速缓存的组织方式 按按照照主主存存和和高高速速缓缓存存之之间间的的映映像像关关系系，高高速速缓缓存存有有三种组织方式。即：三种组织方式。即：全全相相联联方方式式：主主存存中中的的一一个个区区块块可可能能映映像像到到CacheCache中的任何一个地方。中的任何一个地方。直

37、直接接映映像像方方式式：主主存存中中的的区区块块只只能能映映像像到到CacheCache中对应的一个地方。中对应的一个地方。组组相相联联方方式式：主主存存中中的的一一个个区区块块能能映映像像到到CacheCache的有限的但不是固定的地方。的有限的但不是固定的地方。高速高速缓存存的三种组织方式的三种组织方式 全相联全相联CacheCache直接映象直接映象CacheCache组相联组相联CacheCache4.5.3 4.5.3 高速缓存的数据更新方法高速缓存的数据更新方法 同样一个数据可能既存在于高速缓存中，也存在于主存中。当数据同样一个数据可能既存在于高速缓存中，也存在于主存中。当数据更新

38、时，可能前者已更新，而后者未更新。更新时，可能前者已更新，而后者未更新。有多个部件可访问主存时，主存的一块可能对应于多个高速缓存中的有多个部件可访问主存时，主存的一块可能对应于多个高速缓存中的各一块，于是，就会产生主存中的数据被某个总线主部件更新过，而各一块，于是，就会产生主存中的数据被某个总线主部件更新过，而某个高速缓存中的内容未更新，这种情况也会导致主存和高速缓存的某个高速缓存中的内容未更新，这种情况也会导致主存和高速缓存的数据不一致。数据不一致。 1. 1. 数据丢失问题数据丢失问题 解决方法：解决方法： 通写式通写式:CPU把数据写入把数据写入Cache时，Cache控制器也立即控制器

39、也立即把数据写入主存把数据写入主存对应的位置。的位置。简单，但速度慢。，但速度慢。 缓冲通写式缓冲通写式：主存和：主存和Cache之之间加一个加一个缓冲器，每当冲器，每当Cache中的数据更新中的数据更新时，也，也对主存作更新。要写入主存的数主存作更新。要写入主存的数据先存在据先存在缓冲器中，在冲器中，在CPU进入下一个操作入下一个操作时，缓冲器中冲器中的数据写入主存。速度相的数据写入主存。速度相对较高高 回写式回写式： Cache每一个区每一个区块的的标记中都中都设置一个更新位，置一个更新位，CPU对Cache中的一个区中的一个区块写入后，如未更新相写入后，如未更新相应的主存区的主存区块，则

40、更新位置更新位置1. 效率提高，但效率提高，但Cache控制器控制器较复复杂。2. 2. 数据过时问题数据过时问题 解决方法：解决方法： 总线监视法：如果其他部件将数据写到主存，总线监视法：如果其他部件将数据写到主存，Cache中相中相应的区的区块标为“无效无效”。 硬件监视法硬件监视法: : 外加硬件电路，外加硬件电路，Cache本身能本身能观察到主存中察到主存中已映象区已映象区块的所有存取操作。的所有存取操作。 局部禁止高速局部禁止高速缓存法：在主存中存法：在主存中划出一个各部件共享区，划出一个各部件共享区，该区域内容永远不能取到该区域内容永远不能取到Cache. Cache清除法清除法:

41、 : Cache中所有已更新的数据写回到主存，中所有已更新的数据写回到主存，同同时清除清除Cache中的所有数据。中的所有数据。4.5.4 4.5.4 高速缓存控制器高速缓存控制器82385 82385 高速缓存控制器高速缓存控制器8238582385的管理体现于以下几方面：的管理体现于以下几方面：高速缓存和主存的映像关系处理高速缓存和主存的映像关系处理未命中高速缓存时的处理未命中高速缓存时的处理高速高速缓存存的数据更新的数据更新 1. 823851. 82385控制的直接映像方式高速缓存系统控制的直接映像方式高速缓存系统 8238582385工作于直接映像方式时高速缓存目录、高速缓存及主工作

42、于直接映像方式时高速缓存目录、高速缓存及主存之间的关系存之间的关系 : :直接映像方式下直接映像方式下82385从从高速高速缓存存中选中选1个区块个区块 2 823852 82385控制的双路组相联方式高速缓存子系统控制的双路组相联方式高速缓存子系统 8238582385工作于双路组相联方式时高速缓存目录、高速缓工作于双路组相联方式时高速缓存目录、高速缓存及主存之间的关系图存及主存之间的关系图 : :双路组相联方式下，双路组相联方式下，82385从从高速高速缓存存中选个区块中选个区块 4.5.6 4.5.6 影响影响CacheCache性能的因素性能的因素Cache芯片的速度芯片的速度Cach

43、e的的容量容量Cache的的级数数Cache的的组织方式方式Cache行的大小行的大小Cache对主存的回写方式主存的回写方式综合训练题综合训练题2 2内容：总结微型计算机中存储技术的技术进步，从中了解存储内容：总结微型计算机中存储技术的技术进步，从中了解存储技术的发展方向和趋势。技术的发展方向和趋势。要求：个人独立完成，提交要求：个人独立完成，提交PPTPPT及相关文字说明一份。于及相关文字说明一份。于1010月月2626日前交至学习委员处，过期不候日前交至学习委员处，过期不候本章内容到此结束！本章内容到此结束！谢谢！谢谢！21642164组成原理图组成原理图两个局部性原理两个局部性原理1 1、时间局部性：是指若一条指令被执行，则在不久的将来，、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。它可能再被执行。 2 2、空间局部性：是指一旦一个存储单元被访问，那它附近的、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。单元也将很快被访问。