《数字电子技术基础chapt05》由会员分享，可在线阅读，更多相关《数字电子技术基础chapt05（76页珍藏版）》请在金锄头文库上搜索。
1、第五章第五章 时序逻辑电路时序逻辑电路5.1 概述概述5.2 时序逻辑电路的分析方法时序逻辑电路的分析方法5.3 时序逻辑电路的设计方法时序逻辑电路的设计方法5.4 若干常用的时序逻辑电路若干常用的时序逻辑电路一、定义一、定义电路任意时刻的输出信号不仅取决于该时电路任意时刻的输出信号不仅取决于该时刻的刻的输入信号输入信号，还，还电路的原来状态电路的原来状态有关。有关。FAFAaici-1siciCPbiDFDFDQ5.1 概述概述（1）组合逻辑电路组合逻辑电路x1xny1z1ymq1二、方框图：二、方框图：存储电路存储电路qlzk输入逻辑变量输入逻辑变量输出逻辑变量输出逻辑变量驱动变量驱动变量
2、状态变量状态变量5.1 概述（2）y1=f1(x1,x2 , , xn , q1 , q2 , , ql)y2=f2(x1,x2 , , xn , q1 , q2 , , ql).ym=fm(x1,x2 , , xn , q1 , q2 , , ql)Y=F(X,Q)三、逻辑方程三、逻辑方程1、输出方程、输出方程5.1 概述（3）z1=g1(x1,x2 , , xn , q1 , q2 , , ql)z2=g2(x1,x2 , , xn , q1 , q2 , , ql).zk=gk(x1,x2 , , xn , q1 , q2 , , ql)Z=G(X,Q)2、驱动方程、驱动方程5.1 概述
3、（4）q1n+1=h1(z1,z2 , , zn , q1n , q2n , , qln)q2n+1 =h2 (z1,z2 , , zn , q1n , q2n , , qln) .qln+1 =hl (z1,z2 , , zn , q1n , q2n , , qln)Qn+1=H(Z, Qn)3、状态方程、状态方程5.1 概述（5）四、时序逻辑电路的分类四、时序逻辑电路的分类1、根据存储电路中触发器的动作特点：、根据存储电路中触发器的动作特点：同步时序逻辑电路同步时序逻辑电路：所有触发器的状态在同一时刻发生变化：所有触发器的状态在同一时刻发生变化异步时序逻辑电路异步时序逻辑电路：触发器的状态
4、不是在同一时刻发生变化：触发器的状态不是在同一时刻发生变化2、根据输出变量的特点：、根据输出变量的特点：米利型米利型(Mealy)：摩尔型摩尔型(Moore) ：Y=F(X,Q)Y=F(Q)5.1 概述（6）一、分析方法的任务：一、分析方法的任务： 给定时序逻辑电路，找出其变化规律给定时序逻辑电路，找出其变化规律二、步骤：二、步骤：1、写出驱动方程、写出驱动方程2、写出输出方程、写出输出方程3、求状态方程（、求状态方程（把驱动方程代入触发器的特性方程把驱动方程代入触发器的特性方程）4、计算状态转换表、计算状态转换表5、画状态转换图、画状态转换图6、画时序图、画时序图7、说明其逻辑功能、说明其逻
5、辑功能5.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法(1)&1&CPYF1F3F21、写驱动方程、写驱动方程K1=1J2=Q1J3=Q1Q2K3=Q2例如、试分析如图所示时序逻辑电路例如、试分析如图所示时序逻辑电路2、写输出方程、写输出方程Y=Q2Q35.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法(2)3、求状态方程（、求状态方程（把驱动方程代入触发器的特性方程把驱动方程代入触发器的特性方程）5.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法(3)5.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法(4)Y000001000101000100110
6、01110001001010101110011000011110001Y=Q2Q34、计算状态转换表、计算状态转换表Y00000100010100010011001110001001010101110011000011110001CPQ3 Q2 Q1Y00000100102010030110410005101061100700015.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法(5)000000100100011010001010110111115、画状态转换图、画状态转换图5.2 同步时序逻辑电路的分析方法同步时序逻辑电路的分析方法(6)000000100100011010001
7、01011011111CPtQ1Q2Q3000100010110001101011000100010Y6、画时序图、画时序图一、寄存器一、寄存器寄存器是由触发器组成的用来暂存一组寄存器是由触发器组成的用来暂存一组二进制数码的逻辑部件，它是构成计算二进制数码的逻辑部件，它是构成计算机机CPU中最基本的逻辑部件中最基本的逻辑部件1、寄存器的功能：、寄存器的功能：清除数码清除数码接收数码接收数码暂存数码暂存数码输出数码输出数码移位功能移位功能5.3 若干常用时序逻辑电路若干常用时序逻辑电路(1)Q & DLD Q 2、寄存器的工作模式寄存器的工作模式1）两拍接收）两拍接收工作模式工作模式发清零脉冲发
8、清零脉冲准备数据准备数据发接收脉冲发接收脉冲5.3 若干常用时序逻辑电路若干常用时序逻辑电路(2)2）单拍接收）单拍接收工作模式工作模式准备数据准备数据发接收脉冲发接收脉冲Q & DLD Q &5.3 若干常用时序逻辑电路若干常用时序逻辑电路(3)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(4)D QF0D QF1D QF2D QF3CPCP D0 D1 D2 D3 Q0 Q1 Q2 Q3并入并入并出并出3）多位数码接收工作模式）多位数码接收工作模式4）串行）串行移位接收移位接收工作模式工作模式D QF0D QF1D QF2D QF3CPCPi i=CP =CP D Di i=Q=Qi-
9、1i-1 D D0 0=X=XCPCP Q0 Q1 Q2 Q3X串入串入并并出出5.3 若干常用时序逻辑电路若干常用时序逻辑电路(5)5 5）环形移位工作模式）环形移位工作模式D QF0D QF1D QF2D QF3CPCPi i=CP =CP D Di i=Q=Qi-1i-1 D D0 0=Q=Qn-1n-1CPCP5.3 若干常用时序逻辑电路若干常用时序逻辑电路(6)6 6）扭环形移位工作模式）扭环形移位工作模式D QF0D QF1D QF2D QF3 QCPCPi i= CP = CP D Di i=Q=Qi-1i-1 D D0 0=Q=Qn-1n-1CPCP5.3 若干常用时序逻辑电路
10、若干常用时序逻辑电路(7)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(8) Q0 Q1 Q2 Q3CP 74LS175 Rd D0 D1 D2 D31）数码寄存器数码寄存器寄存数据输出端寄存数据输出端并行数据输入端并行数据输入端 送数送数脉冲端脉冲端异步（直接）清零端异步（直接）清零端 5.3 若干常用时序逻辑电路若干常用时序逻辑电路(9)并行送数1Q3Q2Q1Q0=0000直接清零0说 明功 能CPRd74LS175功能表及说明功能表及说明5.3 若干常用时序逻辑电路若干常用时序逻辑电路(10)寄存数据输出端寄存数据输出端并行数据输入端并行数据输入端 送数送数电平端电平端异步（直接）清
11、零端异步（直接）清零端 Q0 Q1 Q2 Q3 74LS116 Rd D0 D1 D2 D32）锁存器）锁存器5.3 若干常用时序逻辑电路若干常用时序逻辑电路(11)保 持 11并行送数 01Qi=0直接清零 0说 明功 能74LS116功能表及说明功能表及说明5.3 若干常用时序逻辑电路若干常用时序逻辑电路(12)右移串行数码输入端右移串行数码输入端左移串行数码输入端左移串行数码输入端 控制端控制端 Q0 Q1 Q2 Q3 74LS194 Rd D0 D1 D2 D3CPDIRDILS1S03）双向移位寄存器）双向移位寄存器5.3 若干常用时序逻辑电路若干常用时序逻辑电路(13)CPS1 S
12、0 功 能说 明0直接清零Qi=01 1 1并行送数1 0 1右 移1 1 0 左 移1 0 0 保 持10保 持74LS194功能表及说明功能表及说明5.3 若干常用时序逻辑电路若干常用时序逻辑电路(14)1）串行输入数据）串行输入数据 Q0 Q1 Q2 Q3 74LS194 Rd D0 D1 D2 D3CPDIRDILS1S0 0111 1 1 00 1 1 11 0 1 1 4、寄存器的应用、寄存器的应用（1）5.3 若干常用时序逻辑电路若干常用时序逻辑电路(15)2）乘）乘2运算运算 Q0 Q1 Q2 Q3 74LS194 Rd D0 D1 D2 D3CPDIRDILS1S01 0 0
13、 00100 1 0 00 0 1 05.3 若干常用时序逻辑电路若干常用时序逻辑电路(16)3）除）除2运算运算 Q0 Q1 Q2 Q3 74LS194 Rd D0 D1 D2 D3CPDIRDILS1S0 1100 0 1 1 0 0 1 110 0 1 1 05.3 若干常用时序逻辑电路若干常用时序逻辑电路(17)4）环形移位寄存器）环形移位寄存器 Q0 Q1 Q2 Q3 74LS194 Rd D0 D1 D2 D3CPDIRDILS1S00100010010010010005.3 若干常用时序逻辑电路若干常用时序逻辑电路(18)5）扭环形移位寄存器）扭环形移位寄存器 Q0 Q1 Q2
14、Q3 74LS194 Rd D0 D1 D2 D3CPDIRDILS1S0011000000010011011111111110110010005.3.2 计数器计数器计数器计数器是用来记录脉冲数目的数字是用来记录脉冲数目的数字电路，它是构成数字设备的基本的电路，它是构成数字设备的基本的逻辑部件，可用于定时、延时、分逻辑部件，可用于定时、延时、分频等逻辑功能频等逻辑功能二、计数器的分类：二、计数器的分类：按工作方式分：异步计数器，同步计数器按工作方式分：异步计数器，同步计数器按编码方式分：二进制计数器，二按编码方式分：二进制计数器，二- -十进制计数器，任意十进制计数器，任意进制计数器进制计数
15、器按工作特点分：加法计数器，减法计数器，可逆计数器按工作特点分：加法计数器，减法计数器，可逆计数器一、计数器的作用一、计数器的作用N 进制进制计数器计数器5.3 若干常用时序逻辑电路若干常用时序逻辑电路(19)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(20)CPQ0Q1Q2CP0=CP，CP1=Q0，CP2=Q1J=K=1，所有触发器均接成所有触发器均接成TF三三、异步计数器异步计数器1 1、二进制计数器、二进制计数器1 1）加法）加法tCPQ0Q1Q2000100010110001101011111000100CPQ0Q1Q2000001010011100101110111fCP异步
16、异步分频分频fCP/2fCP/4fCP/85.3 若干常用时序逻辑电路若干常用时序逻辑电路(21)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(22)J=K=1，所有触发器均接成所有触发器均接成TF2 2）减法）减法CPQ0Q1Q2CPQ0Q1Q2tCPQ0Q1Q20001110111010011100101000001110001111101011000110100015.3 若干常用时序逻辑电路若干常用时序逻辑电路(23)3 3）异步二进制计数器的构造方法）异步二进制计数器的构造方法二进制的位数与触发器的个数相同二进制的位数与触发器的个数相同触发器均接成触发器均接成TFTFCP0=CP
17、CP0=CPCPi加法加法减法减法上升沿上升沿下降沿下降沿Qi-1Qi-1试用维持阻塞试用维持阻塞DF构成四位二进制加法计构成四位二进制加法计数器，画出电路图及状态转换图数器，画出电路图及状态转换图5.3 若干常用时序逻辑电路若干常用时序逻辑电路(24)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(25)CP0Q0Q1Q2Q2Q0tCPQ1Q2Q32、十进制、十进制Q0tCPQ1Q2Q300000001001000110101011110001001010001105.3 若干常用时序逻辑电路若干常用时序逻辑电路(26)中规模集成异步二中规模集成异步二-五五-十进制计数器十进制计数器（74
18、LS290）CP0Q0Q1Q2Q2CP1&R01R02 &S91S925.3 若干常用时序逻辑电路若干常用时序逻辑电路(27)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(28)*逻辑图与管脚逻辑图与管脚计数脉冲输入端计数脉冲输入端下降沿触发下降沿触发异步清零端异步清零端异步置异步置9端端 Q0 Q1 Q2 Q3CP1 74LS290 CP0 R01 R02 S91 S925.3 若干常用时序逻辑电路若干常用时序逻辑电路(29)1)R01=R02=1时，异步清零（时，异步清零（Q3Q2Q1Q0=0000）2）S91=S92=1时，异步置时，异步置9（Q3Q2Q1Q0=1001）3）CP0=
19、CP，CP1悬空，悬空，Q0是一位二进制计数器是一位二进制计数器（Q3Q2Q1保持不变）保持不变）4）CP1=CP，CP0悬空，悬空， Q3Q2Q1 是五进制计数是五进制计数器（器（ Q0保持不变）保持不变） Q0 Q1 Q2 Q3CP1 74LS290 CP0 R01 R02 S91 S92Q3Q2Q1000001010011100*功能说明功能说明4）CP0=CP，CP1=Q0， Q3Q2Q1 Q0是是一位十进制加法计数器一位十进制加法计数器0110000000010010001101000101100001111001 Q0 Q1 Q2 Q3CP1 74LS290 CP0 R01 R02
20、 S91 S92CP5.3 若干常用时序逻辑电路若干常用时序逻辑电路(30)四四、同步计数器同步计数器1 1、二进制计数器、二进制计数器CPQ 3 Q 2 Q 1 Q 0 C01234567891011121314151600000001001000110100010101100111100010011010101111001101111011110000000000000000000101 1）加法）加法二进制的位数与触发器的二进制的位数与触发器的个数相同个数相同CPiCPi=CP=CP触发器均接成触发器均接成TFTFT0=1T0=1C=Q3Q2Q1Q05.3 若干常用时序逻辑电路若干常用时
21、序逻辑电路(31)2 2）减法）减法CPQ 3 Q 2 Q 1 Q 0 C0123456789101112131415160000111111101101110010111010100110000111011001010100001100100001000010000000000000001二进制的位数与触发器的二进制的位数与触发器的个数相同个数相同CPiCPi=CP=CP触发器均接成触发器均接成TFTFT0=1T0=15.3 若干常用时序逻辑电路若干常用时序逻辑电路(32)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(33)A、单时钟单时钟U/DCP3）可逆计数器）可逆计数器5.3 若干
22、常用时序逻辑电路若干常用时序逻辑电路(34)CPDCPU触发器接成触发器接成TFB、双时钟双时钟5.3 若干常用时序逻辑电路若干常用时序逻辑电路(35)1）逻辑图与管脚）逻辑图与管脚 Q0 Q1 Q2 Q3 C 74LS161 ET CP EP Rd D0 D1 D2 D3 LD 计数脉冲输入端计数脉冲输入端计数状态输出端计数状态输出端进位脉冲输出端进位脉冲输出端C=Q3Q2Q1Q0控制端控制端异步清零端异步清零端同步置数控制端同步置数控制端并行输入数据端并行输入数据端2、中规模集成同步四位二进制加法计数器、中规模集成同步四位二进制加法计数器5.3 若干常用时序逻辑电路若干常用时序逻辑电路(3
23、6)Rd CP LD ET EP功功 能能说说 明明0异步清零异步清零Qi=0，C=010同步预置数同步预置数1 1 1 1计数计数 二进制加法二进制加法1 1 1 0保持保持1 1 0 保持保持2）功能表及说明）功能表及说明3）四位二进制计数器状态转换图）四位二进制计数器状态转换图000000010001000011001000010100110001110100001001010100101101100011010111001111015.3 若干常用时序逻辑电路若干常用时序逻辑电路(37)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(38)1）逻辑图与管脚）逻辑图与管脚 Q0 Q1
24、Q2 Q3 C 74LS160 ET CP EP Rd D0 D1 D2 D3 LD 进位脉冲输出端进位脉冲输出端C=Q3Q03、同步十进制加法计数器（、同步十进制加法计数器（74LS160）5.3 若干常用时序逻辑电路若干常用时序逻辑电路(39)Rd CP LD ET EP功功 能能说说 明明0异步清零异步清零Qi=0，C=010同步预置数同步预置数1 1 1 1计数计数 十进制加法十进制加法1 1 1 0保持保持1 1 0 保持保持2）功能表及说明）功能表及说明3）计数器状态转换图（十进制加法）计数器状态转换图（十进制加法）000000010001000011001000010100110
25、001000011101001015.3 若干常用时序逻辑电路若干常用时序逻辑电路(40)5.3 若干常用时序逻辑电路若干常用时序逻辑电路(41)1）逻辑图与管脚）逻辑图与管脚进位进位/借位脉冲输出端借位脉冲输出端 Q0 Q1 Q2 Q3 RC 74LS190 CO/BO CP CT U/D D0 D1 D2 D3 LD 控制端控制端加加/减计数控制端减计数控制端异步置数控制端异步置数控制端级联输出端级联输出端4、同步十进制可逆计数器、同步十进制可逆计数器（74LS190）5.3 若干常用时序逻辑电路若干常用时序逻辑电路(42)LD CP CTU/D功功 能能说说 明明0 异步预置数异步预置数
26、C=Q3Q01 0 0同步十进制加法同步十进制加法1 0 1 同步十进制减法同步十进制减法1 1 保持保持2）功能表及说明）功能表及说明3）计数器状态转换图（十进制减法）计数器状态转换图（十进制减法）000010011100000111001100010100100000010001100001005.3 若干常用时序逻辑电路若干常用时序逻辑电路(43)五、用五、用MSIMSI构成构成N N进制计数器的方法进制计数器的方法1 1、基本原理：假设已有一、基本原理：假设已有一M M进制计数器，进制计数器，要得到一要得到一N N进制计数器，只要进制计数器，只要N NM M，即可令即可令M M进制计数
27、器在顺序计数过程中跳跃进制计数器在顺序计数过程中跳跃M-NM-N个个状态可得到状态可得到N N进制计数器进制计数器S0S1SN-1SNSM-15.3 若干常用时序逻辑电路若干常用时序逻辑电路(44)例：试用例：试用74LS161设计一个十进制计数器设计一个十进制计数器0000101110101001100001110110010101000011001000011111111011011100作用态暂态5.3 若干常用时序逻辑电路若干常用时序逻辑电路(45) Q0 Q1 Q2 Q3 C 74LS161 ETCP EP Rd D0 D1 D2 D3 LD &5.3 若干常用时序逻辑电路若干常用时
28、序逻辑电路(46) Q0 Q1 Q2 Q3 C 74LS161 ET CP EP Rd D0 D1 D2 D3 LD 2、基本方法、基本方法1）异步清零法（异步置数法）异步清零法（异步置数法）2）同步置数法（任意值、最大值、最小值）同步置数法（任意值、最大值、最小值）3、级联构成任意进制计数器、级联构成任意进制计数器5.3 若干常用时序逻辑电路若干常用时序逻辑电路(47)一、时序逻辑电路的设计的任务一、时序逻辑电路的设计的任务 要要求求设设计计者者根根据据给给出出的的具具体体逻逻辑辑问问题题，求求出出实现这一逻辑功能的逻辑电路。实现这一逻辑功能的逻辑电路。二、时序逻辑电路的设计的原则二、时序逻
29、辑电路的设计的原则 所得到的设计电路结果应力求简单所得到的设计电路结果应力求简单。SSISSI设设计计：电电路路最最简简的的标标准准是是所所用用的的触触发发器器和和门门电电路路的的数数目最少，而且触发器和门电路的输入端数目也最少目最少，而且触发器和门电路的输入端数目也最少MSIMSI设设计计：电电路路最最简简的的标标准准则则是是使使用用的的集集成成电电路路数数目目最最少少，种类最少。而且互相间的连线也最少。，种类最少。而且互相间的连线也最少。5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(1)(1)5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法三、同步时序逻辑电路的
30、设计步骤三、同步时序逻辑电路的设计步骤1 1）逻辑抽象）逻辑抽象 a.a.分分析析给给定定的的逻逻辑辑问问题题, ,确确定定输输入入变变量量、输输出出变变量量以以及及 电电路路的的状态数。状态数。 b.b.定义输入、输出变量和状态的含义，并将电路状态顺序编号定义输入、输出变量和状态的含义，并将电路状态顺序编号c.c.按照题意列出电路的状态转换表或画出电路的状态转换图。按照题意列出电路的状态转换表或画出电路的状态转换图。2 2）状态化简）状态化简 若若两两个个电电路路状状态态在在相相同同的的输输入入下下有有相相同同的的输输出出，并并且且转转换换到到同同样样一一个个次次态态。则则称称这这两两个个状
31、状态态为为等等价价状状态态。显显然然等等价价状状态态是是重重复的，可以合并为一个。复的，可以合并为一个。5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(2)(2)3 3）状态分配）状态分配 用状态变量表示电路的状态的过程用状态变量表示电路的状态的过程 首首先先，需需要要确确定定状状态态变变量量的的数数目目n n。因因为为n n个个状状态态变变量量共共有有2 2n种种状状态态组组合合，所所以以为为获获得得时时序序电电路路所所需需的的M M个个状状态态，必必须须取取 2n-1M2n 4 4）选选定定触触发发器器的的类类型型，求求出出电电路路的的状状态态方方程程、驱驱动方程和输出方程动
32、方程和输出方程5 5）根据驱动方程和输出方程画出电路图）根据驱动方程和输出方程画出电路图6 6）检查设计的电路能否自启动）检查设计的电路能否自启动5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(3)(3)举例：试设计一个自动售火柴的机器举例：试设计一个自动售火柴的机器 自动售货机自动售货机1分币口分币口2分币口分币口1 1、逻辑抽象、逻辑抽象A A：0 0 末投入末投入2 2分币分币 1 1 投入投入2 2分币分币B B：0 0 末投入末投入1 1分币分币 1 1 投入投入1 1分币分币Y Y：0 0 不给火柴不给火柴 1 1 给火柴给火柴Z Z：0 0 不找不找1 1分分钱钱
33、1 1 找找1 1分钱分钱S0：末投末投1 1分钱分钱S1S1：已投已投1 1分钱分钱S2S2：已投已投2 2分钱分钱5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(4)(4)5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(5)(5)自动售货机自动售货机1分币口分币口2分币口分币口S0S1S2010000001000010000001010000001101011列列状态转换图状态转换图2 2、状态分配、状态分配 Q1 Q0S0: 0 0S1: 0 1S2: 1 05.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(6)(6)5.4 5.4 时序逻辑电路的
34、设计方法时序逻辑电路的设计方法(7)(7)000110010000001000010000001010000001101011ABQ1Q0YZ00 01 11 1000011110000000010010000100101000001010001100 3、列次态卡诺图、列次态卡诺图5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(8)(8) 0 0 1 0 1 0 1 0 0ABQ1Q000 01 11 1000011110 4、求状态方程、驱动方程（、求状态方程、驱动方程（1）5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(9)(9) 0 0 0 0 0 1 0
35、1 0ABQ1Q000 01 11 1000011110 4、求状态方程、驱动方程（、求状态方程、驱动方程（2）5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(10)(10) 1 1 0 1 0 0 0 0 0ABQ1Q000 01 11 1000011110 Y5、求输出方程（、求输出方程（1）5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(11)(11) 1 0 0 0 0 0 0 0 0ABQ1Q000 01 11 1000011110 Z5、求输出方程（、求输出方程（2）5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(12)(12)举例：举例：
36、1 1、例、例5 54 41 1注意时序逻辑电路卡诺图的表示方法。注意时序逻辑电路卡诺图的表示方法。2 2、例例5 54 42 2中中逻逻辑辑抽抽象象过过程程及及状状态态转转换换表表，特特别别是是状状态化简的处理是重点。态化简的处理是重点。3 3、例、例5 54 43 3中自启动能力的分析。中自启动能力的分析。5.4 5.4 时序逻辑电路的设计方法时序逻辑电路的设计方法(13)(13)数字系统的分析与设计数字系统的分析与设计(习题课习题课) (1)1、异异步步时时序序逻逻辑辑电电路路的的分分析析方方法法:使使学学生生掌掌握握多多时时钟数字系统的分析钟数字系统的分析-时序图分析法时序图分析法.异
37、异步步时时序序电电路路的的分分析析方方法法和和同同步步时时序序电电路路的的分分析析方方法法有有所所不不同同。在在异异步步时时序序电电路路中中，每每次次电电路路状状态态发发生生转转换换时时并并不不是是所所有有触触发发器器都都有有时时钟钟信信号号。只只有有那那些些有有时时钟钟信信号号的的触触发发器器才才需需要要用用特特性性方方程程去去计计算算次次态态，而而没没有有时时钟钟信信号号的的触触发发器器将将保保持持原原来来的的状状态态不不变变。因因此此，分分析析异异步步时时序序电电路路比比分分析析同同步步时时序序电电路路要要复复杂杂。利利用用时时序序图图法法分分析析，有有助助于于理理解解异异步步时时序序电
38、路的工作过程，同时简化分析。电路的工作过程，同时简化分析。见见P222 题题4.2.1.2、数数字字系系统统的的分分析析方方法法：使使学学生生掌掌握握由由时时序序MSI和组合和组合MSI组成的数字系统的分析方法。组成的数字系统的分析方法。虽虽然然时时序序逻逻辑辑电电路路与与组组合合逻逻辑辑电电路路有有各各自自不不同同的的特特点点,但但在在数数字字系系统统中中两两类类电电路路并并非非完完全全隔隔离离，往往往往需需要要相相互互连连接接组组成成完完整整系系统统。因因此此，需需要要学学生生掌握综合性数字系统分析的能力。掌握综合性数字系统分析的能力。1）时序逻辑电路）时序逻辑电路MSI+组合逻辑电路组合
39、逻辑电路MSI如如P305 图图5.3.56.的的2）组合逻辑电路）组合逻辑电路MSI+时序逻辑电路时序逻辑电路MSI如如P305 题题5.20数字系统的分析与设计数字系统的分析与设计(习题课习题课) (2)3）数数字字系系统统的的设设计计方方法法:使使学学生生掌掌握握用用MSI设设计计数数字系统的方法字系统的方法-模块化设计方法模块化设计方法数数字字系系统统往往往往功功能能要要求求复复杂杂、组组成成器器件件繁繁多多。设设计计数数字字系系统统除除了了用用到到前前面面讲讲过过的的设设计计步步骤骤，而而且且需需要要使使用用一一些些系系统统设设计计的的方方法法。模模块块化化设设计计方方法法是是一一种种较较常常用用的的方方法法，它它首首先先是是把把大大的的数数字字系系统统分分成成若若干干功功能能模模块块，再再单单独独设设计计各各模模块块的的电电路路，最最后后连连接接各各模块电路。模块电路。 见见P305题题5.23、题、题4.24数字系统的分析与设计数字系统的分析与设计(习题课习题课) (3)
