《通达电工电子基础实验B第6次课第11周》由会员分享，可在线阅读，更多相关《通达电工电子基础实验B第6次课第11周（13页珍藏版）》请在金锄头文库上搜索。
1、电工电子基础实验电工电子基础实验B第第6次课次课实验内容内容实验内容内容n1.组合逻辑电路实验组合逻辑电路实验 P171 1、5、6、n2. 数据选择电路数据选择电路 P176 1、3、4、1组合逻辑电路实验提示v一、一、P1711 测试测试74LS00与非门的逻辑功能与非门的逻辑功能v74LS00是四是四2输入与非门输入与非门(手册手册P84图图4-25管脚图管脚图)v测试时测试时Vcc与与GND间接通间接通5V电源（电源（14脚接脚接+5V，7脚接地），脚接地），v作静态测试：作静态测试：4个与非门的个与非门的8个输入端分别依次接实验箱个输入端分别依次接实验箱K1K8，4个输出端分别依次接
2、实验箱个输出端分别依次接实验箱CZ21CZ28中的中的4个。个。按下表检测其逻辑功能：按下表检测其逻辑功能：输入入输出出输入入输出出输入入输出出输入入输出出1脚脚2脚脚3脚脚4脚脚5脚脚6脚脚9脚脚10脚脚8脚脚12脚脚13脚脚11脚脚000000000101010110101010111111112二P1715：设计一数字锁逻辑电路，该锁有三个：设计一数字锁逻辑电路，该锁有三个按钮按钮A、B、C，当，当A、B、C同时按下，或同时按下，或A、B同时同时按下，或只有按下，或只有A或或B按下时开锁，如果不符合上述条件按下时开锁，如果不符合上述条件应发出报警。应发出报警。v设开锁成功设开锁成功F1=
3、1，绿灯亮。开锁不成功报警，绿灯亮。开锁不成功报警F2=1，红灯亮。其余情况红灯亮。其余情况F1=0，F2=0。注意题意中隐含的条件：注意题意中隐含的条件：不开锁（不按任何键）时，即不开锁（不按任何键）时，即不开锁成功，也不报警。不开锁成功，也不报警。v根据题意列出真值表根据题意列出真值表v根据真值表写出逻辑表达式，化成与非式根据真值表写出逻辑表达式，化成与非式v画出电路原理图，标注器件型号、管脚号画出电路原理图，标注器件型号、管脚号v搭电路，检查无误后作静态测试：搭电路，检查无误后作静态测试：A、B、C分别依次接实验箱分别依次接实验箱K1K8中的任意中的任意3个，个，F1、F2分别接实验箱逻
4、辑电平显示中的分别接实验箱逻辑电平显示中的2个。检测其逻辑功能个。检测其逻辑功能是否与真值表一致是否与真值表一致3三三P1716* 有一组逻辑电路如图有一组逻辑电路如图7.8.4所示。所示。（1）试用示波器来判断是否存在、险象的类型及出）试用示波器来判断是否存在、险象的类型及出现的条件。现的条件。（3）换用修改逻辑设计的方法来消除所出现的险象，）换用修改逻辑设计的方法来消除所出现的险象，并通过并通过Multisim 2001仿真软件仿真软件验证。验证。v逻辑险象（冒险）：数字电路中出现了违逻辑险象（冒险）：数字电路中出现了违背真值表所规定的逻辑电平背真值表所规定的逻辑电平逻辑冒险：输入信号所经
5、路径不同而引起的冒逻辑冒险：输入信号所经路径不同而引起的冒险险功能冒险：多个输入信号同时变化的瞬间，由功能冒险：多个输入信号同时变化的瞬间，由于变化的快慢不同而引起的冒险于变化的快慢不同而引起的冒险4判断逻辑险象判断逻辑险象由卡诺图可见原逻辑表达式由卡诺图可见原逻辑表达式F=AB+AC（黑色所圈）（黑色所圈）出现了出现了 “相切相切”的卡诺圈（红线处），相切部分未的卡诺圈（红线处），相切部分未被另外卡诺圈包围，即可断定存在逻辑冒险。被另外卡诺圈包围，即可断定存在逻辑冒险。卡诺图中增加一个绿线所圈的卡诺图中增加一个绿线所圈的“搭接块搭接块” （即逻辑（即逻辑表达式中的多余项），可消除逻辑险象，于
6、是表达式中的多余项），可消除逻辑险象，于是F=AB+AC+BC。 00 01 11 10 1 0 0 0 1 1 1 1 0 0CAB判断逻辑冒险：判断逻辑冒险：当逻辑函数中出现下列结果时将出现逻辑险象：当逻辑函数中出现下列结果时将出现逻辑险象： 010型险象型险象101型险象型险象 5v在卡诺图中：在卡诺图中：有两个或两个以上变量变化有两个或两个以上变量变化变化前后函数值相同变化前后函数值相同若不变的输入组成的乘积项所圈的卡诺圈中有若不变的输入组成的乘积项所圈的卡诺圈中有“1”也也有有“0”，则存在功能冒险，若取值相同，则无功能冒，则存在功能冒险，若取值相同，则无功能冒险险判断功能冒险：判断
7、功能冒险：例例1、ABC从从011变为变为110，B是不变是不变的变量，函数值为的变量，函数值为1，圈乘积项为，圈乘积项为B的卡诺圈，圈中有的卡诺圈，圈中有“1”也有也有“0”，则存在功能冒险，则存在功能冒险例例2、 ABC从从001变为变为111，C是不变是不变的变量，函数值为的变量，函数值为1，圈乘积项为，圈乘积项为C的卡诺圈，圈中有的卡诺圈，圈中有“1”也有也有“0”，也存在功能冒险，也存在功能冒险 00 01 11 10 1 0 0 0 1 1 1 1 0 0CAB6消除消除逻辑险象逻辑险象v增加多余项，可消除增加多余项，可消除逻辑冒险逻辑冒险v输出端加滤波电容，输出端加滤波电容，可消
8、除可消除逻辑冒险和逻辑冒险和功能冒险功能冒险v加取样脉冲，加取样脉冲，可消除可消除逻辑冒险和功能冒逻辑冒险和功能冒险险7数据选择电路实验提示数据选择电路实验提示v测试测试74LS153的逻的逻辑功能辑功能v按右侧逻辑功能表按右侧逻辑功能表进行静态测试进行静态测试v输入接输入接K1K7，输，输出接发光二极管出接发光二极管一、一、P176-1选选通通输入输入选择选择数据输入数据输入输输出出SA1A0D0D1D2D3W100000001001000110100010101100111逻辑功能表逻辑功能表8二、二、 P176 - 3用用MUX产生产生1110010序列信号，用示波序列信号，用示波器双踪
9、观察并记录时钟和序列信号波形。器双踪观察并记录时钟和序列信号波形。 1、设计思路：、设计思路：用数据选择器和计数器实现。计数器序列信号模用数据选择器和计数器实现。计数器序列信号模M=7。 74161连接成连接成M=7（000110）的计数器，提供）的计数器，提供MUX的地址信号。的地址信号。单片单片74LS151或单片或单片74LS153（需级联，增加反相（需级联，增加反相器和二输入或门各一个）的数据输入端器和二输入或门各一个）的数据输入端Dn(n=0, ,6)预置序列码的电平值。预置序列码的电平值。在在CP脉冲的作用下脉冲的作用下MUX输出序列信号输出序列信号92、 装配和调测装配和调测vC
10、P脉冲取实验箱上脉冲取实验箱上8kHz矩形波（矩形波（S1状态，状态，U23插孔）。插孔）。v先装调先装调M=7（000110）的计数器，并用示波）的计数器，并用示波器检测器检测QA、QB、QC波型是否正确。然后连接波型是否正确。然后连接数据选择器，用示波器观测和记录数据选择器，用示波器观测和记录CP和序列和序列信号的波形。信号的波形。v安装时勿漏接集成电路的电源和安装时勿漏接集成电路的电源和GND脚，勿脚，勿漏接各控制脚。漏接各控制脚。10v示波器观测示波器观测CP和序列信号的波形时请注意：和序列信号的波形时请注意：输入耦合方式取输入耦合方式取“直流直流”；垂直偏转取垂直偏转取“2V/div
11、”，波形分别调到上、，波形分别调到上、下半屏；下半屏；两地线黑夹子只需两地线黑夹子只需用一个用一个（观测（观测CP通道的不通道的不用用 ）；）；内触发信号取用序列信号（上升内触发信号取用序列信号（上升沿少沿少）的通）的通道，并将道，并将调整触发电平调整触发电平到序列信号上；到序列信号上；适当调整波形的水平宽度和移位，使显示的适当调整波形的水平宽度和移位，使显示的序列信号波形不少于序列信号波形不少于完整的一周期完整的一周期。111、设计思路：、设计思路：v此题可理解为产生序列信号此题可理解为产生序列信号F=10001100。v可用单片可用单片74LS151或单片或单片74LS153（需级联，（需
12、级联，增加反相器和二输入或门各一个）实现。增加反相器和二输入或门各一个）实现。数据输入端预置数据输入端预置D0 = D4 = D5=“1”，其余为，其余为零。零。 三、三、P176-4 试用试用74LS153或或74LS151实现函数实现函数122 调测调测v可作静态测试，数据选择器的地址端接可作静态测试，数据选择器的地址端接实验箱的实验箱的K1K8任任3个插孔，输出送逻个插孔，输出送逻辑电平显示发光管任辑电平显示发光管任1个插孔。按动与个插孔。按动与输入插孔相连的输入插孔相连的3个开关（个开关（000111），），检查、核对输出是否满足要求。检查、核对输出是否满足要求。v动态测试，用动态测试，用74160或或74161作模作模8计数计数器，为器，为MUX提供地址信号（提供地址信号（CP频率为频率为8kHz左右）。用双踪示波器同时观测左右）。用双踪示波器同时观测CP和输出信号，核对其时间关系。和输出信号，核对其时间关系。13
