《IO接口译码电路设计ppt课件》由会员分享，可在线阅读，更多相关《IO接口译码电路设计ppt课件（39页珍藏版）》请在金锄头文库上搜索。
1、NUISTI/OI/O接口接口译码电译码电路路设计设计B1A1B10A10MEMRIORDRQ3DRQ1B20IRQ6IRQ4DACK2ALEB31A20A31Reset DrvIRQ2DRQ2MEMWIOWDACK3DACK1DACK0IRQ7IRQ5IRQ3T/COSCD7D0D7D08根数据线根数据线A19AENA11A0A19A020根数据线根数据线I/OCHRDYI/OCHCKvPC总线是IBM PC及 PC/XT机上运用的总线，又称XT总线或8位ISA总线。v锁存器、8286发送接纳器、8259中断控制器、8237DMA控制器以及其他逻辑的重新驱动和组合控制而构成，又称I/O通道。
2、v它共有62引脚，其中，数据线8根、地址线20根、控制线21根、形状线2根，还有时钟、电源、地线 。PC 总线总线见教材p171ISA总线总线vISAIndustry Standard Architecture，工业规范体系构造是IBM PC/AT80286机上首先运用，故又称为AT总线，后被国际规范化组织确定为国际规范ISA。它具有16位数据宽度，最高任务频率位8MHz，数据传输速率到达16MB/s，地址线24条，可寻访16M字节地址单元。ISA总线98芯插槽引脚分布B AD C36线62线PC总线D1D2D3D4D5D6D7D8D8D10D11D12D13D14D15D16D17D18C1
3、C2C3C4C5C6C7C8C8C10C11C12C13C14C15C16C17C18MEMCS16I/OCS16IRQ10IRQ11IRQ12IRQ13IRQ14DACK0DRQ0DACK5DACK6DACK7DRQ5DRQ6DRQ7+5VMASTERGNDSBHEMEMRMEMWLA23LA22LA21LA20LA19LA18LA17SD15SD14SD13SD12SD11SD10SD09SD08ISAAEN:地址允许信号PC总线、ISA总线可由CPU或DMA控制器控制，当DMA控制器控制总线时，它同时产生AEN信号，用于制止CPU控制总线。AEN=0，表示CPU控制总线。AEN=1，表示
4、DMA控制器控制总线PC总线信号 CPU最大模式信号 CPU最小模式信号 IOR IORC RD,M/IO=0 IOW IOWC WR,M/IO=0 MEMR MRDC RD,M/IO=1 MEMW MWTC WR,M/IO=1 读写信号由CPU或DMA控制器产生，经总线控制器至总线，传送给总线上的从设备 常用于接口译码电路设计有时于接口译码电路设计I/O I/O 端口的译码端口的译码译码电路的作用1 1译码电路的构成2 2译码电路的设计方法3 3片内译码和片选译码4 4译码电路的作用译码电路的作用 将CPU执行IN/OUT指令发出的地址信号,“翻译成欲操作口的选通讯号。处理存储器、I/O设备
5、与CPU衔接时地址总线失配问题。此信号常作为接口内三态门或锁存器的控制信号接通或断开接口数据线与系统的衔接。该电路在路在CPU执行指令行指令MOVDX,200HINAL,DX将将输入入设备的数据的数据读入入CPU内内AL中中图中中译码电路的作用：路的作用：只当只当A15A0上出上出现200H时，即即0000 0010 0000 0000B输出出0，其他，其他输出出1。 例 一个输入设备的简单接口电路三三 态缓冲器冲器输入入设备数据数据线线IOR地址地址译码地址地址线200H000D7D0A15A0与与非非PC总线总线执行执行:MOV DX,200HINAL,DX三三 态态缓冲器缓冲器输入输入设
6、备设备数据数据线线IOR地址地址译码译码地址地址线200H000D7D0A15A0与与非非PC总总线线IN指令时序指令时序A15A0IORCLKD7D0T4T1T2T3Tw0000001000000000输入入设备接口接口电路，即硬件上保路，即硬件上保证:只在只在CPU执行从行从200H端口端口输入数据入数据时，三三态门处于任于任务形状，使形状，使输入入设备的数据送上的数据送上总线侧，而而CPU执行其它指令行其它指令时,三三态门均均处于高阻形状于高阻形状,使使输入入设备的数据的数据线与与总线侧断开断开三三 态态缓冲器缓冲器输入输入设备设备数据数据线线IOR地址地址译码译码地址地址线200H00
7、0D7D0A15A0与与非非PC总总线线MOVDX,200HINAL,DX思索：其他的指令思索：其他的指令为什么不可以？什么不可以？该电路在路在CPU执行指令行指令MOVDX,300HOUTDX,AL将将CPU内内AL中的数据送至中的数据送至输出出设备图中中译码电路的作用：路的作用：只当只当A15A0上出上出现300H时，即即0000001100000000B输出出0，其他，其他输出出1。 例 一个输出设备的简单接口电路PC总线总线锁存器存器输出输出设备设备数据线数据线IOW地址地址译码地地址址线300H000D7D0A15A0与与非非OUT指令时序指令时序执行：执行：MOVDX,300HOU
8、TDX,ALA15A0CLKIOWD7D0T4T1T2T3 TwPC总线总线锁存器锁存器输出输出设备设备数据线数据线IOW地址地址译码译码地地址址线300H000D7D0A15A0与与非非0000011000000000输出出设备接口接口电路，即硬件上保路，即硬件上保证:只在只在CPU执行从行从300H端口端口输出数据出数据时，锁存器存器处于触于触发形状，其形状，其输出随出随输入入变化，化，而而CPU执行其它指令行其它指令时,锁存器均存器均处于于锁存形状存形状,其其输出不随出不随输入入变化，化，PC总总线线锁存器锁存器输出输出设备设备数据线数据线IOW地址地址译码译码地地址址线300H000D
9、7D0A15A0与与非非MOVDX,300HOUTDX,AL思索：其他的指令思索：其他的指令为什么不可以？什么不可以？I/O I/O 端口的译码端口的译码译码电路的作用1 1译码电路的构成2 2译码电路的设计方法3 3片内译码和片选译码4 474LS译码器译码器门电路： 与门、非门、或门、与非门、或非门等译码器： 2-4线译码器 74LS 3-8线译码器 74LS 4-16线译码器 74LS154 等 可用门电路、译码器或者两者的组合实现。AY0BY1CY2Y3G1Y4G2AY5G2BY6Y7I/O I/O 端口的译码端口的译码译码电路的作用1 1译码电路的构成2 2译码电路的设计方法3 3片
10、内译码和片选译码4 4 据端口地址确定地址信号A15A0的取值， 用门电路、译码器或两者组合实现满足此取值情况的电路。设计译码电路时： 1. 端口的选通讯号通常为低电平有效 2. 除端口的地址信号参与译码外，控制信号IOW、IOR(IO/M，AEN也可参与译码)译译码码电电路路A0A1A14A15IORIOWAEN译码电路表示图译码电路表示图AY0BY1CY2Y3G1Y4G2AY5G2BY6Y7 例 设计端口地址为218H的译码电路分析 CPU执行IN/OUT指令时，发出端口的地址信号 MOV DX, 218H IN AL, DX 或 OUT DX, AL对应对应218H端口的地址信号为取端口
11、的地址信号为取A9A0： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信号地址信号) 1 0 0 0 0 1 1 0 0 0 B 2 1 8 H只需满足此地址取值的译码电路均可只需满足此地址取值的译码电路均可PC总线总线方法一、用门电路实现218H的地址译码数数据据线线DBRDWRCS端口端口译码译码电路电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口D0D7D0D710000110000&译码电路部分满足：译码电路部分满足：只当地址信号只当地址信号A9A0为：为：A9A8A7A6A5A4A3A2A1A01000011000即即218H时，输
12、出时，输出0，使使I/O接口的接口的CS有效有效否那么输出否那么输出1使使I/O接口的接口的CS无效无效PC总线总线数数据据线线DBRDWRCS端端口口译码电路译码电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口接口D0D7D0D710000110000&留意留意译码电路中：路中：由于高位地址由于高位地址线A15A10未参与未参与译码,即即:地址地址A15A0为：1000011000均能均能输出出0,所以所以该电路使：路使：一个端口一个端口对应多个地址多个地址共共26=64个个218H，618HA18H，E18H等等等等采用采用实践芯片践芯片PCPC总线总线RDRDW
13、RWRCSCSI/OI/O接口接口D0D7数数 据据 线线 DB DB端端 口口译码电路译码电路0 0A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0AENAEN+5V+5VIORIORIOWIOWD0D71 10 00 00 00 01 11 10 00 00 00 0& & &110 00 074LS3074LS3074LS2074LS2074LS3274LS3274LS30为为8输入与非门输入与非门74LS20为为4输入与非门输入与非门74LS32为为2输入或门输入或门当地址信号为：当地址信号为：A9A8A7A6A5A4A3A2A1A01000011000
14、即地址为即地址为218H或门或门74LS32输出输出0，使使I/O接口的接口的CS有效。有效。方法二、用方法二、用译码器、器、门电路路组合合实现218H的地址的地址译码74LS3-8译码器译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY70000110000100&A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总线总线CSI/O接口接口D0D7&RDWR数数据据线线DBD0D7端端口口译码电路译码电路当端口地址信号为：当端口地址信号为：A9 A9 A8 A8 A7 A7 A6 A6 A5 A5 A4 A4 A3 A3 A2 A2 A1 A0 A1 A0 1 1
15、 0 0 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0即即 218H218H时时且且IORIOR和和IOWIOW有有中中一个为低电平一个为低电平 Y0 Y0输出输出0 0，使使I/OI/O接口的接口的CSCS有效有效219H21AH21BH21CH21DH21EH21FH218H思索思索1： 1. Y2 Y7 译出的端口地址各是多少？译出的端口地址各是多少？74LS3-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总总线线10101010110011
16、0011110000Y7Y6Y5Y4Y3Y2Y1Y0思索2： 将A0与A2位置互换， Y0 Y7译出的地址各是多少？74LS3-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC总总线线1根据电路先确定与使能控制衔接的信号： G1=1 即： AEN=0 A9 A8 A7 A6 A5 A4 A3 G2A=0 1 0 0 0 0 1 1 G2B=0 IOW 或 IOR为02再分析与选择控制C、B、A 相连的各引脚3最后综合一切地址信号的取值，得出结论 外部连线可变，而74L
17、S芯片的任务原理不变。74LS3-8译码器译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY70110000100&端端口口译码电路译码电路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC总总线线101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y0218H21CH21AH21EH219H21DH21BH21FHI/O I/O 端口的译码端口的译码译码电路的作用1 1译码电路的构成2 2译码电路的设计方法3 3片内译码和片选译码4 4片内译码: 在芯片内部的译码电路 用于区分芯片内部不同的端口片选译码: 在芯片外部的译码电路 用于选择不同
18、的芯片或端口21821FH220227H22822FH230237H片选译码通常译出的是一个地址范围并行接口8255ACS外设数 据 线A0A1RDWRPC总线IORA0A1IOWA2A3A4A5A6A7A8A9AEN片选译码片内译码端口A端口B端口C端口D串行接口8251 数/模转换0832模/数转换0809PC总线通常将低位地址线1位或几位直接连在芯片上，用于片内译码，而其他的高位地址线用于片选译码。并行接口8255ACS外设数 据 线A0A1RDWRIORA0A1IOWA2A3A4A5A6A7A8A9AEN片选译码片内译码端口A端口B端口C端口D串行接口8251 数/模转换0832模/数
19、转换0809 例 分析以下图74LS各输出端的译码地址(片选译码) 74LS3-8译码器译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY700010&A3A4A5+5VA6A7A8A9AENIORIOWPC总线总线&片选译码电路片选译码电路1. 先确定与使能控制G1、G2A、G2B相连的各引脚G1连+5V，一直有效 IOR、IOW任一为 0G2A、G2B为0，那么 A9 A8 A7 A6 ，AEN为 0 1 0 0 0 2. 再分析与选择控制C、B、A 相连的各引脚 3. 思索到A2、A1、A0未参与译码，其值恣意， 即A2A1A0的取值为000 1114. 最后综合一切地址
20、信号的取值，得出结论。A5A4A3CBA000Y0001Y1010Y2011Y3100Y4101Y5110Y6111Y7分析：分析：结论：结论：200207h20820Fh210217h21821Fh220227h22822Fh230237h23823Fh74LS3-8译码器译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY700010&A3A4A5+5VA6A7A8A9AENIORIOWPC总线总线&片选译码电路片选译码电路例 设计I/O端口地址为2F8H的只读译码器101111110000课后作业 在8088微机系统中，某外设接口所接的端口地址为33833FH，请用74LS译码器，设计符合要求的译码电路。教材p224 10-1 设计一个对2F8H进展读写操作的端口译码电路，要求分别用(1)门电路，(2)门电路和74LS译码器教材p224 10-2 某个微机系统中有8块接口芯片，每个芯片占有8个端口地址，假设起始地址为300H，8块芯片的地址延续分布，用74LS做译码器，试画出端口译码电路，并阐明每块芯片的地址范围。留意此题设计的是片选译码电路
