《第20章 门电路和组合逻辑电路--2》由会员分享，可在线阅读，更多相关《第20章 门电路和组合逻辑电路--2（51页珍藏版）》请在金锄头文库上搜索。
1、 20.6 组合逻辑电路的分析和设计组合逻辑电路的分析和设计分析和设计逻辑电路，需要讨论它的输出变分析和设计逻辑电路，需要讨论它的输出变量与输入变量之间的关系。逻辑函数可用下量与输入变量之间的关系。逻辑函数可用下列四种方法表示：逻辑表达式、逻辑状态表、列四种方法表示：逻辑表达式、逻辑状态表、卡诺图和逻辑图。卡诺图和逻辑图。1、组合逻辑电路的分析、组合逻辑电路的分析 已知逻辑图已知逻辑图写逻辑式写逻辑式化简或变换化简或变换列逻列逻辑状态表辑状态表分析逻辑功能分析逻辑功能例例例例 20.6.1 20.6.1 分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能 (1) (1)
2、写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.(2) (2) 应用逻辑代数化应用逻辑代数化应用逻辑代数化应用逻辑代数化简简简简Y = A AB B AB. = A AB +B AB.= AB +AB反演律反演律 = A (A+B) +B (A+B).反演律反演律 = A AB +B AB. (3) (3) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表ABY001 100111001Y= AB +AB=A B逻辑式逻辑式逻辑式逻辑式 (4) (4) 分析逻辑功能分析逻辑功能分析逻辑功能
3、分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“ “0”0”，输入输入输入输入相异相异相异相异输出为输出为输出为输出为“ “1”1”，称为称为称为称为“ “异或异或异或异或” ”逻辑逻辑逻辑逻辑关系。这种电路称关系。这种电路称关系。这种电路称关系。这种电路称“ “异或异或异或异或” ”门。门。门。门。 =1=1A AB BY Y逻辑符号逻辑符号逻辑符号逻辑符号(1) (1) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 20.6.2 20.6.2 分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能.A B.Y = AB AB .AB化简化简化简
4、化简&1 11 1.BAY&AB= AB +AB (2) (2) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB(3) (3) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“ “1”,1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“ “0”,0”,称为称为称为称为“ “判一致电路判一致电路判一致电路判一致电路” ”( (“ “同或门同或门同或门同或门” ”) ) , ,可用可用可用可用于判断各输入端的状态是否相同。于判断各输入端的状态是否相同。于判断各输入端的状态是否相同。于判断各输入端的状态是否
5、相同。=A B逻辑式逻辑式逻辑式逻辑式 =1ABY逻辑符号逻辑符号=A BABY001 1001001112、组合逻辑电路的设计、组合逻辑电路的设计 已知逻辑要求逻辑要求列逻辑状态表写逻辑式化简或变换画逻辑图例：试设计一逻辑电路供三人（A、B、C）表决使用。每人有一电键，如果他赞成，就按电键，表示“1”；如果不赞成，不按电键表示“0”。表决结果用指示灯表示，如果多数赞成，则指示灯亮，Y=1；反之则不亮，Y=0。（1）由题意列出逻辑状态表注意注意注意注意： 输入为A、B、C有八种组合。解解（2 2）由逻辑状态表写出逻辑式）由逻辑状态表写出逻辑式 a、取Y=1列逻辑式ABC0 0 0 0Y0 0
6、1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1逻辑状态表逻辑状态表 b、对每一种组合，输入变量都是“与”的逻辑关系。如果输入变量为“1”，则取输入变量本身（如A）；如果输入变量为“0”，则取其反量（如A ）。而后取乘积项。c、各种组合之间，是或的逻辑关系，故取以上各乘积项之和。由此，可写出逻辑式：（3 3）变换和化简逻辑式）变换和化简逻辑式（4 4）由逻辑式画出逻辑图）由逻辑式画出逻辑图 在集成电路中，在集成电路中，与非门作为基本元件与非门作为基本元件之一。试用与非门构之一。试用与非门构成逻辑图。成逻辑图。11ABYCCBAY例例 某单位举行军民联欢
7、会，军人持红票入场，群众持黄票入场，持绿票的军民均可入场。设计此功能逻辑图。解解 设变量： A=1 军人， A=0 群众， BC=00 红票， BC=01 黄票， BC=10 绿票， BC=11 无票。列逻辑状态表ABCY00001111000110110001101101101010BCA0100 01 11 101111一、半加器 所谓“半加”，就是只求本位的和，暂不管低位送来的进位数，即 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0其中A和B都是加数S是本位相加之和(半加数)C是产生的进位数半加逻辑状态表由逻辑状态表可写出逻辑式： 20.7 加法器加法器
8、 在数字系统中，尤其是在计算机的数字系统中，二进制加法器是基本部件之一。由逻辑式可画出逻辑图，=1&ABSC COABSC半加器逻辑图(a)半加器图形符号半加器逻辑图(b)SAB1C 二、全加器 当多位数相加时，半加器可用于最低位求和，并给出进位数，第二位的相加有两个待加数A和B，还有一个来自前面的进位数Ci-1，这三个数相加得出本位和数（全加和数）S和进位数Ci，这种就是全加。全加器是一种全加器是一种 将低位送来的进位数将低位送来的进位数 连同本位上的两个连同本位上的两个 二进制数二进制数 三者一起求和的三者一起求和的 组合逻辑电路。组合逻辑电路。 设：设： 低位向本位进位低位向本位进位 C
9、i-1 本位加数本位加数 A、B； 本位和本位和 S 本位向高位进位本位向高位进位 Ci逻辑式逻辑式 Ai Bi Ci-1 Ci S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 1 0 1 0 1 0 1 1 0 1 1 1 1 1全加逻辑状态表逻辑式逻辑式逻辑图逻辑图 S=1AB&Ci COABCOA BABCi-1COCi-1 A BSCi-1(A B) 1 Ci逻辑符号逻辑符号 COCIABCi-1SCiCOABSCi CO CiA3B3S3C3 CO CiC2 CO CiC1 CO CiC0S2S1S0A2B2A1B1A0B0
10、1 1010 01001 111 111例例计算1101+1101结果为1101+1101=11010串行进位串行进位并行相加并行相加 20.8 编码器编码器 把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具把二进制码按一定规律编排，使每组代码具有一特定的含义，有一特定的含义，有一特定的含义，有一特定的含义，称为编码。称为编码。称为编码。称为编码。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有位二进制代码有 2n 种组合
11、，可以表示种组合，可以表示 2n 个信息。个信息。 要表示要表示要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N一、一、 二进制编码器二进制编码器将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。将输入信号编成二进制代码的电路。2 2n n个个个个n n位位位位编码器编码器高高高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码(1) (1) 分析要求：分析要求：分析要求：分析要求： 输入有输入有输入有输入有8 8个信号，个信
12、号，个信号，个信号，即即即即 N=8N=8，根据根据根据根据 2 2n n N N 的关系，的关系，的关系，的关系，即即即即 n n=3=3，即输出为三位二进制代码。即输出为三位二进制代码。即输出为三位二进制代码。即输出为三位二进制代码。例：例：例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1) (1) 将将将将 I I0 0、I I1 1、I I7 7 8 8个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。个信号编成二进制代码。(2) (2) 编码器每次只能对一个信号进行编码，不编码器每次只
13、能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。 (3)(3) 设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。设输入信号高电平有效。0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4I5I6I7 7 (2) (2) 列编码表：列编码表：列编码表：列编码表：输入输入输输 出出Y2 Y1 Y0 (3) (3) 写出逻辑式并转换成写出逻辑式并转
14、换成写出逻辑式并转换成写出逻辑式并转换成“ “与非与非与非与非” ”式式式式Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7 (4) (4) 画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2&1 11 11 11 11 11 11 1Y2Y1Y0设计编码器的过程如下设计编码器的过程如下1. 确定
15、二进制代码的位数对于m个状态进行编码，则 m 2n 。n为整数。2. 列编码表将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的)，并形成表格。一般采用的方案都应是便于记忆的。3. 由编码表写出逻辑式写出各输出量对应于输入量的逻辑关系式。4. 由逻辑式画出逻辑图一般情况下都用“与非”门构成逻辑图，故常将逻辑式转化成“与非” -“与非”形式的逻辑式。将十进制数将十进制数将十进制数将十进制数 09 09 编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路编成二进制代码的电路二、二、 二二 十进制编码器十进制编码器表示十进制数表示十进制数4 4位位位位10个个编码器编码器高高
16、高高低低低低电电电电平平平平信信信信号号号号二二二二进进进进制制制制代代代代码码码码 列编码表：列编码表：四位二进制代码四位二进制代码四位二进制代码四位二进制代码可以表示十六种可以表示十六种可以表示十六种可以表示十六种不同的状态，其不同的状态，其不同的状态，其不同的状态，其中任何十种状态中任何十种状态中任何十种状态中任何十种状态都可以表示都可以表示都可以表示都可以表示0909十个数码，最常十个数码，最常十个数码，最常十个数码，最常用的是用的是用的是用的是84218421码。码。码。码。0 00 00 0输输输输 出出出出输输输输 入入入入Y Y1 1Y Y2 2Y Y0 00 0 ( (I I
17、0 0) )1 1 ( (I I1 1) )2 2 ( (I I2 2) )3 3 ( (I I3 3) )4 4 ( (I I4 4) )5 5 ( (I I5 5) )6 6 ( (I I6 6) )7 7 ( (I I7 7) )8 8 ( (I I8 8) )9 9 ( (I I9 9) )Y Y3 30001110100001111000110110 000 000000001118421BCD8421BCD码编码表码编码表码编码表码编码表 写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成写出逻辑式并化成“ “或非或非或非或非” ”门和门和门和门和“ “与非与非与非与非” ”门门门门
18、Y3 = I8+I9. = I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7Y0 = I1 +I3 +I5 +I7 +I9. = I1+I9 I3 +I7 I5 +I7. = I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I7画出逻辑图画出逻辑图画出逻辑图画出逻辑图10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9Y Y3 3Y Y2 2Y Y1 1Y Y0 0 法二：法二：法二：法二：十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4
19、I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9 当有当有当有当有两个或两个以上两个或两个以上两个或两个以上两个或两个以上的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高
20、的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。别低的信号不予理睬。三、三、 优先编码器优先编码器CT74LSCT74LS4147 4147 编码器功能表编码器功能表编码器功能表编码器功能表I I9 9Y Y0 0I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1Y Y1 1Y Y2 2Y Y3 3 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1
21、1 1 1输输输输 入入入入 ( (低电平有效低电平有效低电平有效低电平有效) )输输输输 出出出出( (84218421反码反码反码反码) )0 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 01 1 1 1 1 1 0 0 1 0 0 11 0 0 11 1 1 1 1 1 1 1 0 0 1 0 1 01 0 1 01 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 01 1 0 01 1 1 1 1 1
22、1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0例例: :CT74LS147147集成优先编码器集成优先编码器(10(10线线-4-4线线) )T4147T4147T4147T4147引脚图引脚图引脚图引脚图低电平低电平低电平低电平有效有效有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CT74LS4147 20.9 译码器和数字显示译码器和数字显示 译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一译码
23、是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。个特定的输出信号。个特定的输出信号。个特定的输出信号。一、一、 二进制译码器二进制译码器8 8个个个个3 3位位位位译码器译码器译码器译码器二二二二进进进进制制制制代代代代码码码码高高高高低低低低电电电电平平平平信信信信号号号号状状状状 态态态态 表表表表 例：例：例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0
24、 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出写出逻辑表达式写出逻辑表达式写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C逻辑图逻辑图逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 01000
25、0000AABBCC二、二、 二二- -十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进制把运算结果用十进制把运算结果用十进制把运算结果用十进制 数显示出来，数显示出来，数显示出来，数显示出来，这就要用这就要用这就要用这就要用显示译码器显示译码器显示译码器显示译码器。二二 十十进进制制代代码码译译译译码码码码器器器器驱驱驱驱动动动动器器器器显显显显示示示示器器器器gfedcba 1 1、半导体数码管、半导体数码管、半导体数码管、半导体数码管 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴
26、极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdef+ +dgfecbagfedcba共阴极接法共阴极接法abcdefg2 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10
27、 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）abcdefga bcdef g0 0 0 0 0 0 12 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0
28、10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 12 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 1
29、0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 02 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0
30、0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 02 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出
31、 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 02 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数
32、码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 02 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成
33、对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 02 2、七段显
34、示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0
35、0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 12 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1
36、 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 02 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。abcdefga bcdef g
37、输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 1 0 02 2、七段显示译码器、七段显示译码器、七段显示译码器、七段显示译码器 将
38、将 “8421” 二二十进制代码译成对应于数码管的七个十进制代码译成对应于数码管的七个字字段信号，驱动数码管，显示相应的十进制数码。段信号，驱动数码管，显示相应的十进制数码。输输 入入 A3A2A1A0 输输 出出 a b c d e f g 显示数码显示数码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10123456789（共阳极）（共阳极）0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00
39、1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 1 0 0 74LS247型型 七段译码器七段译码器74LS24712345678 A1 A2 LT BI RBI A3 A0GND16151413121110 9+UCCfgabcde 74LS247型型 七段译码器七段译码器74LS24712345678 A1 A2 LT BI RBI A3 A0GND16151413121110 9+UCCfgabcdeLT 试灯输入端，试灯输入端，低电平有效。低电平有效。BI 灭灯输入端，灭灯输入端， 低电平有效。低电平有效。RBI 灭灭0 输入端，输入端，在输入在输入0000时，低电平有效。时，低电平有效。510774LS247abcdefgA2A1A3A0 RBI BILT+5V来来自自计计数数器器
