《2.1若干常用的时序逻辑电路异步计数器ppt课件》由会员分享，可在线阅读，更多相关《2.1若干常用的时序逻辑电路异步计数器ppt课件（41页珍藏版）》请在金锄头文库上搜索。
1、第第15讲讲 若干常用的时序逻辑电路若干常用的时序逻辑电路异步计数器异步计数器计数器的功能和分类计数器的功能和分类1. 计数器的功能计数器的功能2. 计数器的分类计数器的分类异步计数器和同步计数器异步计数器和同步计数器加法计数器、减法计数器和可逆计加法计数器、减法计数器和可逆计数器数器有各种不同的计数器，如二进制计数器、有各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。十进制计数器、二十进制计数器等等。 记忆输入脉冲的个数；用于定时、分频、记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。产生节拍脉冲及进行数字运算等等。按工作方式分：按工作方式分：按功能分
2、：按功能分：按计数器的计数容量按计数器的计数容量(或称模数或称模数)分：分：一、同步计数器一、同步计数器同步二进制计数器同步二进制计数器同步二进制加法计数器同步二进制加法计数器同步二进制减法计数器同步二进制减法计数器同步二进制加同步二进制加/减可逆计数器减可逆计数器同步十进制计数器同步十进制计数器同步十进制加法计数器同步十进制加法计数器同步十进制减法计数器同步十进制减法计数器同步十进制加同步十进制加/减可逆计数器减可逆计数器同步同步N进制计数器进制计数器1、同步二进制加法计数器、同步二进制加法计数器图图图图6. 3.10 6. 3.10 用用用用T T 触发器构成触发器构成触发器构成触发器构成
3、的同步二进制加法计数器的同步二进制加法计数器的同步二进制加法计数器的同步二进制加法计数器CPQ3 Q2 Q1 Q0C01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10000000000CPQ3 Q2 Q1 Q0C101112131415161 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00000010表表表表6.3.3 6.3.3 图图图图6.3.106.3.10电路的状态转换图电路的状态转换图电路的状态转换图电路的状态转换图异步二进
4、制计数器异步二进制计数器异步二进制加法计数器异步二进制加法计数器异步二进制减法计数器异步二进制减法计数器异步二进制加异步二进制加/减可逆计数器减可逆计数器异步十进制计数器异步十进制计数器异步十进制加法计数器异步十进制加法计数器异步十进制减法计数器异步十进制减法计数器异步十进制加异步十进制加/减可逆计数器减可逆计数器异步异步N进制计数器进制计数器第第15讲讲 若干常用的时序逻辑电路若干常用的时序逻辑电路异步计数器异步计数器1 1、异步二进制计数器、异步二进制计数器3位二进制异步加法计数器Q2 Q1 Q0C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000000
5、01 异步加法计数器采取从低位到异步加法计数器采取从低位到高位逐位进位的方式工作高位逐位进位的方式工作,各个触各个触发器不同步触发。发器不同步触发。选用选用3个个CP下降沿触发的下降沿触发的JK触发器，触发器，分别用分别用FF0、FF1、FF2表示表示, 3个触个触发器都应接成发器都应接成T触发器。触发器。3个个JK触发器都是在需要翻转时就触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降有下降沿，不需要翻转时没有下降沿。沿。异步二进制加法计数器异步二进制加法计数器图图图图6. 3.25 6. 3.25 下降沿动作的异步二进制加法计数器下降沿动作的异步二进制加法计数器下降沿动作的异步二进制
6、加法计数器下降沿动作的异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器图图图图6. 3.26 6. 3.26 图图图图6.3.256.3.25电路的时序图电路的时序图电路的时序图电路的时序图0 0 01 1 1问题：问题：问题：问题：如何用上升沿触发的如何用上升沿触发的T触发器构成异步二进制加法器？触发器构成异步二进制加法器？异步二进制减法计数器异步二进制减法计数器3位二进制异步减法计数器Q2 Q1 Q0B0 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000选用选用3个个CP下降沿触发的下降沿触发的JK触发器，触发器，分别用分别用FF0、
7、FF1、FF2表示表示, 3个触个触发器都应接成发器都应接成T触发器。触发器。3个个JK触发器都是在需要翻转时就触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降有下降沿，不需要翻转时没有下降沿。沿。图图图图6. 3.27 6. 3.27 下降沿动作的异步二进制减法计数器下降沿动作的异步二进制减法计数器下降沿动作的异步二进制减法计数器下降沿动作的异步二进制减法计数器异步二进制减法计数器异步二进制减法计数器图图图图6. 3.28 6. 3.28 图图图图6.3.276.3.27电路的时序图电路的时序图电路的时序图电路的时序图二进制异步计数器二进制异步计数器级间连接规律级间连接规律计数脉冲输入
8、到最低位触发器的计数脉冲输入到最低位触发器的CP端。端。2 2、异步十进制计数器、异步十进制计数器图图图图6. 3.29 6. 3.29 异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的基础上修改得到，位异步二进制加法计数器的基础上修改得到，使计数过程跳过使计数过程跳过10101010到到11111111这六个状态。这六个状态。0 01 11 11 10 01 10 00 02 2、异步十进制计数器、异步十进制计数器图图图图6. 3.29 6. 3
9、.29 异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路异步十进制加法计数器的典型电路异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的基础上修改得到，位异步二进制加法计数器的基础上修改得到，使计数过程跳过使计数过程跳过10101010到到11111111这六个状态。这六个状态。0 01 10 00 01 10 00 00 0图图图图6. 3.30 6. 3.30 图图图图6.3.296.3.29电路的时序图电路的时序图电路的时序图电路的时序图Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1
10、 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1集成异步十进制加法计数器集成异步十进制加法计数器-74LS290-74LS290图图图图6. 3.31 6. 3.31 二五十进二五十进二五十进二五十进制异步计数器制异步计数器制异步计数器制异步计数器74LS29074LS290的的的的逻辑图逻辑图逻辑图逻辑图R01 R02:S91 S92:清清0输入端；输入端；置置9输入端；输入端；时钟脉冲输入端；时钟脉冲输入端；CP0 、CP1:Q0 Q3:计数器输出端。计数器输出端。 74LS290：异步十进制计数器，异步十进制计数器， 异步置数，异步清零。异步置数，异步清零。
11、 构造：构造： 74LS290 内部含有两个独立的计数电路由内部含有两个独立的计数电路由1个个1位二进制计数器和位二进制计数器和1个异步五进制计数器构成。又个异步五进制计数器构成。又称二称二-五五-十进制加法计数器。十进制加法计数器。模模2计数器：计数器：CP0为计数脉冲输入，为计数脉冲输入，Q0为输出；为输出；模模5计数器：计数器：CP1为计数脉冲输入，为计数脉冲输入，Q3 Q1为输出；为输出；8421码十进码十进制计数器：制计数器：CP0为计数脉冲输入，为计数脉冲输入，CP1与与Q0相连，相连，Q3 Q0为输出。为输出。74LS290S92 R01 R02S91Q1Q2Q3Q0CP0CP1
12、CP0CPCP1Q1Q3Q2Q025Q3 Q2 Q1 0 0 00 0 10 1 00 1 11 0 0Q00 1Q3 Q2 Q1 CP1 Q0 十进十进 制数制数010101010100 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 00 0 0012345678908421码十进制计数器：码十进制计数器：结论：上述连接方式形成结论：上述连接方式形成 8421BCD 码输出。码输出。74LS290的功能表的功能表H H L X X X L L L L(清零清零)H H X L X X L L L L(清零清零)X X H H X X H L L
13、 H (置置9)L X L X 0 二进制计数二进制计数(Q0)L X X L 0 五进制计数五进制计数(Q3Q2Q1 ) X L L X Q0 8421码十进制计码十进制计数数X L X L Q1 5421码十进制计码十进制计数数复位输入复位输入 置位输入置位输入 时时 钟钟 输输 出出R01 R02 S91 S92 CP0 CP1 Q3 Q2 Q1 Q0 R 01 R 02 S 91 S 92 QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状
14、态74LS 290功功能能表表归纳：归纳：1. 74LS 290在在“计数状态或计数状态或“清零清零状态时，均要求状态时，均要求 S 91 和和 S 92 中至中至少有一个必须为少有一个必须为“0”。 2. S 91 S 92=0时，只有在时，只有在 R 01 和和 R 02 同时为同时为 “1时，它才进入时，它才进入“清零状态清零状态”；否则；否则 它必定处于它必定处于“计数状态计数状态”。 三、任意进制计数器的构成方法三、任意进制计数器的构成方法用用N进制计数器进制计数器 构成构成 M进制计数器进制计数器(1) MN：需多片需多片N 进制计数器级联构成。进制计数器级联构成。并行进位方式：构
15、成同步计数器；并行进位方式：构成同步计数器；串行进位方式：构成异步计数器。串行进位方式：构成异步计数器。 各片的各片的CP同时接计数输入信号，低位片同时接计数输入信号，低位片的进位信号作为高位片的计数使能信号。的进位信号作为高位片的计数使能信号。 低位片的进位信号或输出信号作为高位低位片的进位信号或输出信号作为高位片的计数脉冲输入。片的计数脉冲输入。整体置零方式：整体置零方式：M=N1N2时：时：M为大于为大于N的素数时：的素数时： 首先将各片首先将各片N进制计数器按进制计数器按最简单的方式接成一个大于最简单的方式接成一个大于M进制的计数器，进制的计数器，然后在然后在M状态译出异步置零信号，将
16、各片计数状态译出异步置零信号，将各片计数器同时置零。器同时置零。整体置数方式：整体置数方式： 首先将各片首先将各片N进制计数器按最简单的方式接成一个进制计数器按最简单的方式接成一个大于大于M进制的计数器，然后在选定的某一状态下译出进制的计数器，然后在选定的某一状态下译出置数信号，将各片计数器同时置入适当的数据，跳过置数信号，将各片计数器同时置入适当的数据，跳过多余的状态。多余的状态。1 1、用同步清零端或置数、用同步清零端或置数端归零构成端归零构成M M进置计数器进置计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成M M进置计数器进置计数器（1写写出出状状态态SM-1的
17、的二二进制代码。进制代码。（2求求归归零零逻逻辑辑，即即求求同同步步清清零零端端或或置置数数控控制制端端信信号的逻辑表达式。号的逻辑表达式。（3画连线图。画连线图。（1写写出出状状态态SM的的二二进进制代码。制代码。（2求求归归零零逻逻辑辑，即即求求异异步步清清零零端端或或置置数数控控制制端端信信号的逻辑表达式。号的逻辑表达式。（3画连线图。画连线图。同步清零、同步置数同步清零、同步置数: 74LS162 、74LS163；异步清零、异步置数异步清零、异步置数: 74LS193、74LS192；异步清零、同步置数：异步清零、同步置数：74LS160 、74LS161；只具有异步清零功能：如只具
18、有异步清零功能：如CC4520、74LS190、74LS191；异步清零和异步置异步清零和异步置9功能：功能：74LS290。MN设计举例设计举例MN设计举例设计举例例例6.3.3 试用同步十进制计数器试用同步十进制计数器74160接成百接成百进制计数器。进制计数器。M=100=1010，所以将两片所以将两片74160直接按并行进位方直接按并行进位方式或串行行进位方式连接即可。式或串行行进位方式连接即可。解解1：并行进位方式：并行进位方式图图图图6. 3.38 6. 3.38 例例例例6.3.36.3.3电路的并行进位方式电路的并行进位方式电路的并行进位方式电路的并行进位方式解解2：串行进位方
19、式：串行进位方式低片为低片为1001时，时， C=1；输入第十个计数脉冲时，输入第十个计数脉冲时，C由由1变为变为0，高片，高片计入一个脉冲。计入一个脉冲。补例补例1. 用用74LS163构成二十四进制计数器。构成二十四进制计数器。(1) 需要两片需要两片74LS163；(2) 为了提高运算速度，使用同步计数整体置零方式。为了提高运算速度，使用同步计数整体置零方式。 应该在应该在 Q7Q6Q5Q4 Q3Q2Q1Q0 00010111 时准备清零。时准备清零。 Q4 Q2Q1Q0 CLR =74LS163:同步四位二进制计数器，同步清零、同步置数同步四位二进制计数器，同步清零、同步置数CP111
20、CLRQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q774LS16374LS163具体逻辑电路如下图所示具体逻辑电路如下图所示 ： Q4 Q2Q1Q0 CLR =CP111CLRQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q7&74LS16374LS163如何用如何用74LS160构成二十四进制计数器？构成二十四进制计数器？例例6.3.4 试用同步十进制计数器试用同步十进制计数器74160接成二接成二十九进制计数器。十九进制计数器。解解1：整体置零方式：整体置零方式图图图图6. 3.40 6. 3.40 例例例例6.3.46.3.4电路的整体置零方式电路的整体置零方式电路的整体置零方式电路的整体置
21、零方式解解2：整体置数方式：整体置数方式图图图图6. 3.41 6. 3.41 例例例例6.3.46.3.4电路的整体置数方式电路的整体置数方式电路的整体置数方式电路的整体置数方式思考题思考题 1.用用74LS161构成构成60进制计数器。进制计数器。 2.用用74LS160构成构成12进制计数器。进制计数器。 3. 试设计一个电路，同时满足下述要求试设计一个电路，同时满足下述要求 ： （1十二进制；十二进制； （2状态循环为状态循环为: 001000110100010101100111100011011100101110101001以以 QDQCQBQA 为序：为序：四、移位寄存器型计数器四
22、、移位寄存器型计数器1、环形计数器、环形计数器图图图图6. 3.42 6. 3.42 环形计数器电路环形计数器电路环形计数器电路环形计数器电路不能自启动！不能自启动！能自启动的环形计数器能自启动的环形计数器状态利用率太低！状态利用率太低！2、扭环形计数器、扭环形计数器图图图图6. 3.47 6. 3.47 扭环型计数器电路约翰逊计数器）扭环型计数器电路约翰逊计数器）扭环型计数器电路约翰逊计数器）扭环型计数器电路约翰逊计数器）D0=f (Q0,Q1,Q2,Q3)图图图图6. 3.48 6. 3.48 扭环形计数器状态转换图扭环形计数器状态转换图扭环形计数器状态转换图扭环形计数器状态转换图不能自启动！不能自启动！能自启动的扭环形计数器能自启动的扭环形计数器能自启动，有能自启动，有效状态为效状态为2n个。个。状态利用率提状态利用率提高了一倍！高了一倍！特点：电路每次特点：电路每次状态转换时，只状态转换时，只有一位触发器改有一位触发器改变状态。变状态。第第15讲讲 若干常用的时序逻辑电路若干常用的时序逻辑电路异步计数器异步计数器结结 束束作业作业: P350 题题6.17 P353 题题6.29
