《第2章组合逻辑电路》由会员分享，可在线阅读，更多相关《第2章组合逻辑电路（88页珍藏版）》请在金锄头文库上搜索。
1、第第2章章 组合逻辑电路组合逻辑电路 第第2章章 组合逻辑电路组合逻辑电路 2.1 集成门电路集成门电路 2.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险冒险 第第2章章 组合逻辑电路组合逻辑电路 2.1 集成门电路集成门电路 2.1.1TTL门电路TTL门电路由双极型三极管构成,它的特点是速度快、抗静电能力强、集成度低、功耗大,目前广泛应用于中、小规模集成电路中。TTL门电路有74（商用）和54（军用）两大系列,每个系列中又有若干子系列,例如，74系列包含如下基本子系列：第第2章章 组合逻辑电路组合逻辑电路 74:标准TTL(S
2、tandardTTL)。74H:高速TTL(HighspeedTTL)。74S:肖特基TTL(SchottkyTTL)。74AS:先进肖特基TTL(AdvancedSchottkyTTL)。74LS:低功耗肖特基TTL(LowpowerSchottkyTTL)。74ALS:先进低功耗肖特基TTL(AdvancedLowpowerSchottkyTTL)。第第2章章 组合逻辑电路组合逻辑电路 54系列和74系列具有相同的子系列,两个系列的参数基本相同,主要在电源电压范围和工作环境温度范围上有所不同,54系列适应的范围更大些,如表21所示。不同子系列在速度、功耗等参数上有所不同。TTL门电路采用5
3、V电源供电。表2154系列与74系列的比较系列电源电压/V环境温度/544.55.5-55+125744.755.25070第第2章章 组合逻辑电路组合逻辑电路 2.1.2CMOS门电路CMOS门电路由场效应管构成,它的特点是集成度高、功耗低、速度慢、抗静电能力差。虽然TTL门电路由于速度快和更多类型选择而流行多年,但CMOS门电路具有功耗低、集成度高的优点,而且其速度已经获得了很大的提高,目前已可与TTL门电路相媲美。因此，CMOS门电路获得了广泛的应用,特别是在大规模集成电路和微处理器中目前已经占据支配地位。第第2章章 组合逻辑电路组合逻辑电路 从供电电源区分,CMOS门电路有5VCMOS
4、门电路和3.3VCMOS门电路两种。3.3VCMOS门电路是最近发展起来的,它的功耗比5VCMOS门电路低得多。同TTL门电路一样,CMOS门电路也有74和54两大系列。74系列5VCMOS门电路的基本子系列如下：74HC和74HCT:高速CMOS(HighspeedCMOS),T表示和TTL直接兼容。第第2章章 组合逻辑电路组合逻辑电路 74AC和74ACT:先进CMOS(AdvancedCMOS)。74AHC和74AHCT:先进高速CMOS(AdvancedHighspeedCMOS)。74系列3.3VCMOS门电路的基本子系列如下：74LVC:低压CMOS(LowvoltageCMOS)
5、。74ALVC:先 进 低 压 CMOS(Advanced LowvoltageCMOS)。第第2章章 组合逻辑电路组合逻辑电路 2.1.3数字集成电路的品种类型每个系列的数字集成电路都有很多不同的品种类型,用不同的代码表示,例如:00:4路2输入与非门02:4路2输入或非门08:4路2输入与门10:3路3输入与非门20:双路4输入与非门27:3路3输入或非门32:4路2输入或门86:4路2输入异或门第第2章章 组合逻辑电路组合逻辑电路 具有相同品种类型代码的逻辑电路,不管属于哪个系列,它们的逻辑功能相同,引脚也兼容。例如,7400,74LS00,74ALS00,74HC00,74AHC00都
6、是引脚兼容的4路2输入与非门封装,引脚排列和逻辑图如图21所示。第第2章章 组合逻辑电路组合逻辑电路 图214路2输入与非门引脚排列和逻辑图第第2章章 组合逻辑电路组合逻辑电路 2.1.4数字集成电路的性能参数和使用1.数字集成电路的性能参数数字集成电路的性能参数主要包括：直流电源电压、输入/输出逻辑电平、扇出系数、传输延时、功耗等。第第2章章 组合逻辑电路组合逻辑电路 1)直流电源电压UCC一般TTL电路的直流电源电压为5V,最低4.5V,最高5.5V。CMOS电路的直流电源电压有5V和3.3V两种。CMOS电路的一个优点是电源电压的变化范围比TTL电路大,如5VCMOS电路当其电源电压在2
7、6V范围内时能正常工作,3.3VCMOS电路当其电源电压在23.6V范围内时能正常工作。第第2章章 组合逻辑电路组合逻辑电路 2)输入/输出逻辑电平数字集成电路有如下四个不同的输入/输出逻辑电平参数:低电平输入电压UIL:能被输入端确认为低电平的电压范围。高电平输入电压UIH:能被输入端确认为高电平的电压范围。低电平输出电压UOL:正常工作时低电平输出的电压范围。高电平输出电压UOH:正常工作时高电平输出的电压范围。第第2章章 组合逻辑电路组合逻辑电路 图22和图23分别给出了TTL电路和CMOS电路的输入/输出逻辑电平。当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可能把它当
8、作0,也可能把它当作1，而当逻辑电路因所接负载过多等原因不能正常工作时,高电平输出可能低于UOH(min),低电平输出可能高于UOL(max)。第第2章章 组合逻辑电路组合逻辑电路 图22标准TTL电路的输入/输出逻辑电平第第2章章 组合逻辑电路组合逻辑电路 3)扇出系数扇出系数指在正常工作范围内,一个门电路的输出端能够连接同一系列门电路输入端的最大数目。扇出系数越大,门电路的带负载能力就越强。一般来说,CMOS电路的扇出系数比较高。计算公式为扇出系数=第第2章章 组合逻辑电路组合逻辑电路 图23CMOS电路的输入/输出逻辑电平(a)5VCMOS电路;(b)3.3VCMOS电路第第2章章 组合
9、逻辑电路组合逻辑电路 其中,IOH为高电平输出电流;IIH为高电平输入电流;IOL为低电平输出电流;IIL为低电平输入电流。例如,从74LS00与非门的参数表中可以查到,IOH=0.4mA,IIH=20A,IOL=8mA,IIL=0.4mA,因此:扇出系数=这说明一个74LS00与非门的输出端能够连接74LS系列门电路（不一定是与非门）最多20个的输入端,如图24所示。第第2章章 组合逻辑电路组合逻辑电路 图2474LS系列门电路的扇出系数和带负载能力(a)低电平输出时;(b)高电平输出时第第2章章 组合逻辑电路组合逻辑电路 4)传输延时tP传输延时tP指输入变化引起输出变化所需的时间,它是衡
10、量逻辑电路工作速度的重要指标。传输延时越短,工作速度越快,工作频率越高。tPHL指输出由高电平变为低电平时,输入脉冲的指定参考点（一般为中点）到输出脉冲的相应指定参考点的时间。tPLH指输出由低电平变为高电平时,输入脉冲的指定参考点到输出脉冲的相应指定参考点的时间。标准TTL系列门电路典型的传输延时为11ns;高速TTL系列门电路典型的传输延时为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC系列CMOS门电路的传输延时为5ns;ALVC系列CMOS门电路的传输延时为3ns。第第2章章 组合逻辑电路组合逻辑电路 5)功耗PD逻辑电路的功耗PD定义为直流电源电压和电源平均电流的乘积。
11、一般情况下,门电路输出为低电平时的电源电流ICCL比门电路输出为高电平时的电源电流ICCH大。CMOS电路的功耗较低,而且与工作频率有关(频率越高功耗越大)；TTL电路的功耗较高,基本与工作频率无关。第第2章章 组合逻辑电路组合逻辑电路 2.数字集成电路的使用1)类型选择设计一个复杂的数字系统时,往往需要用到大量的门电路。应根据各个部分的性能要求选择合适的门电路,以使系统达到经济、稳定、可靠且性能优良。在优先考虑功耗,对速度要求不高的情况下,可选用CMOS电路；当要求很高速度时,可选用ECL电路；由于TTL电路速度较高、功耗适中、使用普遍,所以在无特殊要求的情况下,可选用TTL电路。表22给出
12、了常用的TTL、ECL、CMOS电路的主要性能参数比较。第第2章章 组合逻辑电路组合逻辑电路 表22常用系列门电路主要性能参数比较TTLECLCMOS功耗中大小传输延时中小大抗干扰能力中弱强系列参数第第2章章 组合逻辑电路组合逻辑电路 2)TTL门电路和CMOS门电路的连接我们知道,TTL门电路和CMOS门电路是两种不同类型的电路,它们的参数并不完全相同。因此,在一个数字系统中,如果同时使用TTL门电路和CMOS门电路,为了保证系统能够正常工作,必须考虑两者之间的连接问题,以满足下列条件:第第2章章 组合逻辑电路组合逻辑电路 驱动门负载门UOH(min)UIH(min)UOL(max)IIHI
13、OLIIL第第2章章 组合逻辑电路组合逻辑电路 如果不满足上面条件,必须增加接口电路。常用的方法有增加上拉电阻、采用专用接口电路、驱动门并接等。例如,若不满足UOH(驱动门)UIH(负载门),则可在驱动门的输出端接上上拉电阻,如图25所示。第第2章章 组合逻辑电路组合逻辑电路 图25 TTL驱动门与CMOS 负载门的连接第第2章章 组合逻辑电路组合逻辑电路 2.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 2.2.1组合逻辑电路的特点逻辑电路可以分为两大类:组合逻辑电路和时序逻辑电路。组合逻辑电路是比较简单的一类逻辑电路,它具有以下特点:(1)从电路结构上看,不存在反馈,不包含记忆元件
14、。(2)从逻辑功能上看,任一时刻的输出仅仅与该时刻的输入有关,与该时刻之前电路的状态无关。组合逻辑电路的特点可用框图26表示。第第2章章 组合逻辑电路组合逻辑电路 图26组合逻辑电路框图第第2章章 组合逻辑电路组合逻辑电路 输入/输出表达式描述为y1=F1(x1,x2,xm)y2=F2(x1,x2,xm)yn=Fn(x1,x2,xm)第第2章章 组合逻辑电路组合逻辑电路 2.2.2组合逻辑电路的分析1.不变输入情况下组合逻辑电路的分析分析组合逻辑电路一般是根据给出的逻辑电路图,通过分析总结出它的逻辑功能。当输入不变时,具体的步骤通常如下:（1）根据逻辑电路图,写出逻辑表达式。（2）利用所得到的
15、逻辑表达式,列出真值表，画出卡诺图。（3）总结出电路的逻辑功能。第第2章章 组合逻辑电路组合逻辑电路 表23函数Z的真值表ABCZ00000101001110010111011100010111第第2章章 组合逻辑电路组合逻辑电路 【例2.1】分析图27所示的逻辑电路。解:从逻辑图可以写出如下的逻辑表达式:利用上面的逻辑表达式,列出表23所示的真值表和画出图28所示的卡诺图。从真值表可以看出,当输入变量A、B、C中有两个或两个以上为1时,输出Z为1,否则,输出Z为0。此电路是一个多数表决电路。第第2章章 组合逻辑电路组合逻辑电路 图27电路的逻辑图图28函数Z的卡诺图第第2章章 组合逻辑电路组
16、合逻辑电路 2.脉冲输入情况下组合逻辑电路的分析在脉冲输入的情况下,组合逻辑电路的工作和不变输入时是一样的,即任一时刻电路的输出只与该时刻电路的输入有关,与其他时刻的输入无关。在脉冲输入的情况下,不同时刻电路的输入不同时,对应的输出也可能不同。对电路进行分析时,首先要将输入分成不同的时段(在每个时段里,输入的组合是不变的),再确定出每个时段电路的输出,用波形图表示电路输出和输入之间对应的逻辑关系。第第2章章 组合逻辑电路组合逻辑电路 【例2.2】画出图29(a)所示逻辑电路的输出波形。电路的输入波形如图29(b)所示。解:逐个画出各个门电路输出的波形,最后画出逻辑电路的输出波形,如图29(c)
17、所示。第第2章章 组合逻辑电路组合逻辑电路 图29例2.2的波形图第第2章章 组合逻辑电路组合逻辑电路 【例2.3】画出图210(a)所示逻辑电路的输出波形。电路的输入波形如图210(b)所示。解:从图210(a)可以写出电路输出的逻辑表达式如下:从表达式可以得到,当A、B、C同时为0或D为1时,输出Z为1,否则,Z为0。逻辑电路的输出波形如图210(c)所示。第第2章章 组合逻辑电路组合逻辑电路 图210例2.3的波形图第第2章章 组合逻辑电路组合逻辑电路 2.2.3组合逻辑电路的设计设计组合逻辑电路,就是要根据给定的逻辑功能要求,求出逻辑函数表达式,然后用逻辑器件去实现所得逻辑函数。实现组
18、合逻辑电路所用的逻辑器件可分为三大类:基本门电路、MSI组合逻辑模块、可编程器件。本节中只介绍使用基本门电路设计、实现组合逻辑电路的方法和步骤,用MSI组合逻辑模块实现组合逻辑电路的方法在第三章中介绍,用可编程器件实现组合逻辑电路的方法将在第六章中介绍。第第2章章 组合逻辑电路组合逻辑电路 1.用基本门电路设计组合逻辑电路的一般步骤用基本门电路设计和实现组合逻辑电路的一般步骤如下:（1）分析逻辑功能要求,确定输入/输出变量。（2）列出真值表。（3）用逻辑代数公式或卡诺图求逻辑函数的最简表达式。（4）用基本门电路实现所得函数。第第2章章 组合逻辑电路组合逻辑电路 【例2.4】设计一个有三个输入、
19、一个输出的组合逻辑电路,输入为二进制数。当输入二进制数能被3整除时,输出为1,否则,输出为0。解:设输入变量为A、B、C,输出变量为Z。根据逻辑功能要求,列出的电路的真值表如表24所示,画出的卡诺图如图211所示。由卡诺图得到的输出Z的表达式如下:根据上面表达式可以得到图212(a)和图212(b)的两种不同实现。第第2章章 组合逻辑电路组合逻辑电路 图211函数Z的卡诺图第第2章章 组合逻辑电路组合逻辑电路 表24电路的真值表ABCZ00000101001110010111011110010010第第2章章 组合逻辑电路组合逻辑电路 图212例2.4的逻辑图第第2章章 组合逻辑电路组合逻辑电
20、路 2.用与非门设计组合逻辑电路我们知道,与、或、非是最基本的三种逻辑运算,任何一个逻辑函数都可以用这三种运算的组合来表示。也就是说,任何一个逻辑函数都可以用与门、或门、非门这三种门电路来实现。利用与非门,通过简单的连接转换,可以很容易地构造出与门、或门和非门,如图213所示。因此,任何一个逻辑函数都可以用与非门来实现,由于这一原因,与非门获得了广泛的应用。第第2章章 组合逻辑电路组合逻辑电路 图213用与非门构造与门、或门和非门第第2章章 组合逻辑电路组合逻辑电路 用与非门设计、实现组合逻辑电路时,可以根据求得的函数最简与或表达式,先画出用与门、或门和非门实现的电路,然后再用与非门去替代。而
21、常用的做法是将最简与或表达式转换为与非与非表达式,直接用与非门去实现逻辑电路。用与非门设计和实现组合逻辑电路的一般步骤如下:第第2章章 组合逻辑电路组合逻辑电路 （1）分析逻辑功能要求,确定输入/输出变量。（2）列出真值表。（3）用逻辑代数公式或卡诺图求出逻辑函数的最简与或表达式。（4）通过两次求反,利用摩根定律将最简与或表达式转换为与非与非表达式。（5）用与非门实现所得函数。第第2章章 组合逻辑电路组合逻辑电路 图214卡诺图第第2章章 组合逻辑电路组合逻辑电路 【例2.5】设计一个组合逻辑电路,输入是四位二进制数ABCD,当输入大于等于9而小于等于14时输出Z为1,否则输出Z为0。用与非门
22、实现电路。解:本电路有四个输入变量A、B、C、D和一个输出变量Z。根据逻辑功能的要求,可以列出如表25所示的真值表,再画出如图214所示的卡诺图。由卡诺图可以得到输出Z的最简与或表达式为第第2章章 组合逻辑电路组合逻辑电路 表25例2.5题的真值表第第2章章 组合逻辑电路组合逻辑电路 转换为与非与非表达式:根据上面与非与非表达式可以画出仅用与非门实现的逻辑图,如图215所示。第第2章章 组合逻辑电路组合逻辑电路 图215例2.5的逻辑图第第2章章 组合逻辑电路组合逻辑电路 3.用或非门设计组合逻辑电路同与非门一样,利用或非门,通过简单的连接转换,也可以很容易地构造出与门、或门和非门,如图216
23、所示。因此,任何一个逻辑函数也都可以用或非门来实现。第第2章章 组合逻辑电路组合逻辑电路 图216用或非门构造与门、或门和非门第第2章章 组合逻辑电路组合逻辑电路 用或非门设计和实现组合逻辑电路的一般步骤如下:（1）分析逻辑功能要求,确定输入/输出变量。（2）列出真值表。（3）用逻辑代数公式或卡诺图求出逻辑函数的最简或与表达式。（4）通过两次求反,利用摩根定律将最简或与表达式转换为或非或非表达式。（5）用或非门实现所得函数。第第2章章 组合逻辑电路组合逻辑电路 表26例2.6题的真值表第第2章章 组合逻辑电路组合逻辑电路 【例2.6】一组合逻辑电路的真值表如表26所示,用或非门实现该电路。转换
24、为或非或非表达式:根据上面或非或非表达式可以画出仅用或非门实现的逻辑图,如图218所示。第第2章章 组合逻辑电路组合逻辑电路 图217卡诺图第第2章章 组合逻辑电路组合逻辑电路 图218例2.6的逻辑图第第2章章 组合逻辑电路组合逻辑电路 2.3 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险冒险1.竞争与冒险在2.2节中介绍的组合逻辑电路的分析和设计,是基于稳定状态这一前提的。所谓稳定状态,是指输入变量不发生变化,输出变量也不会发生变化的情况。但是,当输入变量发生变化时,电路可能会得到错误的结果。现在让我们分析一下图219所示的组合逻辑电路。第第2章章 组合逻辑电路组合逻辑电路 图219示例
25、电路第第2章章 组合逻辑电路组合逻辑电路 从图中可以得到:当B和C保持为1不变时,由上式得到,即此时输出应该恒定为1,与输入A无关。而实际情形为,如果A不变,则无论A是0还是1,输出都为1；如果A发生变化,则输出不一定恒为1。第第2章章 组合逻辑电路组合逻辑电路 再看一下具体电路:当B=C=1,A=0时,与非门G2的输出为1,G1的输出为1,G3的输出为0,因此，G4的输出为1。当B=C=1,A=1时,G1输出为0,G2输出为0,G3输出为1,G4输出也为1。第第2章章 组合逻辑电路组合逻辑电路 当B=C=1,A由0变为1时,将使G1和G2的输出由1变为0,G3输出则由0变为1。G1和G2输出
26、的变化比A的变化延迟tp,G3输出的变化比A的变化延迟2tp。因此,G2的输出先变为0而G3的输出后变为1。这样,在G2的输出变化之前,G2输出为1,G3输出为0；当G2的输出已经变化而G3的输出还没有变化时,G2、G3的输出同时为0；在G3的输出变化之后,G2输出为0,G3输出为1。可见,任何时刻，G4最少有一个输入为0,因此,其输出Z一直保持为1。第第2章章 组合逻辑电路组合逻辑电路 当B=C=1,A由1变为0时,将使G1和G2的输出由0变为1,G3输出则由1变为0。G1和G2输出的变化比A的变化延迟tp,G3输出的变化比A的变化延迟2tp。因此,G2的输出先变为1而G3的输出后变为0。这
27、样,在G2的输出变化之前,G2输出为0,G3输出为1；当G2的输出已经变化而G3的输出还没变化时,G2、G3的输出同时为1；在G3的输出变化之后,G2输出为1,G3输出为0。由此可见,在G2的输出已经变化而G3的输出还没变化这段时间里,由于G2、G3的输出同时为1,使G4的两个输入同时为1,此时会在G4的输出产生一个短暂的0脉冲。第第2章章 组合逻辑电路组合逻辑电路 在组合逻辑电路中,当输入信号变化时,由于所经路径不同,产生延时不同,导致的其后某个门电路的两个输入端发生有先有后的变化,称为竞争。由于竞争而使电路的输出端产生尖峰脉冲,从而导致后级电路产生错误动作的现象称为冒险。产生0尖峰脉冲的称
28、为0型冒险,产生1尖峰脉冲的称为1型冒险。第第2章章 组合逻辑电路组合逻辑电路 2.竞争-冒险的判断判断一个组合逻辑电路是否存在竞争-冒险有两种常用的方法:代数法和卡诺图法。1)代数法在一个组合逻辑电路中,如果某个门电路的输出表达式在一定条件下简化为或的形式,而式中的A和是变量A经过不同传输途径来的,则该电路存在竞争-冒险现象。 存在0型冒险存在1型冒险第第2章章 组合逻辑电路组合逻辑电路 【例2.7】判断图220所示的逻辑电路是否存在冒险。解:从逻辑图可以写出如下逻辑表达式:从表达式可以看出,当B=0、C=D=1时,。因此,该电路存在0型冒险。第第2章章 组合逻辑电路组合逻辑电路 图220例
29、2.7的逻辑图第第2章章 组合逻辑电路组合逻辑电路 图221例2.8的逻辑图第第2章章 组合逻辑电路组合逻辑电路 【例2.8】判断图221所示的逻辑电路是否存在冒险。解:从逻辑图可以写出如下逻辑表达式:从表达式可以得到,当B=1、C=0时,。因此,该电路存在1型冒险。第第2章章 组合逻辑电路组合逻辑电路 2)卡诺图法如果逻辑函数对应的卡诺图中存在相切的圈,而相切的两个方格又没有同时被另一个圈包含,则当变量组合在相切方格之间变化时,存在竞争-冒险现象。第第2章章 组合逻辑电路组合逻辑电路 【例2.9】判断实现逻辑表达式的电路是否存在冒险。解:画出Z的卡诺图如图222所示。从卡诺图中可以看出：1号
30、圈中编号1的方格和2号圈中编号5的方格相切而且没有同时被另一个圈包含；另外,1号圈中编号3的方格和3号圈中编号11的方格相切而且也没有同时被另一个圈包含。因此,当变量组合在编号1方格和编号5方格之间变化或在编号3方格和编号11方格之间变化时,存在冒险现象。两种情况对应的变量组合如下:第第2章章 组合逻辑电路组合逻辑电路 在编号1方格和编号5方格中,A=0、C=0、D=1、B变化。在编号3方格和编号11方格中,B=0、C=1、D=1、A变化。用与非门实现的电路逻辑图如图223所示。第第2章章 组合逻辑电路组合逻辑电路 图222Z的卡诺图第第2章章 组合逻辑电路组合逻辑电路 图223例2.9的逻辑
31、图第第2章章 组合逻辑电路组合逻辑电路 3.竞争-冒险现象的消除方法消除组合逻辑电路中竞争-冒险现象的常用方法有:滤波法、脉冲选通法和修改设计法。1)滤波法滤波法是在门电路的输出端接上一个滤波电容,将尖峰脉冲的幅度削减至门电路的阈值电压以下,如图224所示。由于竞争-冒险产生的尖峰脉冲很窄,所以通常接一个大约几百皮法的小电容即可。这种方法很简单,但会使波形变坏。第第2章章 组合逻辑电路组合逻辑电路 图2-24用滤波电容消除竞争冒险现象第第2章章 组合逻辑电路组合逻辑电路 2)脉冲选通法脉冲选通法是在电路中加入一个选通脉冲,在确定电路进入稳定状态后,才让电路输出选通,否则封锁电路输出,如图225
32、所示。第第2章章 组合逻辑电路组合逻辑电路 图225用选通脉冲消除竞争冒险现象第第2章章 组合逻辑电路组合逻辑电路 图226用增加冗余项消除竞争冒险现象第第2章章 组合逻辑电路组合逻辑电路 3)修改设计法（1）代数法。如前面图219的分析所示,对于逻辑表达式,当B=C=1时,存在竞争-冒险现象。利用逻辑代数公式,可以增加冗余项BC,使,图226是按照增加冗余项后的逻辑表达式实现的电路。当B=C=1时,由于G5的输出保持为0,因此,即使A发生变化,G4的输出亦恒定为1。第第2章章 组合逻辑电路组合逻辑电路 图227例2.10的卡诺图第第2章章 组合逻辑电路组合逻辑电路 （2）卡诺图法。我们知道,当逻辑函数对应的卡诺图中存在相切的圈,而相切的两个方格又没有同时被另一个圈包含,则当变量组合在相切方格之间变化时,存在竞争-冒险现象。因而，通过增加由这两个相切方格组成的圈,就可以消除竞争-冒险现象。第第2章章 组合逻辑电路组合逻辑电路 【例2.10】修改图223所示的电路,消除竞争-冒险现象。解:从卡诺图222可以看出,要消除竞争-冒险现象,需要增加由编号1方格和编号5方格组成的圈以及由编号3方格和编号11方格组成的圈,如图227所示。这样,得到的表达式如下:第第2章章 组合逻辑电路组合逻辑电路 图228例2.10的逻辑图
