《《集成电路中元器》PPT课件》由会员分享，可在线阅读，更多相关《《集成电路中元器》PPT课件（25页珍藏版）》请在金锄头文库上搜索。
1、第三章第三章 集成电路中元器件集成电路中元器件主要内容主要内容 集成集成电容电容 集成电阻集成电阻 连线连线一、集成电容一、集成电容概概 念念n n 集成电容是二端元件，在集成电路中用于相位补集成电容是二端元件，在集成电路中用于相位补集成电容是二端元件，在集成电路中用于相位补集成电容是二端元件，在集成电路中用于相位补偿、电源滤波、信号滤波、开关电容网络等，是偿、电源滤波、信号滤波、开关电容网络等，是偿、电源滤波、信号滤波、开关电容网络等，是偿、电源滤波、信号滤波、开关电容网络等，是最基本的无源元件之一；最基本的无源元件之一；最基本的无源元件之一；最基本的无源元件之一；n n 集成电路中，除了专
2、门制作的电容外，还存在许集成电路中，除了专门制作的电容外，还存在许集成电路中，除了专门制作的电容外，还存在许集成电路中，除了专门制作的电容外，还存在许多极间电容和寄生电容。这些电容将使功耗增大，多极间电容和寄生电容。这些电容将使功耗增大，多极间电容和寄生电容。这些电容将使功耗增大，多极间电容和寄生电容。这些电容将使功耗增大，信号延迟，贷款变窄，运算误差增大，甚至产生信号延迟，贷款变窄，运算误差增大，甚至产生信号延迟，贷款变窄，运算误差增大，甚至产生信号延迟，贷款变窄，运算误差增大，甚至产生自激；自激；自激；自激；n n 设计时必须充分考虑电容的因素。设计时必须充分考虑电容的因素。设计时必须充分
3、考虑电容的因素。设计时必须充分考虑电容的因素。1. 多晶硅多晶硅扩散区电容扩散区电容 该电容制作在扩散区，其上极板是第一层多该电容制作在扩散区，其上极板是第一层多该电容制作在扩散区，其上极板是第一层多该电容制作在扩散区，其上极板是第一层多晶硅，下极板是扩散区，中间层的介质是氧化层。晶硅，下极板是扩散区，中间层的介质是氧化层。晶硅，下极板是扩散区，中间层的介质是氧化层。晶硅，下极板是扩散区，中间层的介质是氧化层。 C CABAB=C=COXOX*W*L=*W*L=CoCox xA AG G式中，式中，式中，式中，C Coxox是单位氧化层电容，是单位氧化层电容，是单位氧化层电容，是单位氧化层电容
4、，A AG G是电容面积。是电容面积。是电容面积。是电容面积。n n 举例：若要获得举例：若要获得举例：若要获得举例：若要获得34.6pF34.6pF的电容，需要多大面积电的电容，需要多大面积电的电容，需要多大面积电的电容，需要多大面积电容。假设容。假设容。假设容。假设t toxox=100nm=100nm。nCox=(8.854x10-12x3.9 F/m)/100x10-3um =(8.854x3.9*10-6 pF/um)/100x10-3um =3.46 *10-4pF/um2 AG= 34.6/3.46*10-4=105um2 需要硅片面积为需要硅片面积为105um2，面积很大，在集
5、成，面积很大，在集成电路中要尽量避免制作大电容。电路中要尽量避免制作大电容。 这类电容具有较好的线性特性。这类电容具有较好的线性特性。2. 多晶硅多晶硅多晶硅电容多晶硅电容 该电容制作在场区上，其两个电极分别该电容制作在场区上，其两个电极分别是两层多晶硅，中间的介质为氧化层。此是两层多晶硅，中间的介质为氧化层。此类电容的线性特性较好，该电容的典型值类电容的线性特性较好，该电容的典型值为为0.7fF/um2。3. MOS电容电容栅极与沟道之间的电容栅极与沟道之间的电容Cch 这种电容结构与这种电容结构与这种电容结构与这种电容结构与MOSMOS管一样，当栅极加上电压形管一样，当栅极加上电压形管一样
6、，当栅极加上电压形管一样，当栅极加上电压形成沟道时电容就存在了，其一个极板是栅极，另一个成沟道时电容就存在了，其一个极板是栅极，另一个成沟道时电容就存在了，其一个极板是栅极，另一个成沟道时电容就存在了，其一个极板是栅极，另一个极板为沟道，沟道这一极由源极与漏极短接而引出。极板为沟道，沟道这一极由源极与漏极短接而引出。极板为沟道，沟道这一极由源极与漏极短接而引出。极板为沟道，沟道这一极由源极与漏极短接而引出。 这种电容具有单位面积的最大电容，实际上还存这种电容具有单位面积的最大电容，实际上还存这种电容具有单位面积的最大电容，实际上还存这种电容具有单位面积的最大电容，实际上还存在沟道电阻问题。为减
7、小沟道电阻，当在沟道电阻问题。为减小沟道电阻，当在沟道电阻问题。为减小沟道电阻，当在沟道电阻问题。为减小沟道电阻，当L L较大时，可较大时，可较大时，可较大时，可将栅极做成将栅极做成将栅极做成将栅极做成梳状形式梳状形式梳状形式梳状形式。 MOSMOS电容是非线性电容，主要用于电源滤波电路。电容是非线性电容，主要用于电源滤波电路。电容是非线性电容，主要用于电源滤波电路。电容是非线性电容，主要用于电源滤波电路。4. “夹心夹心”电容电容 总电容值总电容值C=C1+C2+C3+C4该电容是一种线性电容，其底板寄生电容约为：该电容是一种线性电容，其底板寄生电容约为：Cp（50%60%）C5. MOS管
8、的极间电容和寄生电容管的极间电容和寄生电容 MOSMOS管的极间电容存在于管的极间电容存在于管的极间电容存在于管的极间电容存在于4 4个端子中的任意两端之间，这些个端子中的任意两端之间，这些个端子中的任意两端之间，这些个端子中的任意两端之间，这些电容的存在影响了器件和电路的高频交流特性。包括：电容的存在影响了器件和电路的高频交流特性。包括：电容的存在影响了器件和电路的高频交流特性。包括：电容的存在影响了器件和电路的高频交流特性。包括： 1. 1. 栅极和沟道之间的氧化层电容栅极和沟道之间的氧化层电容栅极和沟道之间的氧化层电容栅极和沟道之间的氧化层电容C=C=CoxACoxA 2. 2. 衬底和
9、沟道之间的耗尽层电容衬底和沟道之间的耗尽层电容衬底和沟道之间的耗尽层电容衬底和沟道之间的耗尽层电容CgbCgb 3. 3. 多晶硅与源、漏之间交叠而形成的电容多晶硅与源、漏之间交叠而形成的电容多晶硅与源、漏之间交叠而形成的电容多晶硅与源、漏之间交叠而形成的电容CgdCgd、CgsCgs 4. 4. 源、漏与衬底之间的结电容源、漏与衬底之间的结电容源、漏与衬底之间的结电容源、漏与衬底之间的结电容CsbCsb、CdbCdb二、集成电阻二、集成电阻概概 念念n n 电阻是二端元件，是最基本的无源元件之电阻是二端元件，是最基本的无源元件之一；一；n n 在数字集成电路中可作为输入、输出静电在数字集成电
10、路中可作为输入、输出静电保护电路，在模拟集成电路中则用处更多。保护电路，在模拟集成电路中则用处更多。1. 方块电阻的概念方块电阻的概念 一块薄层矩形均匀导电材料的电阻为：一块薄层矩形均匀导电材料的电阻为：一块薄层矩形均匀导电材料的电阻为：一块薄层矩形均匀导电材料的电阻为： 当材料和薄层厚度一定，则方块电阻就确定了，设计者当材料和薄层厚度一定，则方块电阻就确定了，设计者当材料和薄层厚度一定，则方块电阻就确定了，设计者当材料和薄层厚度一定，则方块电阻就确定了，设计者只需要根据方块电阻值，只需要根据方块电阻值，只需要根据方块电阻值，只需要根据方块电阻值，通过改变长度与宽度之比，控制电通过改变长度与宽
11、度之比，控制电通过改变长度与宽度之比，控制电通过改变长度与宽度之比，控制电阻值的大小。阻值的大小。阻值的大小。阻值的大小。常用材料的方块阻值常用材料的方块阻值2. 多晶硅电阻多晶硅电阻 多晶硅电阻做在电场上，其方块多晶硅电阻做在电场上，其方块多晶硅电阻做在电场上，其方块多晶硅电阻做在电场上，其方块电阻较大。如果在做电阻的多晶硅电阻较大。如果在做电阻的多晶硅电阻较大。如果在做电阻的多晶硅电阻较大。如果在做电阻的多晶硅处不掺入杂质，使其方块阻值更大，处不掺入杂质，使其方块阻值更大，处不掺入杂质，使其方块阻值更大，处不掺入杂质，使其方块阻值更大，则可制作阻值很大的电阻。则可制作阻值很大的电阻。则可制
12、作阻值很大的电阻。则可制作阻值很大的电阻。3. N-P阱电阻阱电阻 阱是低掺杂，方块阻值较大，因阱是低掺杂，方块阻值较大，因阱是低掺杂，方块阻值较大，因阱是低掺杂，方块阻值较大，因此大阻值的电阻可用阱来做。此大阻值的电阻可用阱来做。此大阻值的电阻可用阱来做。此大阻值的电阻可用阱来做。 阱的方块阻值典型值是：阱的方块阻值典型值是：阱的方块阻值典型值是：阱的方块阻值典型值是： 4. MOS管电阻管电阻n n 工作在可变电阻区的工作在可变电阻区的工作在可变电阻区的工作在可变电阻区的MOSMOS管可作为电阻，该电阻与管可作为电阻，该电阻与管可作为电阻，该电阻与管可作为电阻，该电阻与VgsVgs的关系如
13、下式：的关系如下式：的关系如下式：的关系如下式： 5. 导线电阻导线电阻n n 多晶硅导线和扩散区导线，都可作为导线电阻。多晶硅导线和扩散区导线，都可作为导线电阻。多晶硅导线和扩散区导线，都可作为导线电阻。多晶硅导线和扩散区导线，都可作为导线电阻。 6. 拐弯电阻计算拐弯电阻计算三、连线三、连线概概 念念n n 元件与元件之间必须通过元件与元件之间必须通过“连线连线”才构成才构成电路。理想的连线在实现连线的功能时，电路。理想的连线在实现连线的功能时，不应带来额外的寄生效应；不应带来额外的寄生效应；n n 在集成电路中，用于连线的有：金属、扩在集成电路中，用于连线的有：金属、扩散区、多晶硅等。散
14、区、多晶硅等。n n上图为连线的寄生模型，图中上图为连线的寄生模型，图中上图为连线的寄生模型，图中上图为连线的寄生模型，图中R R为串联寄生电阻，为串联寄生电阻，为串联寄生电阻，为串联寄生电阻，C C为并为并为并为并联寄生电容。连线越长，寄生参数也越大联寄生电容。连线越长，寄生参数也越大联寄生电容。连线越长，寄生参数也越大联寄生电容。连线越长，寄生参数也越大n n 对于不同材料的连线，其串联寄生电阻大小也有所不同。对于不同材料的连线，其串联寄生电阻大小也有所不同。对于不同材料的连线，其串联寄生电阻大小也有所不同。对于不同材料的连线，其串联寄生电阻大小也有所不同。对应不同材料连线的方块电阻分别为
15、：对应不同材料连线的方块电阻分别为：对应不同材料连线的方块电阻分别为：对应不同材料连线的方块电阻分别为： 连线上的寄生参数将对电路性能产生影响，如：连线上的寄生参数将对电路性能产生影响，如：连线上的寄生参数将对电路性能产生影响，如：连线上的寄生参数将对电路性能产生影响，如：n n电源线上的寄生电阻会带来电源线上的寄生电阻会带来电源线上的寄生电阻会带来电源线上的寄生电阻会带来电源电压的衰减电源电压的衰减电源电压的衰减电源电压的衰减；n n信号线上的寄生电阻和寄生电容将带来信号线上的寄生电阻和寄生电容将带来信号线上的寄生电阻和寄生电容将带来信号线上的寄生电阻和寄生电容将带来信号延迟信号延迟信号延迟
16、信号延迟；n n导线互相平行或不同层导线交叉时，将带来导线互相平行或不同层导线交叉时，将带来导线互相平行或不同层导线交叉时，将带来导线互相平行或不同层导线交叉时，将带来相互串相互串相互串相互串扰。扰。扰。扰。课后作业课后作业1. 已知某材料的方块电阻为已知某材料的方块电阻为50/ /口，电阻尺寸如下图所示，求口，电阻尺寸如下图所示，求该电阻的阻值。该电阻的阻值。2. 已知多晶硅的方块阻已知多晶硅的方块阻值为值为30 /口，金属的口，金属的方块阻值为方块阻值为80 /口，口，两种材料电阻的尺寸分两种材料电阻的尺寸分别如右图所示，试求这别如右图所示，试求这两种材料的平均电阻率两种材料的平均电阻率之比。之比。3. 已知材料的方块阻值为已知材料的方块阻值为30 /口，其宽度口，其宽度W=1um，若要得到，若要得到R=1k ，试问材料的长度，试问材料的长度L=？4. 利用利用2um*6um的多晶硅覆盖在的多晶硅覆盖在4um*12um氧化层的正中间构氧化层的正中间构成一个多晶硅成一个多晶硅-扩散层集成电容扩散层集成电容C，如下图所示，已知，如下图所示，已知Cox=3.46*10-11pF/um2，试估算该电容，试估算该电容C的容量。的容量。
