《时序逻辑电路的设计方案方法教学》由会员分享，可在线阅读，更多相关《时序逻辑电路的设计方案方法教学（28页珍藏版）》请在金锄头文库上搜索。
1、第四节 时序逻辑电路的设计方法第四节第四节 时序逻辑电路的设计方法时序逻辑电路的设计方法v 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法v 时序逻辑电路的自启动设计时序逻辑电路的自启动设计v 异步时序逻辑电路的设计方法异步时序逻辑电路的设计方法下页下页 总目录总目录推出推出1第四节 时序逻辑电路的设计方法返回返回一、同步时序逻辑电路的设计方法设计步骤：设计步骤：设计步骤：设计步骤：1. 1. 逻辑抽象，得出电路的状态转换图或状态转换表。逻辑抽象，得出电路的状态转换图或状态转换表。逻辑抽象，得出电路的状态转换图或状态转换表。逻辑抽象，得出电路的状态转换图或状态转换表。2. 2. 状态化简
2、。状态化简。状态化简。状态化简。3. 3. 状态分配（状态编码）。状态分配（状态编码）。状态分配（状态编码）。状态分配（状态编码）。4. 4. 选定触发器类型，求出电路的状态方程、选定触发器类型，求出电路的状态方程、选定触发器类型，求出电路的状态方程、选定触发器类型，求出电路的状态方程、 驱动方程和输出方程。驱动方程和输出方程。驱动方程和输出方程。驱动方程和输出方程。5. 5. 根据得到的方程式画出逻辑图。根据得到的方程式画出逻辑图。根据得到的方程式画出逻辑图。根据得到的方程式画出逻辑图。6. 6. 检查设计的电路能否自启动。检查设计的电路能否自启动。检查设计的电路能否自启动。检查设计的电路能
3、否自启动。下页下页上页上页2第四节 时序逻辑电路的设计方法下页下页返回返回上页上页 例例例例6.4.16.4.1设计一个带有进位输出的十三进制计数器。设计一个带有进位输出的十三进制计数器。设计一个带有进位输出的十三进制计数器。设计一个带有进位输出的十三进制计数器。 例例例例6.4.16.4.1的状态转换图的状态转换图的状态转换图的状态转换图状态抽象状态抽象状态抽象状态抽象无输入信号，有一个进位信号输出用无输入信号，有一个进位信号输出用无输入信号，有一个进位信号输出用无输入信号，有一个进位信号输出用C C表示，表示，表示，表示，1313个有效状态，个有效状态，个有效状态，个有效状态，不不不不需要
4、状态化简。需要状态化简。需要状态化简。需要状态化简。3第四节 时序逻辑电路的设计方法下页下页返回返回上页上页00000000111110000011110000100011001100110001010101010100000000000000100 1 2 3 4 5 6 7 8 9 1011120 等效等效十进制数十进制数进位进位输出输出状态变状态变化顺序化顺序状状 态态 编编 码码 例例6.4.1电路的状态转换表电路的状态转换表状态分配：状态分配：状态分配：状态分配：需用需用需用需用4 4个触发器。个触发器。个触发器。个触发器。用用用用 0000 11000000 1100 作为作为作为
5、作为 S S0 0 S S1212 的编码。的编码。的编码。的编码。4第四节 时序逻辑电路的设计方法下页下页返回返回上页上页的卡诺图的卡诺图00010010110010000011110011110010001010101000000111100111105第四节 时序逻辑电路的设计方法下页下页返回返回上页上页0000111000111000001111001111011010000001110000011110011110的卡诺图的卡诺图6第四节 时序逻辑电路的设计方法下页下页返回返回上页上页00100000000000000011110011110的卡诺图的卡诺图7第四节 时序逻辑电路的设
6、计方法下页下页返回返回上页上页根据状态方程求驱动方程根据状态方程求驱动方程根据状态方程求驱动方程根据状态方程求驱动方程8第四节 时序逻辑电路的设计方法下页下页返回返回上页上页根据驱动方程画出逻辑图根据驱动方程画出逻辑图根据驱动方程画出逻辑图根据驱动方程画出逻辑图十进制同步计数器电路十进制同步计数器电路 &19第四节 时序逻辑电路的设计方法下页下页返回返回上页上页 例例例例6.4.26.4.2 设计一个串行数据检测器，对它的要求是：设计一个串行数据检测器，对它的要求是：设计一个串行数据检测器，对它的要求是：设计一个串行数据检测器，对它的要求是： 连续输入连续输入连续输入连续输入3 3个或个或个或
7、个或3 3个以上的个以上的个以上的个以上的1 1时输出为时输出为时输出为时输出为1 1， 其他输入情况下输出为其他输入情况下输出为其他输入情况下输出为其他输入情况下输出为0 0。例例6.4.2的状态转换表的状态转换表解：解：解：解： 取输入数据为输入变量，用取输入数据为输入变量，用取输入数据为输入变量，用取输入数据为输入变量，用 X X 表示。表示。表示。表示。 检测结果为输出变量，用检测结果为输出变量，用检测结果为输出变量，用检测结果为输出变量，用 Y Y 表示。表示。表示。表示。10第四节 时序逻辑电路的设计方法下页下页返回返回上页上页例例6.4.2的状态转换图的状态转换图例例6.4.2的
8、状态转换表的状态转换表11第四节 时序逻辑电路的设计方法下页下页返回返回上页上页S S2 2和和和和S S3 3在同样的输入下有同样的输出，在同样的输入下有同样的输出，在同样的输入下有同样的输出，在同样的输入下有同样的输出，而且转换后得到同样的次态，而且转换后得到同样的次态，而且转换后得到同样的次态，而且转换后得到同样的次态，因此因此因此因此S S2 2和和和和S S3 3是是是是等价状态等价状态等价状态等价状态，可合并为一个。，可合并为一个。，可合并为一个。，可合并为一个。例例6.4.2的状态转换图的状态转换图12第四节 时序逻辑电路的设计方法下页下页返回返回上页上页化简后的例化简后的例6.
9、4.2的状态转换图的状态转换图的卡诺图的卡诺图13第四节 时序逻辑电路的设计方法下页下页返回返回上页上页的卡诺图的卡诺图若选用若选用若选用若选用JKJK触发器，驱动方程为：触发器，驱动方程为：触发器，驱动方程为：触发器，驱动方程为：若选用若选用若选用若选用D D触发器，驱动方程为：触发器，驱动方程为：触发器，驱动方程为：触发器，驱动方程为：输出方程为：输出方程为：输出方程为：输出方程为：由卡诺图得由卡诺图得由卡诺图得由卡诺图得状态方程：状态方程：状态方程：状态方程：14第四节 时序逻辑电路的设计方法下页下页返回返回上页上页选用选用选用选用JKJK触发器的逻辑图触发器的逻辑图触发器的逻辑图触发器
10、的逻辑图例例6.4.2的逻辑图的逻辑图15第四节 时序逻辑电路的设计方法下页下页返回返回上页上页 例例例例6.4.36.4.3 设计一个自动售饮料机的逻辑电路，设计一个自动售饮料机的逻辑电路，设计一个自动售饮料机的逻辑电路，设计一个自动售饮料机的逻辑电路，投币口每次只能投入一枚五角或一元的硬币。投币口每次只能投入一枚五角或一元的硬币。投币口每次只能投入一枚五角或一元的硬币。投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料。投入一元五角硬币后机器自动给出一杯饮料。投入一元五角硬币后机器自动给出一杯饮料。投入一元五角硬币后机器自动给出一杯饮料。投入两元（两个一元）硬币
11、后，投入两元（两个一元）硬币后，投入两元（两个一元）硬币后，投入两元（两个一元）硬币后，给出一杯饮料的同时找回一枚五角硬币。给出一杯饮料的同时找回一枚五角硬币。给出一杯饮料的同时找回一枚五角硬币。给出一杯饮料的同时找回一枚五角硬币。解：解：解：解：取投币信号为输入，给出饮料和找零为输出，取投币信号为输入，给出饮料和找零为输出，取投币信号为输入，给出饮料和找零为输出，取投币信号为输入，给出饮料和找零为输出，投入一枚一元硬币用投入一枚一元硬币用投入一枚一元硬币用投入一枚一元硬币用A A = 1= 1表示，未投入时表示，未投入时表示，未投入时表示，未投入时A A = 0 = 0 ，投入一枚五角硬币用
12、投入一枚五角硬币用投入一枚五角硬币用投入一枚五角硬币用B B = 1= 1表示，未投入时表示，未投入时表示，未投入时表示，未投入时B B = 0 = 0 ，给出饮料时给出饮料时给出饮料时给出饮料时Y Y = 1= 1，不给时不给时不给时不给时Y Y = 0 = 0 ，找回一枚五角硬币时找回一枚五角硬币时找回一枚五角硬币时找回一枚五角硬币时Z Z = 1= 1，不找时不找时不找时不找时Z Z = 0 = 0 。16第四节 时序逻辑电路的设计方法下页下页返回返回上页上页例例6.4.3的状态转换表的状态转换表0000、0101、1010为为为为ABAB的可能取值，的可能取值，的可能取值，的可能取值，
13、1111可作为约束项可作为约束项可作为约束项可作为约束项S S0 0未投币前的状态。未投币前的状态。未投币前的状态。未投币前的状态。S S1 1投入五角硬币后的状态。投入五角硬币后的状态。投入五角硬币后的状态。投入五角硬币后的状态。S S2 2投入一元硬币（一枚一元或两枚五角）后的状态。投入一元硬币（一枚一元或两枚五角）后的状态。投入一元硬币（一枚一元或两枚五角）后的状态。投入一元硬币（一枚一元或两枚五角）后的状态。再投入五角硬币后返回再投入五角硬币后返回再投入五角硬币后返回再投入五角硬币后返回S S0 0 ，Y Y=1=1，Z Z=0=0。再投入一元硬币后返回再投入一元硬币后返回再投入一元硬
14、币后返回再投入一元硬币后返回S S0 0 ，Y Y=1=1，Z Z=1=1。17第四节 时序逻辑电路的设计方法下页下页返回返回上页上页例例6.4.3的状态转换图的状态转换图或或例例5.4.3的状态转换表的状态转换表18第四节 时序逻辑电路的设计方法下页下页返回返回上页上页的卡诺图的卡诺图电路的状态数为电路的状态数为电路的状态数为电路的状态数为MM=3=3，取触发器的位数取触发器的位数取触发器的位数取触发器的位数 n n=2=2以触发器状态的以触发器状态的以触发器状态的以触发器状态的0000、0101、1010分别代表分别代表分别代表分别代表S S0 0 、 S S1 1 、 S S2 2 。例
15、例6.4.3的状态转换图的状态转换图或或19第四节 时序逻辑电路的设计方法下页下页返回返回上页上页00101010000000111100111100101000000000011110011110的卡诺图的卡诺图20第四节 时序逻辑电路的设计方法下页下页返回返回上页上页00000000100000111100111100000010110000011110011110的卡诺图的卡诺图21第四节 时序逻辑电路的设计方法下页下页返回返回上页上页选用选用选用选用D D触发器触发器触发器触发器状态方程状态方程状态方程状态方程驱动方程驱动方程驱动方程驱动方程输出方程输出方程输出方程输出方程电路省略，可
16、作为学生练习。电路省略，可作为学生练习。电路省略，可作为学生练习。电路省略，可作为学生练习。22第四节 时序逻辑电路的设计方法下页下页返回返回上页上页二、时序逻辑电路的自启动设计 设计时序逻辑电路时，若含有无效状态，设计时序逻辑电路时，若含有无效状态，设计时序逻辑电路时，若含有无效状态，设计时序逻辑电路时，若含有无效状态， 则化简状态方程时，则化简状态方程时，则化简状态方程时，则化简状态方程时， 应将无效状态的次态设为某个有效状态。应将无效状态的次态设为某个有效状态。应将无效状态的次态设为某个有效状态。应将无效状态的次态设为某个有效状态。 应选择使状态方程最简单的有效状态。应选择使状态方程最简
17、单的有效状态。应选择使状态方程最简单的有效状态。应选择使状态方程最简单的有效状态。 为保证电路能自启动，为保证电路能自启动，为保证电路能自启动，为保证电路能自启动， 应使每个无效状态直接或间接地转为某个有效状态。应使每个无效状态直接或间接地转为某个有效状态。应使每个无效状态直接或间接地转为某个有效状态。应使每个无效状态直接或间接地转为某个有效状态。23第四节 时序逻辑电路的设计方法下页下页返回返回上页上页三、异步时序逻辑电路的设计方法设计步骤大体与同步时序逻辑电路相同，设计步骤大体与同步时序逻辑电路相同，设计步骤大体与同步时序逻辑电路相同，设计步骤大体与同步时序逻辑电路相同，只是要为每个触发器
18、选定只是要为每个触发器选定只是要为每个触发器选定只是要为每个触发器选定合适的时钟信号。合适的时钟信号。合适的时钟信号。合适的时钟信号。选择时钟信号的原则：选择时钟信号的原则：选择时钟信号的原则：选择时钟信号的原则：触发器的状态翻转时必须有时钟信号发生。触发器的状态翻转时必须有时钟信号发生。触发器的状态翻转时必须有时钟信号发生。触发器的状态翻转时必须有时钟信号发生。触发器的状态不应翻转时触发器的状态不应翻转时触发器的状态不应翻转时触发器的状态不应翻转时“ “多余的多余的多余的多余的” ”时钟信号越少越好。时钟信号越少越好。时钟信号越少越好。时钟信号越少越好。24第四节 时序逻辑电路的设计方法下页
19、下页返回返回上页上页 例例例例6.4.46.4.4：试设计一个试设计一个试设计一个试设计一个84218421编码的异步十进制减法编码的异步十进制减法编码的异步十进制减法编码的异步十进制减法计数器，并要求所设计的电路能够自启动。计数器，并要求所设计的电路能够自启动。计数器，并要求所设计的电路能够自启动。计数器，并要求所设计的电路能够自启动。解解解解: : 根据根据根据根据84218421码十进制减法计数器规则列出电路的状态转换表。码十进制减法计数器规则列出电路的状态转换表。码十进制减法计数器规则列出电路的状态转换表。码十进制减法计数器规则列出电路的状态转换表。Q3 Q2 Q1 Q01000000
20、0001098765432100 0 0 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 0012345678910输出输出B等效十进等效十进制数制数电路状态电路状态计数顺计数顺序序十进制减法计数器的状态转换表十进制计数器必须有十进制计数器必须有十进制计数器必须有十进制计数器必须有1010个有效状态，状态编码个有效状态，状态编码个有效状态，状态编码个有效状态，状态编码应符合状态转换表的规应符合状态转换表的规应符合状态转换表的规应符合状态转换表的规定。这定。这定。这定。这1010个状态都是必个状态都是必个
21、状态都是必个状态都是必不可少的，不需要进行不可少的，不需要进行不可少的，不需要进行不可少的，不需要进行状态化简。状态化简。状态化简。状态化简。25第四节 时序逻辑电路的设计方法下页下页返回返回上页上页选用选用选用选用JKJK触发器组成这个电路。触发器组成这个电路。触发器组成这个电路。触发器组成这个电路。为触发器挑选时钟信号的原则是：为触发器挑选时钟信号的原则是：为触发器挑选时钟信号的原则是：为触发器挑选时钟信号的原则是：第一，触发器的状态应该翻转时必须有时钟信号发生。第一，触发器的状态应该翻转时必须有时钟信号发生。第一，触发器的状态应该翻转时必须有时钟信号发生。第一，触发器的状态应该翻转时必须
22、有时钟信号发生。第二，触发器的状态不应翻转时第二，触发器的状态不应翻转时第二，触发器的状态不应翻转时第二，触发器的状态不应翻转时“ “多余的多余的多余的多余的” ”时钟信号越少越好，时钟信号越少越好，时钟信号越少越好，时钟信号越少越好， 这将有利于触发器状态方程的化简。这将有利于触发器状态方程的化简。这将有利于触发器状态方程的化简。这将有利于触发器状态方程的化简。根据上述原则，选定根据上述原则，选定根据上述原则，选定根据上述原则，选定FFFF0 0的时钟信号的时钟信号的时钟信号的时钟信号CLKCLK0 0为计数输入脉冲，为计数输入脉冲，为计数输入脉冲，为计数输入脉冲，FFFF1 1的时钟信号的
23、时钟信号的时钟信号的时钟信号CLKCLK1 1取自取自取自取自FFFF2 2的时钟信号的时钟信号的时钟信号的时钟信号CLKCLK2 2取自取自取自取自FFFF3 3的时钟信号的时钟信号的时钟信号的时钟信号CLKCLK3 3取自取自取自取自26第四节 时序逻辑电路的设计方法下页下页返回返回上页上页作出电路次态的卡诺图，求电路的状态方程。作出电路次态的卡诺图，求电路的状态方程。作出电路次态的卡诺图，求电路的状态方程。作出电路次态的卡诺图，求电路的状态方程。 1 0 0 00 1 1 1 0 1 0 10 1 1 00 1 0 00 0 1 10 0 0 10 0 1 00 0 0 01 0 0 1
24、00 01 11 1000 01 11 10000001011111101027第四节 时序逻辑电路的设计方法返回返回100000000100 01 11 1000 01 11 100000010111111010作出电路输出作出电路输出作出电路输出作出电路输出B B的卡诺图，求输出方程。的卡诺图，求输出方程。的卡诺图，求输出方程。的卡诺图，求输出方程。将将将将1010 11111010 1111这这这这6 6个无效状态分别代入状态方程求个无效状态分别代入状态方程求个无效状态分别代入状态方程求个无效状态分别代入状态方程求其次态，结果表明电路是可以自启动的。其次态，结果表明电路是可以自启动的。其次态，结果表明电路是可以自启动的。其次态，结果表明电路是可以自启动的。按照驱动方程和输出方程可画出逻辑图。按照驱动方程和输出方程可画出逻辑图。按照驱动方程和输出方程可画出逻辑图。按照驱动方程和输出方程可画出逻辑图。上页上页28
