2023年计算机组成与系统结构实验报告

上传人:工**** 文档编号:577654781 上传时间:2024-08-22 格式:PDF 页数:15 大小:1.79MB
返回 下载 相关 举报
2023年计算机组成与系统结构实验报告_第1页
第1页 / 共15页
2023年计算机组成与系统结构实验报告_第2页
第2页 / 共15页
2023年计算机组成与系统结构实验报告_第3页
第3页 / 共15页
2023年计算机组成与系统结构实验报告_第4页
第4页 / 共15页
2023年计算机组成与系统结构实验报告_第5页
第5页 / 共15页
点击查看更多>>
资源描述

《2023年计算机组成与系统结构实验报告》由会员分享,可在线阅读,更多相关《2023年计算机组成与系统结构实验报告(15页珍藏版)》请在金锄头文库上搜索。

1、评语:课中检查完毕的题号及题数:课后完毕的题号与题数:成绩: 自评成绩: 95实验报告实验名称:基于V e rn 。 : 片甯算器和存储器 日期: 2023.1 1.2班级: 10011303 学号: 姓名: 杨添文一、实验目的:1、了解运算器的组成结构。2 、掌握运算器的工作原理。3 、掌握静态存储器RAM工作特性及数据的读写方法。二、实验内容:1、基本运算器实验。2 、静态存储器实验。三、项目规定及分析:基本运算器实验:规定: 验证和实现运算器的数据运算功能。 这些运算除了常规的加、 减、乘、除等基本的算术运算之外, 还涉及能进行“ 逻辑判断”的逻辑解决能力,即 “ 与”、 “ 或”、 “

2、 非”这样的基本逻辑运算以及数据的比较、移位等操作。分析:( 1 ) 运算器原理图如下图所示运算器内部具有三个独立运算部件,分别为算术、逻辑和移位运算部件, 要解决的数据存于暂存器A 和暂存器B,三个部件同时接受来自A 和B的数据, 各部件对操作数进行何种运算由控制信号S 3 -S 0 来决定,任何时候, 多路选择开关只选择三部件中一个部件的结果作为A L U 的输出。假如是算术运算, 还将置进位标志F C ,在运算结果输出前,置A L U 零标志。(2 ) ALU和外围电路的连接如下图所示:( 图中的小方框代表排针座)。( 3 )运算器的逻辑功能表如表所示:运算类型S 3 S 2 S 1 S

3、 O功能逻辑运算0 0 0 0F = A ( 直通)0 0 0 1F = B ( 直通)0 0 1 0F 二 A B ( F Z )0 0 11F = A + B ( F Z )0 10 0F = / A ( F Z )移位运算0 10 1F = 人逻辑右移B ( 取低3 位) 位 ( F Z)0 1 1 0F = A 逻辑左移B ( 取低3 位)位 ( F Z )0 1 1 1F = A 算术右移B ( 取低3 位) 位 ( F Z )1 0 0 0F = 人循环右移B ( 取低3 位)位( F Z )算术运算10 0 1F = A 加B ( F C , F Z )1 0 1 0F = A

4、力 口 B 力 口 C n ( F C , F Z )10 11F = A 减 B ( F C , F Z )110 0F = A 减 1 ( F C , F Z )110 1F = A 力 口 1 ( F C , F Z )1110( 保存)1 1 1 1( 保存)2、静态存储器实验:规定: 实现静态存储器的读写操作,通过软件中的数据通路图来观测实验结果。分析:( 1 )实验原理图如下图所示:地址总线8位LED显示灯|- - - T2 IO MWCE A1 0.T. 一 . XI. A8 A7 . . . AO _ up I !-存储器数据线接至数据总线, 数据总线上接有8个 L E D 灯

5、显示D7DO 的内容。地址线接至地址总线, 地址总线上接有8个 LED灯显示A 7 - A 0 的内容, 地址由地址锁存器( 7 4 L S 2 7 3 , 位于P C & A R 单元)给出。数据开关( 位于I N 单元) 经一个三态门( 7 4 L S 2 4 5 ) 连至数据总线, 分时给出地址和数据。 地址寄存器为8位, 接入6 1 1 6的地址A 7 - A 0 , 6 1 1 6的高三位地址A 1 0 - A 8 接地, 所以其实际容量为2 5 6 字节。( 2 ) 实验中的读写控制逻辑如下图所示:W EOE功能1XX不选择010读001写000写I 0 M 用来选择是对I/O还是

6、对MEM进行读写操作,RD=1时为读,W R = 1时为写。四、具体实现:1、 基本运算器实验:( 1 )按下图连接实验电路, 并检查无误。 图中将用户需要连接的信号用圆圈标明( 其它实验相同) 。(2)将时序单元的状态开关置为 单步 档,M E M 单元的编程开关置 为 运营 档。( 3 ) 打开电源开关,假如听到有 嘀 报警声,说明有总线竞争现象,应立即关闭电源, 重新检查接线, 直到错误排除。 然后按动C O N 单元的CLR按钮, 将运算器的A 、B 和F C 、F Z 清零。( 4 ) 用输入开关向暂存器A 置数。拨动CON单元的S D 2 7 - S D 2 0 数据开关,形成二进

7、制数0 1 10 0 1 0 1 ( 或其它数值) ,数据显示亮为 , 灭 为 0 。 置 L D A = 1 , L D B = 0 , 按动时序单元的T S 按钮, 产生一个T 2上沿, 则将二进制数0 1 1 0 0 1 0 1 置入暂存器A中, 暂存器A的值通过ALU单元的A 7 A 0 八位L E D 灯显示。( 5 ) 用输入开关向暂存器B置数。拨动CON单元的S D 2 7 - S D 2 0 数据开关,形成二进制数1 010 0 1 1 1 (或其它数值) 。 置LDA=0, LDB=1 ,按动时序单元的TS按钮, 产生一个T 2上沿, 则将二进制数101 0 011 1置入暂

8、存器B中,暂存器B的值通过ALU单元的B7B 0八位LED灯显示。( 6 )改变运算器的功能设立,观测运算器的输出。置A LU _B =0、LDA=0、LDB=0,然后按表 1 T T 置S3、S 2、SI、SO 和Cn 的数值, 并观测数据总线LED显示灯显示的结果。如置S3、S2、S1、S 0为0 0 10,运算器作逻辑与运算,置S3、S2、S I、S 0为1 00 1 ,运算器作加法运算。假如实验箱和PC联机操作,则可通过软件中的数据通路图来观测实验结果,方法是:打开软件,选择联机软件的“【 实验】一 【 运算器实验】, 打开运算器实验的数据通路图,如下图所示。进行上面的手动操作,每按动

9、一次T S按钮, 数据通路图会有数据的流动, 反映当前运算器所做的操作,或在软件中选择“【 调试】 一 【 单周期】”,其作用相称于将时序单元的状态开关置为 单步 档后按动了一次TS按钮, 数据通路图也会反映当前运算器所做的操作。2、 静态存储器实验:( 1 ) 关闭实验系统电源,按下图连接实验电路, 并检查无误, 图中将用户需要连接的信号用圆圈标明。(2 )将时序单元的状态开关置为 单步 档( 时序单元的介绍见附录二) , MEM单元的编程开关置为 运营 档。( 3 )将CON单元的IOR开关置为1 (使IN单元无输出) , 打开电源开关, 假如听到有 嘀 报警声, 说明有总线竞争现象应立即

10、关闭电源, 重新检查接线,直到错误排除。( 4 )给存储器的0 0 H、0 1 H、0 2 H、0 3 H、0 4 H地址单元中分别写入数据1 1 H、1 2 H、1 3 H、1 4 H、1 5 H。由前面的存储器实验原理图可以看出, 由于数据和地址由同一个数据开关给此因此数据和地址要分时写入, 先写地址, 具体操作环节为: 先关掉存储器的读写( W R =0 , R D = O ) ,然后运用数据开关设定地址, 输出地址到数据总线( I 0 R = 0 ) ,最后打开地址寄存器门控信号( L D A R = 1 ) ,按动T S产生T 2脉冲,即将地址打入到AR中。再写数据,具体操作环节为:

11、先关掉存储器的读写( W R =0 , R D =0 )和地址寄存器门控信号(LDAR =0 ) ,然后运用数据开关给出要写入的数据,输出数据到数据总线(I 0 R =0 ), 最后使存储器处在写状态( W R = 1 , R D = O , I O M= 0 ) ,按动TS产生T 2 脉冲, 即将数据打入到存储器中。写存储器的流程如下图所示( 以向0 0地址单元写入1 1H为 例 ) :/ WR = 1、RD = 0IOM = 0IOR = 0LDAR = 0k T2 = n /IN单元置地址(00000000)地址打入AR(00000000)IN单元置数据(00010001)数据打入MEM

12、(00010001)00IOM = 0IOR = 0LDAR = 0 /ooooO=-MRARWRRDIOIO5(5)依次读出第0 0、0 1、0 2、03、0 4号单元中的内容, 观测上述各单元中的内容是否与前面写入的一致。同写操作类似, 也要先给出地址, 然后进行读,地址的给出和前面同样,而在进行读操作时, 应先关闭I N单元的输出( I O R =1 ),然后使存储器处在读状态( WR =O , R D=1 , I O M =O ), 此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如下图所示( 以从0 0地址单元读出1 1 H为例):IN单元置 地 址( OOOO

13、OOOO)- - -地 址 打 入AR(00000000)关 闭IN单元输出( * * * * * * * * )读出M EM数据(00010001)/ W R = 0RD = 0I0M = 0I0R = 0LDAR = 0 / W R = 0 RD = 0I0M = 0I0R = 0LDAR = 1(T2/ W R = 0RD = 0I0M = 0I0R = 1LDAR = 0 / W R = 0RD = 1I0M = 0I0R = 1LDAR = 0 , /( 6 )假如实验箱和P C联机操作,则可通过软件中的数据通路图来观测实验结果, 方法是:打开软件, 选择联机软件的“【 实验】一 【

14、 存储器实验】,打开存储器实验的数据通路图, 如下图所示。进行上面的手动操作, 每按动一次TS按钮,数据通路图会有数据的流动, 反映当前存储器所做的操作( 即使是对存储器进行读, 也应按动一次T S按钮, 数据通路图才会有数据流动), 或在软件中选择“【 调试】一 【 单周期】, 其作用相称于将时序单元的状态开关置为 单步 档后按动了一次T S按钮, 数据通路图也会反映当前存储器所做的操作。3、用V e r i l o g语言在M o d e l s i m上实现:源代码:module logi c _ope r ation#( parameter ISA_WIDTH = 4, DATA_ W

15、IDTH =8) (inp u t s ys_c 1 ock,i n p ut sys_ r ese t ,in p ut ISA_WIDTH - 1 : 0 c o ntrol,i nput DA TA_WIDTH -1 : 0 da t a_a,i n p u t DAIA_ WIDTH- 1 : 0 dat a _ b ,o utput regD A T A_WI D T H -1 : 0 resu 1 t) ;int e g er i;a Iw a y s (pos e d g e s y s_clock or posedge s y s_r e s e t) begi ni f (s

16、 y s _ re s e t = = 1bO) be g i nre s u It = 4 7 b 0 ;e nde ls e b e gincase (cont r ol)4Z bOOO 0 : b e ginfor(i = 0; i DATA_W I DT H; i = i+ 1)r e s u 1 ti = d a ta_ a i ;end4b00 0 1: b e g info r (i = 0; i DATA_W I DTH; i = i +1)re s u 1 ti = d ata_bi;end4,bO 0 1 0 : beg i nfo r (i = 0; i D A T A

17、_ W I DTH; i = i + 1 )r esu 1 ti = data_ a i & data_bi;e nd4 b 0011: b e g info r( i = 0 ; i DATA_W|DTH; i = i + 1 )re s ult i = data_ a i | da t a_b i;end4 b 0 100: beginfor (i= 0; i DATA_W I DTH; i = i + 1)r e su 1 t i = d a t a_a i;endd e fault:;endcaseende n dendm o du 1 e五、调试运营结果:实验结果以表格方式呈现:结果

18、表运算类型ABS3 S2 SI SOcn结果65A70 0 0 0XF=(65) FZ=(0) FC=(O)65A70 0 0 1XF=(A7) FZ=(O) FC=(0)逻辑运算65A70 0 10XF=(25) FZ=(0) FC=(O)65A70 0 1 1XF=(E7) FZ=(O) FC=(O)65A70 10 0XF=(9A) FZ=(0) FC=(O)65A70 10 1XF=(CA) FZ=(O) FC=(O)65A70 1100F=(32) FZ=(O) FC=(1)移位运算65A71F=(B2) FZ=(0) FC=(1)65A70 1110F=(CA) FZ=(0) FC

19、=(0)65A71F=(CA) FZ=(O) FC=(O)65A710 0 0X(0)F=(CA) FZ=(O) FC=(O)65AT10 0 1XF=(0C) FZ=(0) FC=(1)65A71 0 1 O(FC=O)X算数运算65A71 0 1 O(FC=1)XF=(OD) FZ=(O) FC=(1)65A710 1 1XF=(BE) FZ=(0) FC=(1)65AT110 0XF=(64) FZ=(0) FC=(0)65A7110 1XF=(66) FZ=(O) FC=(O)65A71110X保留65A71111X保留六、思考题的解答与分析:1、基本运算器实验:( 1 ) 运用上述运

20、算器能否实现大于8 位二进制数的算术运算?假如能,需要采用什么样的措施?答:可以运用上述运算器实现大于8 位的二进制算数运算,前提是,将上述两个寄存器连接起来实现一个1 6 位的寄存器, 输入与输出都可以运用这个寄存器。( 2 ) 给出一组数据,验证桶形移位器的功能。答:设计了一个8 位桶形移位器,能左右进行循环移位,移位的数量可以在0 7 进行变化。以下是源代码, 3 位选择移位数,尚有一位是方向选择:m o d u 1 e s hi f t e r 1 (IN , S , d , o u t) ;i n p u t 7: 0 IN ;Ai n p u t 2:0 S ;i n p u t

21、d ; Ao u t p u t 7: 0 o u t ;r e g 7 :0 o u t ;a l w a y s (IN o r S o r d )b e g i n A i f ( d )Ac a s e (S ) 3 b O O O : Ab e g i n c o u t V = IN ; Ae n d3b O 0 1 : Ab e g i no u t 7 =IN 0 ;o u t 6 : 0 =IN 7: 1 ;e n d A3 J b O 1 0:b e g i DAO U t 7:6 =IN 1 : 0 ; AOu t 5:0 =IN 7: 2 ;e n d3 1 b 0 1

22、 1 : Ab e g i no u t 7:5 =IN 2:0 ;o u t 4:0 =IN 7:3 ; Ae n d3,b l 00:b e g i no u t 7: 4 =IN 3:0 ;o u t 3:0 =IN 7:4 ;enW b 1 0 1 :b e g i no u t 7:3 = I N 4 :0 ;AO u t 2 : 0 =IN 7:5 ; M n d3 b l 1 0: a b e g i no u t 7: 2 =IN 5: 0 ;o u t 1 :0 = I N 7:6 ; Ae n d3b l l l :b e g i no u t 7: 1 = IN 6: 0

23、 ;A O u t 0 = I N 7 n de n d c a s e Ae 1 s e i f ( d ) AC a s e (S )3 b O 0 0 :b e g i n Ao u t =IN ;e n d3 b O O 1 :b e g i n s o u t 0 =IN 7 ;o u t 7:1 =IN 6 : 0 ; Ae n d3 0 1 0: Ab e g i n Ao u t l : 0 =IN 7 : 6 ;o u t 7 :2 =IN 5 : 0 ; A e n d 3 5 b 0 1 1 :A b e g i no u t 2: 0 = IN 7:5 ; Ao u t

24、 7:3 =IN 4 :0 ; M n d 3A b 1 00: Ab e g i no u t 3 :0 =IN 7 :4 ;o u t 7:4 = I N 3:0 ; Ae n d3b l 01 :b e g i no u t 4 : 0 =IN 7:3 ;o u t 7: 5 = IN 2:0 ;e n d3b l l O :b e g i no u t 5:0 = IN 7: 2 ;o u t 7:6 =IN 1 :0 ;e n d3 b l l 1 :Ab e g i no u t 6: 0 = I N 7 :1 ; Ao u t 7 =IN 0 /e n d Ae n d c a

25、s ee n de n d m o d u l e2、静态存储器:(1 ) 存储器和只读存储器的区别是什么,能否通过外加电路实现用存储器代替只读存储器?答:只读存储器就是ROM,而存储器就是R AM。只读存储器是只能读出事先所存数据的固态半导体存储器,R O M所存数据,一般是装入整机前事先写好的,整机工作过程中只能读出,而不像存储器那样能快速地、方便地加以改写。R O M所 存 数 据 稳 定 , 断电后所存数据也不会改变;其结构较简朴, 读出较方便,因而常用于存储各种固定程序和数据,就像电脑硬盘同样。随即存储器是以相同速度高速地、地写入和读出数据(写入速度和读出速度可以不同)的一种半导体存

26、储器,RA M的优点是存取速度快、读写方便,缺陷是数据不能长期保持, 断电后自行消失,因此重要用于计算机主存储器等规定快速存储的系统, 比如, 电脑的内存条就是R AM。(2)动态存储器和静态存储器的区别是什么,与静态存储器相比,动态存储器在电路设计需要考虑什么问题?答:SRA M也称动态存储器, 其特点是工作速度快,只要电源不撤除,写入SRA M的信息就不会消失, 不需要刷新电路,同时在读出时不破坏本来存放的信息、 , 一经写入可多次读出, 但集成度较低, 功耗较大。S R AM 一般用来作为计算机中的高速缓冲存储器(Ca c h e )。DR AM 是动态存储器(Dy n a m i c

27、R a n d o m Ac c e s s M e m o r y ),它是运用场效应管的栅极对其衬底间的分布电容来保存信息,以存储电荷的多少,即电容端电压的高低来表达“ 1 ”和“ 0”。它的集成度较高,功耗也较低, 但缺陷是保存在DR AM中的信息场效应管栅极分布电容里的信息随着电容器的漏电而会逐渐消失, 一般信息保存时间为2 m s左右。为了保存D R A M 中的信息,必须每隔1 2ms对其刷新一次。因此,采用D R A M 的计算机必须配置动态刷新电路, 防止信息丢失。D R A M 一般用作计算机中的主存储器。七 、所遇问题及解决方法:实验中要通过软件观测数据通路, 但由于PC没有跟实验箱连接成功, 软件中的任务栏操作按钮显示灰色, 通过认真排查线路, 最终得以解决。八 、实验总结:通过了解运算器的组成与工作原理, 成功掌握了运算器的运算执行过程, 让我对计算机内部的核心构成产生了浓重的爱好。实验软件对数据通路执行流程的清楚描述,将 R A M 的读写方式变得抽象,简朴易懂。由于之前没有接触过V e r i l o g 语言,要用软件实现起来比较麻烦,目前要抓紧时间学习V e r i 1 o go九、建 议 :实验安排比较紧凑,理论与实践连接不上。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号