《计算机组成原理实验2.1总线与寄存器赖晓铮PPT课件》由会员分享，可在线阅读，更多相关《计算机组成原理实验2.1总线与寄存器赖晓铮PPT课件（15页珍藏版）》请在金锄头文库上搜索。
1、计算机算机组成原理成原理 实验系列系列一、一、总线与寄存器与寄存器二、二、进位加法器位加法器三、比三、比较器（仲裁器）器（仲裁器）四、四、计数器数器五、运算器五、运算器六、存六、存储器器七、七、时序序发生器生器八、微程序控制器八、微程序控制器九、硬布九、硬布线控制器控制器赖晓铮赖晓铮赖晓铮赖晓铮 博士博士博士博士 华南理工大学华南理工大学华南理工大学华南理工大学QQ: 680465082021/3/91（一）（一）总线与寄存器与寄存器 实验实验实验内容：内容：内容：内容： 构建一条构建一条构建一条构建一条8 8 8 8位总线的寄存器数据通路，将若干寄存器通过总位总线的寄存器数据通路，将若干寄存
2、器通过总位总线的寄存器数据通路，将若干寄存器通过总位总线的寄存器数据通路，将若干寄存器通过总线连接起来。线连接起来。线连接起来。线连接起来。 通过拨码开关手动输入数据到某个寄存器；或者从一个寄存通过拨码开关手动输入数据到某个寄存器；或者从一个寄存通过拨码开关手动输入数据到某个寄存器；或者从一个寄存通过拨码开关手动输入数据到某个寄存器；或者从一个寄存器向另一个寄存器赋值。同时，利用移位寄存器实现数据器向另一个寄存器赋值。同时，利用移位寄存器实现数据器向另一个寄存器赋值。同时，利用移位寄存器实现数据器向另一个寄存器赋值。同时，利用移位寄存器实现数据的置数、左移、右移等功能。的置数、左移、右移等功能
3、。的置数、左移、右移等功能。的置数、左移、右移等功能。 比较以下器件两两之间的异同：触发器比较以下器件两两之间的异同：触发器比较以下器件两两之间的异同：触发器比较以下器件两两之间的异同：触发器74LS7474LS7474LS7474LS74和和和和74LS17574LS17574LS17574LS175，寄存器寄存器寄存器寄存器74LS27374LS27374LS27374LS273和和和和74LS37474LS37474LS37474LS374，寄存器，寄存器，寄存器，寄存器74LS27374LS27374LS27374LS273和移位寄存器和移位寄存器和移位寄存器和移位寄存器74LS194
4、74LS19474LS19474LS194。实验实验目的：目的：目的：目的： 掌握掌握掌握掌握总线以及总线以及数据通路的概念及传输特性数据通路的概念及传输特性数据通路的概念及传输特性数据通路的概念及传输特性。 理解锁存器、通用寄存器及移位寄存器的组成和功能。理解锁存器、通用寄存器及移位寄存器的组成和功能。理解锁存器、通用寄存器及移位寄存器的组成和功能。理解锁存器、通用寄存器及移位寄存器的组成和功能。2021/3/92（一）（一）（一）（一）总线总线与寄存器与寄存器与寄存器与寄存器 实验实验 电电路路路路图图2021/3/93拨码拨码开关与开关与开关与开关与总线缓总线缓冲器（注意冲器（注意冲器（
5、注意冲器（注意观观察察察察74LS24474LS244左右左右左右左右电电平）平）平）平）三三三三态门态门74LS24474LS2442021/3/94【1】总线实验实验步步骤：1)1)1)1)#SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1#SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1#SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1#SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真，启动仿真，启动仿真，启动仿真，手动拨码开关在总线手动拨码开关在总线手动拨码开关在总线手动拨
6、码开关在总线DINDINDINDIN上置位数据上置位数据上置位数据上置位数据0x550x550x550x55。比较拨码开关。比较拨码开关。比较拨码开关。比较拨码开关所在的总线所在的总线所在的总线所在的总线DINDINDINDIN与与与与总线总线总线总线BUSBUSBUSBUS上的数据上的数据上的数据上的数据。2)2)2)2)令令令令#SW_BUS=0#SW_BUS=0#SW_BUS=0#SW_BUS=0，三态门，三态门，三态门，三态门74LS24474LS24474LS24474LS244导通，记录导通，记录导通，记录导通，记录BUSBUSBUSBUS总线上的数总线上的数总线上的数总线上的数据
7、，与总线据，与总线据，与总线据，与总线BINBINBINBIN相比较：相比较：相比较：相比较：BUS_7BUS_6BUS_5BUS_4BUS_3BUS_2BUS_1BUS_0BUS总线总线2021/3/95单单位位位位D D触触触触发发器：器：器：器：74LS74 74LS74 四位四位四位四位D D触触触触发发器：器：器：器：74LS17574LS175D D触触触触发发器器器器逻辑逻辑功能表功能表功能表功能表 2021/3/96【2】D触触发器器实验实验步步骤：1)1)1)1)令令令令#R0_BUS= #DR_BUS= #SFT_BUS=1#R0_BUS= #DR_BUS= #SFT_BU
8、S=1#R0_BUS= #DR_BUS= #SFT_BUS=1#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0 #SW_BUS=0 #SW_BUS=0 #SW_BUS=0，启，启，启，启动仿动仿动仿动仿真，手动拨码开关输入数据到真，手动拨码开关输入数据到真，手动拨码开关输入数据到真，手动拨码开关输入数据到BUSBUSBUSBUS总线，改变总线，改变总线，改变总线，改变74LS7474LS7474LS7474LS74的的的的D D D D端端端端（即（即（即（即BUSBUSBUSBUS总线的总线的总线的总线的BUS_0BUS_0BUS_0BUS_0）状态，按照）状态
9、，按照）状态，按照）状态，按照后页逻辑功能后页逻辑功能后页逻辑功能后页逻辑功能表置位表置位表置位表置位74LS7474LS7474LS7474LS74的的的的#Sd#Sd#Sd#Sd端、端、端、端、#Rd#Rd#Rd#Rd端，观察并记录端，观察并记录端，观察并记录端，观察并记录CLKCLKCLKCLK端上升沿端上升沿端上升沿端上升沿 、下降、下降、下降、下降沿跳变时刻沿跳变时刻沿跳变时刻沿跳变时刻的的的的Q Q Q Q端和端和端和端和#Q#Q#Q#Q端状态端状态端状态端状态。2)2)2)2)手动拨码开关输入数据到手动拨码开关输入数据到手动拨码开关输入数据到手动拨码开关输入数据到BUSBUSBU
10、SBUS总线，使总线，使总线，使总线，使74LS17574LS17574LS17574LS175的的的的D D D D端（即端（即端（即端（即BUSBUSBUSBUS总线的总线的总线的总线的BUS_0BUS_0BUS_0BUS_0）分别接高，低电平，观察并记录）分别接高，低电平，观察并记录）分别接高，低电平，观察并记录）分别接高，低电平，观察并记录CLKCLKCLKCLK上上上上升沿升沿升沿升沿 、下降沿跳变时刻、下降沿跳变时刻、下降沿跳变时刻、下降沿跳变时刻的的的的Q Q Q Q端、端、端、端、#Q#Q#Q#Q端状态。观察当端状态。观察当端状态。观察当端状态。观察当74LS17574LS17
11、574LS17574LS175的端置的端置的端置的端置0 0 0 0后，后，后，后，74LS17574LS17574LS17574LS175输出输出输出输出Q Q Q Q端、端、端、端、#Q#Q#Q#Q端的变化。比较端的变化。比较端的变化。比较端的变化。比较74LS17574LS17574LS17574LS175和和和和74LS7474LS7474LS7474LS74的异同的异同的异同的异同。2021/3/97寄存器寄存器寄存器寄存器R0R0：74LS374 74LS374 数据数据数据数据缓缓冲寄存器冲寄存器冲寄存器冲寄存器DRDR：74LS27374LS27374LS273&374逻辑功能
12、表逻辑功能表2021/3/98【3】寄存器寄存器实验实验步步骤：1)1)1)1)令令令令#R0_BUS= #DR_BUS= #SFT_BUS=1#R0_BUS= #DR_BUS= #SFT_BUS=1#R0_BUS= #DR_BUS= #SFT_BUS=1#R0_BUS= #DR_BUS= #SFT_BUS=1； #SW_BUS=0 #SW_BUS=0 #SW_BUS=0 #SW_BUS=0，启动仿启动仿启动仿启动仿真，三态门真，三态门真，三态门真，三态门74LS24474LS24474LS24474LS244导通，手动拨码开关输入数据导通，手动拨码开关输入数据导通，手动拨码开关输入数据导通，
13、手动拨码开关输入数据0xAA 0xAA 0xAA 0xAA 到到到到总线，总线，总线，总线，观察观察观察观察此时寄存器此时寄存器此时寄存器此时寄存器74LS37474LS37474LS37474LS374和和和和74LS27374LS27374LS27374LS273输出端的状态输出端的状态输出端的状态输出端的状态。2)2)2)2)令寄存器令寄存器令寄存器令寄存器R0R0R0R0（74LS37474LS37474LS37474LS374）的的的的R0_CLKR0_CLKR0_CLKR0_CLK端上升沿跳变，把总线上端上升沿跳变，把总线上端上升沿跳变，把总线上端上升沿跳变，把总线上的数据的数据的
14、数据的数据0xAA0xAA0xAA0xAA存入存入存入存入R0R0R0R0。3)3)3)3)令令令令#SW_BUS=1#SW_BUS=1#SW_BUS=1#SW_BUS=1，三态门，三态门，三态门，三态门74LS24474LS24474LS24474LS244阻断，观察总线阻断，观察总线阻断，观察总线阻断，观察总线BUSBUSBUSBUS的状态。的状态。的状态。的状态。4)4)4)4)令令令令#R0_BUS=0#R0_BUS=0#R0_BUS=0#R0_BUS=0，74LS37474LS37474LS37474LS374输出选通，输出选通，输出选通，输出选通，观察观察观察观察总线总线总线总线B
15、USBUSBUSBUS的状态。的状态。的状态。的状态。5)5)5)5)令寄存器令寄存器令寄存器令寄存器DRDRDRDR（74LS27374LS27374LS27374LS273）的）的）的）的DR_CLKDR_CLKDR_CLKDR_CLK端上升沿跳变，把总线上端上升沿跳变，把总线上端上升沿跳变，把总线上端上升沿跳变，把总线上的的的的0xAA0xAA0xAA0xAA数据存入数据存入数据存入数据存入DRDRDRDR。观察寄存器。观察寄存器。观察寄存器。观察寄存器74LS27374LS27374LS27374LS273的输出端的输出端的输出端的输出端。6)6)6)6)再令再令再令再令#R0_BUS
16、=1#R0_BUS=1#R0_BUS=1#R0_BUS=1；观察寄存器；观察寄存器；观察寄存器；观察寄存器74LS37474LS37474LS37474LS374的输出端的输出端的输出端的输出端，请比较器请比较器请比较器请比较器件件件件74LS24474LS24474LS24474LS244、74LS27374LS27374LS27374LS273和和和和74LS37474LS37474LS37474LS374的异同。的异同。的异同。的异同。2021/3/99【3】寄存器寄存器实验实验步步骤：7 7 7 7） 手动拨码开关输入新数据手动拨码开关输入新数据手动拨码开关输入新数据手动拨码开关输入新
17、数据0x550x550x550x55到总线到总线到总线到总线BUSBUSBUSBUS（#SW_BUS= 0#SW_BUS= 0#SW_BUS= 0#SW_BUS= 0）。）。）。）。此时，新的数据会冲掉此时，新的数据会冲掉此时，新的数据会冲掉此时，新的数据会冲掉R0R0R0R0寄存器保存的原有数据寄存器保存的原有数据寄存器保存的原有数据寄存器保存的原有数据0xAA0xAA0xAA0xAA么？么？么？么？若再令若再令若再令若再令#R0_BUS=0#R0_BUS=0#R0_BUS=0#R0_BUS=0，会出现什么情况？，会出现什么情况？，会出现什么情况？，会出现什么情况？8 8 8 8） 假设手动
18、拨码开关分别打入数据假设手动拨码开关分别打入数据假设手动拨码开关分别打入数据假设手动拨码开关分别打入数据0xAA0xAA0xAA0xAA和和和和0x550x550x550x55到到到到R0R0R0R0寄存器寄存器寄存器寄存器（74LS37474LS37474LS37474LS374）和）和）和）和DRDRDRDR寄存器（寄存器（寄存器（寄存器（74LS27374LS27374LS27374LS273），并且同时令），并且同时令），并且同时令），并且同时令#R0_BUS=0#R0_BUS=0#R0_BUS=0#R0_BUS=0和和和和#DR_BUS= 0#DR_BUS= 0#DR_BUS= 0#
19、DR_BUS= 0，会出现什么情况？在总线上可以，会出现什么情况？在总线上可以，会出现什么情况？在总线上可以，会出现什么情况？在总线上可以同时选择多个寄存器输出（导通输出端三态门）同时选择多个寄存器输出（导通输出端三态门）同时选择多个寄存器输出（导通输出端三态门）同时选择多个寄存器输出（导通输出端三态门）么么么么？2021/3/910四位双向移位寄存器四位双向移位寄存器四位双向移位寄存器四位双向移位寄存器 74LS19474LS1942021/3/911【4】移位寄存器移位寄存器实验实验步步骤：1)1)1)1)令令令令#R0_BUS= #DR_BUS= #SFT_BUS=1#R0_BUS= #
20、DR_BUS= #SFT_BUS=1#R0_BUS= #DR_BUS= #SFT_BUS=1#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0#SW_BUS=0#SW_BUS=0#SW_BUS=0；启动仿；启动仿；启动仿；启动仿真，通过拨码开关送入总线真，通过拨码开关送入总线真，通过拨码开关送入总线真，通过拨码开关送入总线BUSBUSBUSBUS任意八位二进制数，赋值任意八位二进制数，赋值任意八位二进制数，赋值任意八位二进制数，赋值74LS19474LS19474LS19474LS194的输入端的输入端的输入端的输入端D D D D0 0 0 0D D D D1 1
21、1 1D D D D2 2 2 2D D D D3 3 3 3。按照。按照。按照。按照后页的逻辑功能后页的逻辑功能后页的逻辑功能后页的逻辑功能表置位表置位表置位表置位74LS19474LS19474LS19474LS194的的的的MRMRMRMR、S S S S1 1 1 1、S S S S0 0 0 0 、S S S SL L L L、S S S SR R R R端，观察端，观察端，观察端，观察并并并并记录记录记录记录CLKCLKCLKCLK端上升端上升端上升端上升沿沿沿沿和和和和下降沿跳变时刻输出端下降沿跳变时刻输出端下降沿跳变时刻输出端下降沿跳变时刻输出端Q Q Q Q0 0 0 0Q
22、Q Q Q1 1 1 1Q Q Q Q2 2 2 2Q Q Q Q3 3 3 3的状态的状态的状态的状态。2)2)2)2)移位寄存器移位寄存器移位寄存器移位寄存器74LS19474LS19474LS19474LS194的的的的“左移左移左移左移”功能可以作为把寄存器存功能可以作为把寄存器存功能可以作为把寄存器存功能可以作为把寄存器存储的储的储的储的8 8 8 8位二进制数据做位二进制数据做位二进制数据做位二进制数据做“2 2 2 2”的乘法操作；其的乘法操作；其的乘法操作；其的乘法操作；其“右移右移右移右移”功功功功能则作为把寄存器存储的能则作为把寄存器存储的能则作为把寄存器存储的能则作为把寄
23、存器存储的8 8 8 8位二进制数据做位二进制数据做位二进制数据做位二进制数据做“2 2 2 2”的除法的除法的除法的除法操作。请问在执行上述操作的过程中，操作。请问在执行上述操作的过程中，操作。请问在执行上述操作的过程中，操作。请问在执行上述操作的过程中，74LS19474LS19474LS19474LS194的的的的S S S SL L L L端和端和端和端和S S S SR R R R端应该连接端应该连接端应该连接端应该连接“1 1 1 1”还是还是还是还是“0 0 0 0” ” ” ” ？2021/3/912思考思考思考思考题题： 为何常见的为何常见的CPUCPU都是都是8 8位、位、
24、1616位或位或3232位总线？可以使用位总线？可以使用7 7位或位或1010位的总线么？计算机总线的位数是由什么决定的？位的总线么？计算机总线的位数是由什么决定的？ 32 32位位CPUCPU是否是否一定比一定比8 8位位CPUCPU的处理能力强？的处理能力强？ 74LS19474LS194的的S SL L端和端和S SR R端是提供端是提供D D0 0D D1 1D D2 2D D3 3端移入数据还是保存端移入数据还是保存D D0 0D D1 1D D2 2D D3 3端移出数据？假设要保存端移出数据？假设要保存74LS19474LS194的的D D0 0D D1 1D D2 2D D3
25、3端移出的端移出的数据，该怎么修改寄存器电路？数据，该怎么修改寄存器电路？ 把原码数据把原码数据0x5A0x5A和和0x9A0x9A分别加载到移位寄存器分别加载到移位寄存器74LS19474LS194，然，然后两个数据都分别执行一次后两个数据都分别执行一次“左移左移”（即（即“2 2”乘法操作）乘法操作）。请问哪个数据会出现错误？。请问哪个数据会出现错误？假设假设把补码数据把补码数据0x5A0x5A和和0x9A0x9A加加载到移位寄存器载到移位寄存器74LS19474LS194中，分别执行一次中，分别执行一次“左移左移”（即（即“2 2”乘法操作），请问哪些数据会出现错误？乘法操作），请问哪些数据会出现错误？（一）（一）总线与寄存器与寄存器 实验2021/3/9132021/3/914放映结束 感谢各位的批评指导！ 谢谢 谢！谢！让我们共同进步2021/3/915
