《电气系统电磁兼容PCB》由会员分享，可在线阅读，更多相关《电气系统电磁兼容PCB（65页珍藏版）》请在金锄头文库上搜索。
1、印制板电磁兼容性设计（二）印制板电磁兼容性设计（二）第六章第六章 王志福王志福三、三、 PCBPCB走线阻抗及布局布线走线阻抗及布局布线 单面板和双面板制造简单单面板和双面板制造简单, ,装配方便装配方便通常适用于低于通常适用于低于10KHz10KHz的低频模拟电路的低频模拟电路设计中设计中. .由于信号回路面积过大由于信号回路面积过大, ,辐射强辐射强抗扰差抗扰差. .不适用于要求高的组装密度或不适用于要求高的组装密度或复杂电路的场合。如果印制电路板的复杂电路的场合。如果印制电路板的布布局布线设计合理局布线设计合理, ,将信号回路面积减小将信号回路面积减小到最小到最小, ,也可以实现电磁兼容
2、性也可以实现电磁兼容性。 1. 线路板走线的阻抗线路板走线的阻抗 精心的走线设计可以在很大程度上减少走线精心的走线设计可以在很大程度上减少走线阻抗造成的骚扰。当频率超过数阻抗造成的骚扰。当频率超过数kHz时时,导线的阻导线的阻抗主要由导线的电感决定抗主要由导线的电感决定,细而长的回路导线呈现细而长的回路导线呈现高电感高电感(典型典型10nH/cm),其阻抗随频率增加而增其阻抗随频率增加而增加。如果设计处理不当加。如果设计处理不当,将引起共阻抗耦合。将引起共阻抗耦合。减小电感的方法有两个减小电感的方法有两个:尽量减小导线的长度尽量减小导线的长度,如果可能如果可能,增加导线的增加导线的宽度；宽度；
3、使回流线尽量与信号线平行并靠近。使回流线尽量与信号线平行并靠近。线路板走线的阻抗线路板走线的阻抗导线的电感可以用下式计算：导线的电感可以用下式计算： L=0.002ln(2 h/W) (H/cm)式中：式中：h是导线距离地线的高度，是导线距离地线的高度，w是导线的宽度。是导线的宽度。 高频时，对阻抗影响最大的是导线的长度，高频时，对阻抗影响最大的是导线的长度， 宽度、直径都是较次要的因素。宽度、直径都是较次要的因素。 由于阻抗与走线宽度是对数关系，将宽度增加一由于阻抗与走线宽度是对数关系，将宽度增加一倍仅使电感减少倍仅使电感减少75%。导线的电感也可用下式近似计算：导线的电感也可用下式近似计算
4、：L=0.2Sln(2S/W)+0.5+0.2W/S(nH)当：当：S/W4则：则：L=0.2Sln(2S/W)(nH)式中，式中，S为导线的长度（为导线的长度（m）W为导线的宽度（为导线的宽度（m）。）。两根载有相同方向电流的导线的电感为：两根载有相同方向电流的导线的电感为：L=（L1L2-M2）/（L1+L2-2M）式中式中,L1、L2分别为导线分别为导线1和导线和导线2的自感，的自感，M为互感为互感M=L/1+(a/h)2a间距间距,h离地面距离离地面距离当：当：L1=L2则：则：L=(L1+M)/2两根电流方向相反的平行导线，由于互感作用，能够有效地两根电流方向相反的平行导线，由于互感
5、作用，能够有效地减少电感，可表示为：减少电感，可表示为：L=L1+L2-2M当细导线相距当细导线相距1厘米以上时，互感可以忽略。厘米以上时，互感可以忽略。单层或双层板如何减小环路的面积单层或双层板如何减小环路的面积线路板走线的电感 L=0.002S(2.3lg(2S/W)+0.5 HWSL=(L1L2-M2)/(L1+L2-2M)若：若：L1=L2L=(L1+M)/2MII杨继深 2002年4月布局与布线原则n高频数字电路PCBn采用短线作为信号线n采用专用0V线n电源与地呈“井”字排列n时钟发生电路应在PCB中心附近n混合信号PCB布线n数字信号与模拟信号尽可能不同板层布线n实现模拟与数字电
6、源分割n混合信号电路PCB布局n独立合理的模拟电路区和数字电路区nA/D转换器跨分区放置n电源和地线单独引出，电源供给汇集到一点，不要对地分割，统一铺地2.印制板布局和布线印制板布局和布线在印制板布局时，应先进行物理分区和电气分区在印制板布局时，应先进行物理分区和电气分区,确定确定元器件在板上的位置，然后布置地线、电源线，再安排高元器件在板上的位置，然后布置地线、电源线，再安排高速信号线，最后考虑低速信号线。速信号线，最后考虑低速信号线。布局时布局时,首先作好不兼容分割首先作好不兼容分割,元器件的位置应按元器件的位置应按电源电源电压、数字及模拟电路、速度快慢、电流大小电压、数字及模拟电路、速度
7、快慢、电流大小等进行分组，等进行分组，以免相互骚扰。根据元器件的位置可以确定印制板连接器以免相互骚扰。根据元器件的位置可以确定印制板连接器各个引脚的安排。各个引脚的安排。所有连接器应安排在印制板的一侧，所有连接器应安排在印制板的一侧，尽尽量避免从两侧引出电缆，减少共模辐射。其次量避免从两侧引出电缆，减少共模辐射。其次,在安装在安装,受受力力,受热和美观等方面应满足要求受热和美观等方面应满足要求.2.印制板布局和布线印制板布局和布线（1）电源线）电源线p69在考虑安全条件下，在考虑安全条件下，电源线应尽可能靠近地线，电源线应尽可能靠近地线，以减小差模辐射的环面积，也有助于减小电路的以减小差模辐射
8、的环面积，也有助于减小电路的交扰。交扰。（2）时钟线、信号和地线的位置）时钟线、信号和地线的位置信号线与地线距离应较近，形成的环面积较小。信号线与地线距离应较近，形成的环面积较小。（3 3） 按逻辑速度分割按逻辑速度分割 当需要在电路板上布置快速、中速和低速逻辑电当需要在电路板上布置快速、中速和低速逻辑电 路时，高速的器件（快逻辑、时钟振荡器等路时，高速的器件（快逻辑、时钟振荡器等) )应安应安 放在紧靠边缘连接器范围内放在紧靠边缘连接器范围内, ,而低速逻辑和存储器而低速逻辑和存储器, , 应安放在远离连接器范围内。这样对共阻抗耦合、应安放在远离连接器范围内。这样对共阻抗耦合、 辐射和交扰的
9、减小都是有利的。辐射和交扰的减小都是有利的。（4 4） 应避免印制电路板导线的不连续性应避免印制电路板导线的不连续性 迹线宽度不要突变迹线宽度不要突变 导线不要突然拐角导线不要突然拐角电源线噪声的消除电源线噪声的消除电源线电感电源线电感储储能能电电容容这个环路尽量小这个环路尽量小杨继深 2002年4月电源解耦电容的正确布置尽量使电源线与地线靠近尽量使电源线与地线靠近杨继深 2002年4月 解耦电容的选择解耦电容的选择C=dIdtdVZf1/2LC各参数含义：各参数含义：在时间在时间dt内，电源线上出现内，电源线上出现了瞬间电流了瞬间电流dI，dI导致了电导致了电源线上出现电压跌落源线上出现电压
10、跌落dV。杨继深 2002年4月20增强解耦效果的方法增强解耦效果的方法增强解耦效果的方法增强解耦效果的方法电源电源地地铁氧体铁氧体注意铁氧体安装的位置注意铁氧体安装的位置接地线面接地线面细线细线粗线粗线用铁氧体增加用铁氧体增加电源端阻抗电源端阻抗用细线增加电用细线增加电源端阻抗源端阻抗杨继深 2002年4月多个电容并联加强解耦效果杨继深 2002年4月3.地线网格及输入输出地的结构地线网格及输入输出地的结构双面板适用于只要求中等组装密度双面板适用于只要求中等组装密度的场合。安装在这类板上的元器件易于的场合。安装在这类板上的元器件易于维修或更换。维修或更换。1)地线网格地线网格平行地线概念的延
11、伸是地线网格，这平行地线概念的延伸是地线网格，这使信号可以回流的平行地线数目大幅度使信号可以回流的平行地线数目大幅度地增加，从而使地线电感对任何信号而地增加，从而使地线电感对任何信号而言都保持最小。这种地线结构特别适用言都保持最小。这种地线结构特别适用于数字电路。于数字电路。 地线网格地线网格地线网格地线网格 2) 2) 输入输出地的结构输入输出地的结构为了减小电缆上的共模辐射，需要对电缆采取滤波为了减小电缆上的共模辐射，需要对电缆采取滤波和屏蔽技术。和屏蔽技术。但不论滤波还是屏蔽都需要一个没有受到内部骚扰但不论滤波还是屏蔽都需要一个没有受到内部骚扰污染的干净地。污染的干净地。当地线不干净时，
12、滤波在高频时几乎没有作用。除当地线不干净时，滤波在高频时几乎没有作用。除非在布线时就考虑这个问题，一般这种干净地是不存非在布线时就考虑这个问题，一般这种干净地是不存在。在。干净地既可以是干净地既可以是PCB上的一个区域，也可以是一块上的一个区域，也可以是一块金属板。金属板。所有输入输出线的滤波和屏蔽层必须联到干净地所有输入输出线的滤波和屏蔽层必须联到干净地上。干净地与内部的地线只能在一点相连。这样可以上。干净地与内部的地线只能在一点相连。这样可以避免内部信号电流流过干净地，造成污染。避免内部信号电流流过干净地，造成污染。共地阻抗耦合之一4.共阻抗耦合和电磁骚扰的传播共阻抗耦合和电磁骚扰的传播电
13、路1电路2地电流1地电流2公共地阻抗四、四、多层板设计多层板设计对于信号网络数量多,器件密度大,管脚密度大,信号频率高的设计,应采用多层板设计.1.1.多层印制板设计多层印制板设计 多层印制板设计中遇到的主要问题是电磁兼容电磁兼容设计设计。 多层印制板设计首先要决定多层板的层数和层首先要决定多层板的层数和层的布局的布局,取决于功能模块分布,性能指标要求和成本。 四、四、多层板设计多层板设计 多层印制板的层间安排随着电路而变，但应有以下共同原则共同原则： （1）电源平面应靠近接地平面,并且安排在接地平面之下。这样可以利用两金属平板间的电容作电源的平滑电容,同时接地平面还对电源平面上分布的辐射电流
14、起到屏蔽作用。 （2）信号布线层应安排与整块金属平面相邻。布线层安排布线层安排a.PCBa.PCB由由电电源源层层, ,接接地地层层和和信信号号层层组组成成. .合合理理选选择择层层数数, ,能能减减小小PCB尺尺寸寸,能能充充分分利利用用中中间间层层设设置置屏屏蔽蔽,实实现现就就近近接接地地,有有效效降降低低寄寄生生电电感感,缩缩短短信信号号传传输输长长度度,大大幅幅降降低低信信号号交交叉叉骚骚扰扰等等.四四层层板板比比双双面面板板的的骚骚扰扰发发射射低低20dB.当当然然,层层数数越越多多,制制造造工工艺艺越越复复杂杂,成成本本也也越越高高.b.S-布线层布线层,必须与接地层或电源层相邻必
15、须与接地层或电源层相邻G接地层P电源层G,P两者必须相邻,否则,GP间存在最大环流.多电源供电时,各P之间由G隔开,以免P间AC耦合.S相邻时,S间存在串扰.c.决定层数的因素决定层数的因素:功能要求,信号分类隔离要求,阻抗控制要求,元器件密度,布线条数,振铃限制等.堆叠设计堆叠设计(3)(3)把数字电路和模拟电路分开把数字电路和模拟电路分开, ,有条件时将数字电路和模拟电路有条件时将数字电路和模拟电路安排在不同层内。安排在不同层内。 数字信号有很宽的频谱数字信号有很宽的频谱, ,是产生骚扰的主要来源。是产生骚扰的主要来源。(4)(4)在中间层的印制线条形成带状线在中间层的印制线条形成带状线,
16、 ,在表面层形成微带线在表面层形成微带线, ,两者传两者传输特性不同。输特性不同。 (5)(5)时钟电路和高频电路是主要的骚扰时钟电路和高频电路是主要的骚扰源源和辐射源和辐射源, ,要单独安排、要单独安排、远离敏感电路。远离敏感电路。如果要采用分割的如果要采用分割的地，则要采用地地，则要采用地连接桥的方式连接桥的方式数字地和模拟地分割数字地和模拟地分割将PCB分为模拟部分和数字部分，以保证数字信号返回电流不会流入到模拟信号的地。n-模拟信号在电路板所有层的模拟区内布线n-数字信号在数字区内布线统一的统一的“地地” 多层印制板设计中有多层印制板设计中有两个基本原则两个基本原则用来确定印制线条间用
17、来确定印制线条间距和边距距和边距 20-H20-H原则原则 所有的具有一定电压的印制板都会向空间辐射所有的具有一定电压的印制板都会向空间辐射电磁能量电磁能量, ,为减小这个效应为减小这个效应, ,线路面的物理尺寸都应该比最靠线路面的物理尺寸都应该比最靠近的接地板的物理尺寸小近的接地板的物理尺寸小20H,20H,其中其中H H是两层印制板的间距。是两层印制板的间距。 当尺寸小至当尺寸小至10H10H时时, ,辐射强度开始下降辐射强度开始下降, , 当尺寸小至当尺寸小至20H20H时时, ,辐射强度下降辐射强度下降70%70%。 根据根据20-H20-H原则原则, ,按照一般典型印制板尺寸按照一般
18、典型印制板尺寸,20H,20H一般为一般为3mm3mm左右左右。多层印制板设计中有两个基本原则多层印制板设计中有两个基本原则线路板边缘的一些问题线路板边缘的一些问题关键线（时钟、射频等）产生较强辐射无地线电源层地线层20H2-W原则原则 当两条印制线间距比较小时当两条印制线间距比较小时,两线之间会发生电磁两线之间会发生电磁串扰串扰,串扰会使有关电路功能失常。串扰会使有关电路功能失常。为避免发生这种骚扰为避免发生这种骚扰,应保持任何线条间距不小于二应保持任何线条间距不小于二倍的印制线条宽度倍的印制线条宽度,即不小于即不小于2W,W为印制线路的宽度。为印制线路的宽度。印制线条的宽度取决于线条阻抗的
19、要求：印制线条的宽度取决于线条阻抗的要求：n太宽会减少布线的密度太宽会减少布线的密度,增加成本增加成本;n太窄会影响传输到终端的信号的波形和强度。太窄会影响传输到终端的信号的波形和强度。 五、五、高速电子线路的信号完整性设计高速电子线路的信号完整性设计随着随着上升时间变短上升时间变短，所有与信号完整性相，所有与信号完整性相关的问题都变得更加严重。关的问题都变得更加严重。PCB已不仅仅是支已不仅仅是支撑电子元器件的平台撑电子元器件的平台,而成为高性能的系统结而成为高性能的系统结构构.从而使得如何处理从而使得如何处理信号完整性问题信号完整性问题成为一成为一个设计能否成功的关键因素。或者说个设计能否
20、成功的关键因素。或者说,即使布即使布线拓扑结构没有变化线拓扑结构没有变化,只要芯片速度变得足够只要芯片速度变得足够快快,现有设计也将停止工作现有设计也将停止工作.当信号的上升时间当信号的上升时间tr小于小于6倍信号传倍信号传输延时输延时tpd时时,tr1英寸为传输线传输线。4.PCB设计工具n以印刷电路板（PCB）为设计目标的设计工具是最基本的EDA软件，在国内最为普及。目前比较流行的PC级软件有Protel、Orcad、SPECCTRAQuest、Zuken等。n最新版的Protel系列产品ProtelDXP软件。nCADENCE公司是PCB领域的主要供应商，他提供了从低端到高端的一整套完整
21、解决方案。nMentor的PowerPCB滤波器电容量的选择R负载R源电容合适电容过大 低速接口10 100kB/s 高速接口 2MB/s低速CMOS TTL上升时间 tr 0.51s 50ns 100ns 10ns带宽 BW 320kHz 6MHz 3.2MHz 32MHz总阻抗 R 120 100 300 100150最大电容 C 2400pF 150pF 100pF 30pF杨继深 2002年4月用屏蔽电缆抑制共模辐射CMCMDMCMCM杨继深 2002年4月屏蔽电缆的评估CMCMDMV辐射环路辐射环路VIZT=V/I杨继深 2002年4月不同屏蔽层的传输阻抗10210310410510
22、61071080.0010.010.1110100100010000传输阻抗（传输阻抗（m /m）Hz铝箔铝箔单层编织单层编织最佳单层编织最佳单层编织双层编织双层编织双层编织双层编织+一层一层 金属金属双层编织+双层金属实心铜实心铜杨继深 2002年4月屏蔽层的错误接法CM杨继深 2002年4月电缆屏蔽层的正确端接利用机械力将屏蔽层压紧金属连接器护套指形簧片护套与屏蔽层端接导电弹性衬垫连接器上紧螺纹航空连接器D形连接器杨继深 2002年4月D型连接器的屏蔽层搭接杨继深 2002年4月圆形连接器屏蔽层搭接杨继深 2002年4月接线端子上的屏蔽电缆杨继深 2002年4月尽量减小小辨接法的危害杨继深 2002年4月线路板上的局部屏蔽利用一层铜箔做屏蔽盒面屏蔽盒的接地间隔/20所有穿出屏蔽盒的导线经过滤波片状电容杨继深 2002年4月作业n1、噪声电流及其噪声电压的计算；n2、瞬态负载电流及其计算；n3、噪声抗扰度；n4、传导骚扰和辐射骚扰的根源及其克服方法；n5、本地去耦电容的计算；n6、目标阻抗的计算；n7、差模辐射计算和共模辐射计算，以及如何减小辐射；n8、高速信号的定义；65
