《组合逻辑电路课件》由会员分享，可在线阅读，更多相关《组合逻辑电路课件（93页珍藏版）》请在金锄头文库上搜索。
1、20042004年年1212月月制作制作 曾令琴曾令琴主编主编 曾令琴曾令琴门电路门电路 逻辑代数逻辑代数 组合逻辑电路分析及其应用组合逻辑电路分析及其应用第二篇第二篇第9章 组合逻辑电路9.1 9.1 门电路门电路门电路门电路9.2 9.2 组合逻辑电路分析基础组合逻辑电路分析基础组合逻辑电路分析基础组合逻辑电路分析基础9.3 9.3 编码器编码器编码器编码器9.4 9.4 译码显示电路译码显示电路译码显示电路译码显示电路9.5 9.5 数值比较器和数据选择器数值比较器和数据选择器数值比较器和数据选择器数值比较器和数据选择器第二篇第二篇9.1 门电路门电路9.1.1 9.1.1 模拟电路与数
2、字电路的区别模拟电路与数字电路的区别模拟电路与数字电路的区别模拟电路与数字电路的区别9.1.2 9.1.2 基本门电路基本门电路基本门电路基本门电路9.1.3 9.1.3 复合门电路复合门电路复合门电路复合门电路9.1.4 9.1.4 集成门电路集成门电路集成门电路集成门电路问题与讨论问题与讨论问题与讨论问题与讨论第第2页页9.1 9.1 门电路门电路门电路门电路10.1.1 模拟电路与数字电路的区别模拟电路与数字电路的区别模拟信号：模拟信号：在时间上和在时间上和数值上连续的信号。数值上连续的信号。数字信号：数字信号：数字信号：数字信号：在时间上和在时间上和数值上不连续的（即离数值上不连续的（
3、即离散的）信号。散的）信号。uu模拟信号波形模拟信号波形数字信号波形数字信号波形tt对模拟信号进行传输、对模拟信号进行传输、处理的电子线路称为处理的电子线路称为模拟电路。模拟电路。对数字信号进行传输、对数字信号进行传输、处理的电子线路称为处理的电子线路称为数字电路。数字电路。第第2页页（1 1）工作信号是二进制的数字信号，在时）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态在电路上就是低电平和高电平两种状态（即（即0 0和和1 1两个逻辑值）。两个逻辑值）。（2 2）在数字电路中，研究的主要问题是电）在
4、数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。信号的状态之间的逻辑关系。 （3 3）对组成数字电路的元器件的精度要求）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分不高，只要在工作时能够可靠地区分0 0和和1 1两种状态即可。两种状态即可。数字电路的特点数字电路的特点第第2页页（1）便于集成与系列化生产，成本低廉，使用方便；）便于集成与系列化生产，成本低廉，使用方便；（2）工作准确可靠，精度高，搞干扰能力强。）工作准确可靠，精度高，搞干扰能力强。 （3）不仅能完成数值计算，还能完成逻辑运算和）不
5、仅能完成数值计算，还能完成逻辑运算和 判断，运算速度快，保密性强。判断，运算速度快，保密性强。（4）维修方便，故障的识别和判断较为容易。）维修方便，故障的识别和判断较为容易。2. 数字电路的优点数字电路的优点 数字电路的优越性能使其得到广泛的应用和迅猛的数字电路的优越性能使其得到广泛的应用和迅猛的发展。数字电路不仅在计算机、通信技术中应用广泛，发展。数字电路不仅在计算机、通信技术中应用广泛，而且在医疗、检测、控制、自动化生产线以及人们的日而且在医疗、检测、控制、自动化生产线以及人们的日常生活中，也都产生了越来越深刻的影响。常生活中，也都产生了越来越深刻的影响。第第2页页获得高、低电平的基本方法
6、：获得高、低电平的基本方法：获得高、低电平的基本方法：获得高、低电平的基本方法：利用半导体开关元利用半导体开关元件（二极管、三极管）的导通、截止（即开、关）两件（二极管、三极管）的导通、截止（即开、关）两种工作状态来实现。种工作状态来实现。 逻辑逻辑逻辑逻辑0 0和逻辑和逻辑和逻辑和逻辑1 1： 电子电路中通常把高电平表示为电子电路中通常把高电平表示为逻辑逻辑1；把低电平表示为；把低电平表示为逻辑逻辑0。（正逻辑）。（正逻辑）逻辑门电路：逻辑门电路：逻辑门电路：逻辑门电路：用以实现基本和常用逻辑运算用以实现基本和常用逻辑运算的电子电路。简称门电路。的电子电路。简称门电路。基本和常用门电路有基本
7、和常用门电路有与与门、门、或或门、门、非非门（反相门（反相器）、器）、与非与非门、门、或非或非门、门、与或非门与或非门和和异或异或门等。门等。9.1.2 9.1.2 基本门电路基本门电路基本门电路基本门电路第第2页页1. “1. “1. “1. “与与与与”门电门电门电门电路路路路 当决定某事件的全部条件同时具备时，结果才会发生，这种因当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做果关系叫做“与与”逻辑逻辑，也称为，也称为逻辑乘逻辑乘。（1 1） “ “与与”逻辑关系逻辑关系F=AB与与与与逻辑功能：逻辑功能：逻辑功能：逻辑功能：有有有有0 0 0 0出出出出0 0 0 0，
8、全，全，全，全1 1 1 1出出出出1 1 1 1。第第2页页“ “与与与与” ” 门门门门真值表真值表“ “与与与与” ”门电路图符号门电路图符号 一个一个“ “与与与与” ”门的输入门的输入端至少为两个，输出端只端至少为两个，输出端只有一个。有一个。（2）实现与逻辑关系的电路称为）实现与逻辑关系的电路称为与门与门与门与门。第第2页页“ “与与与与” ”逻辑（逻辑乘）的运算规则逻辑（逻辑乘）的运算规则逻辑（逻辑乘）的运算规则逻辑（逻辑乘）的运算规则 与门的输入端可以有多个。下图为一个三输入与门与门的输入端可以有多个。下图为一个三输入与门电路的输入信号电路的输入信号A、B、C和输出信号和输出信
9、号F的波形图。的波形图。A BCF有有0出出0有有0出出0全全1出出1第第2页页2. “2. “2. “2. “或或或或”门电门电门电门电路路路路 当某事件发生的全部条件中至少有一个条件满足时，事件必然当某事件发生的全部条件中至少有一个条件满足时，事件必然发生，当全部条件都不满足时，事件决不会发生，这种因果关系叫发生，当全部条件都不满足时，事件决不会发生，这种因果关系叫做做“或或”逻辑逻辑，也称为，也称为逻辑加逻辑加。（1 1） “ “或或”逻辑关系逻辑关系F=A+B或或或或逻辑功能：逻辑功能：逻辑功能：逻辑功能：有有有有1 1 1 1出出出出1 1 1 1，全，全，全，全0 0 0 0出出出
10、出0 0 0 0。第第2页页 （2）实现或逻辑关系的电路称为实现或逻辑关系的电路称为或门或门。“ “或或或或” ” 门门门门真值表真值表“ “或或或或” ”门电路图符号门电路图符号 一个一个“ “或或或或” ”门的输入门的输入端也是至少两个，输出端端也是至少两个，输出端只有一个。只有一个。第第2页页“ “或或或或” ”逻辑（逻辑加）的运算规则逻辑（逻辑加）的运算规则逻辑（逻辑加）的运算规则逻辑（逻辑加）的运算规则 或门的输入端也可以有多个。下图为一个三输入或或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号门电路的输入信号A、B、C和输出信号和输出信号F的波形图。的波形图。A BCF
11、全全0出出0全全0出出0有有1出出1第第2页页3. “3. “3. “3. “非非非非”门电门电门电门电路路路路 当某事件相关的条件不满足时，事件必然发生；当条件满足时，当某事件相关的条件不满足时，事件必然发生；当条件满足时，事件决不会发生，这种因果关系叫做事件决不会发生，这种因果关系叫做“非非”逻辑逻辑。（1 1） “ “非非”逻辑关系逻辑关系非非非非逻辑功能：逻辑功能：逻辑功能：逻辑功能：给给给给1 1 1 1出出出出0 0 0 0，给，给，给，给0 0 0 0出出出出1 1 1 1。F=A输入输入A为高电平为高电平1(3V)时，三极管饱和导通，时，三极管饱和导通，输出输出F为低电平为低电
12、平0（0V)；输入输入A为低为低电平电平0(0V)时，三极时，三极管截止，输出管截止，输出F为高为高电平电平1（3V)。第第2页页逻辑非（逻辑反）的运算规则逻辑非（逻辑反）的运算规则“ “非非非非” ” 门门门门真值表真值表 一个一个“ “非非非非” ”门的输入门的输入端端只有只有只有只有1 1个个个个，输出端只有一，输出端只有一个。个。第第2页页9.1.3 9.1.3 复合门电路复合门电路复合门电路复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门由与门和非门构成与非门1. 1. 1. 1. 与非门与非门与
13、非门与非门与非门的逻辑功能：与非门的逻辑功能：与非门的逻辑功能：与非门的逻辑功能：有有有有0 0 0 0出出出出1 1 1 1；全；全；全；全1 1 1 1出出出出0 0 0 0。与非门真值表与非门真值表第第2页页内含内含4个两输入端的与非门，个两输入端的与非门，电源线及地线公用。电源线及地线公用。内含两个内含两个4输入端的与非门，输入端的与非门，电源线及地线公用。电源线及地线公用。第第2页页由或门和非门构成由或门和非门构成或非门或非门或非门或非门或非门的逻辑功能：或非门的逻辑功能：或非门的逻辑功能：或非门的逻辑功能：全全全全0 0 0 0出出出出1 1 1 1；有；有；有；有1 1 1 1出
14、出出出0 0 0 0。或非门真值表或非门真值表2. 2. 2. 2. 或或或或非门非门非门非门第第2页页3. 3. 3. 3. 与或与或与或与或非门非门非门非门第第2页页异或门和同或门的异或门和同或门的逻辑图符号逻辑图符号逻辑图符号逻辑图符号异或门功能：异或门功能：异或门功能：异或门功能：相异出相异出相异出相异出1 1 1 1；相同出；相同出；相同出；相同出0 0 0 0。异或门真值表异或门真值表4. 4. 4. 4. 异或异或异或异或门门门门同或门真值表同或门真值表同或门功能：同或门功能：同或门功能：同或门功能：相同出相同出相同出相同出1 1 1 1；相异出；相异出；相异出；相异出0 0 0
15、 0。5. 5. 5. 5. 同或同或同或同或门门门门第第2页页9.1.4 9.1.4 集成门电路集成门电路集成门电路集成门电路R5R1+UccR2R3AFT1T2T3T5BCR4T4F1ABCF1+UccR1等效电路等效电路1. TTL1. TTL集成电路集成电路集成电路集成电路输出级中输出级中T3、T4复合管电路构成达林顿电路，与电阻复合管电路构成达林顿电路，与电阻R5作为作为T5的的负载，不仅可降低电路的输出电阻，提高其负载能力，还可改善负载，不仅可降低电路的输出电阻，提高其负载能力，还可改善门电路输出波形，提高工作速度。门电路输出波形，提高工作速度。输入级输入级输入级等效电路输入级等效
16、电路显然显然F1=ABC 相当与门。相当与门。中间级中间级 中间级也称倒相级，即中间级也称倒相级，即在在T2的集电级和发射级同时的集电级和发射级同时输出两个相位相反的信号。输出两个相位相反的信号。推拉式输出级推拉式输出级第第2页页TTLTTL与非门的与非门的与非门的与非门的工作原理工作原理工作原理工作原理R5R1+UccR2R3AFT1T2T3T5BCR4T4F1输入信号中至少输入信号中至少有一个为低电平有一个为低电平（0.3V）时，低）时，低电平所对应的电平所对应的PN结导通，结导通，T1的基极电位被固的基极电位被固定在定在1V（0.3+0.7）。）。1V 输入端只要有一个为低电平，输入端只
17、要有一个为低电平，T1基极电位就会固定在基极电位就会固定在1V ，导致，导致T1深度饱和，深度饱和，F1电位为低电平电位为低电平0.3V。T2、T5 截止；截止；0.3V截止截止截止截止饱和饱和饱和饱和有有有有0 0出出出出1 1；T3、T4饱和导通（通过饱和导通（通过Ucc，R2）；）；TTL与非门的输出电位为：与非门的输出电位为：第第2页页R5R1+UccR2R3AFT1T2T3T5BCR4T4F1输入信号全部为高输入信号全部为高电平（电平（3.6V）时，）时，电源电源UCC经经R1、T1集集电结向电结向T2、T5基极基极提供电流，提供电流，T2、T5发射结导通后，发射结导通后，T1基极电
18、位被钳位在基极电位被钳位在2.1V。0.7+0.7+0.7=2.1V2.1V 输入端全部为高电平时，输入端全部为高电平时，T1基极电位就会钳位在基极电位就会钳位在2.1V ，使，使T1输出电输出电位位F1为为1.4V，T1处于倒置工作状态（即发射结反偏，集电结正偏）。处于倒置工作状态（即发射结反偏，集电结正偏）。0.7V截止截止微导通微导通0.7V0.7V全全全全1 1出出出出0 0。T1在此状态下在此状态下值较小，因此值较小，因此T2、T5饱和，饱和，T3微导通，微导通，T4截止；截止；TTL与非门的输出电位等于与非门的输出电位等于T5的饱和电位值：的饱和电位值：0V1.4V饱和饱和饱和饱和
19、第第2页页功能真值表功能真值表逻辑表达式逻辑表达式输入有输入有0，输出为，输出为1；输入全；输入全1，输出为，输出为0。&ABCF与非门图符号与非门图符号第第2页页（2 2）集电极开路的）集电极开路的）集电极开路的）集电极开路的TTLTTL与非门（与非门（与非门（与非门（OCOC门）门）门）门） 实际使用中，若将两个或多个逻辑门的输出端直实际使用中，若将两个或多个逻辑门的输出端直接与总线相连，就会得到附加的接与总线相连，就会得到附加的“线与线与线与线与”逻辑功能。逻辑功能。 上面讲到的普通上面讲到的普通TTL与非门，由于采用了推与非门，由于采用了推拉式输出电路，因此其输出电阻很低，使用时输拉式
20、输出电路，因此其输出电阻很低，使用时输出端不能长久接地或与电源短接。因此不能直接出端不能长久接地或与电源短接。因此不能直接让输出端与总线相连，即不允许直接进行上述让输出端与总线相连，即不允许直接进行上述“线与线与”。FR5UccT3T5T4R5UccT3T5T4G1G2线与线与 多个普通多个普通TTL与非门电路的输出端也不能连与非门电路的输出端也不能连接在一起后上总线。因为，当它们的输出端连接接在一起后上总线。因为，当它们的输出端连接在一起上到总线上，只要有一个与非门的输出为在一起上到总线上，只要有一个与非门的输出为高电平时，这个高电平输出端就会直接与其它低高电平时，这个高电平输出端就会直接与
21、其它低电平输出端连通而形成通路，总线上就会有一个电平输出端连通而形成通路，总线上就会有一个很大的电流很大的电流Ic由高电平输出端经总线流向低电平由高电平输出端经总线流向低电平输出端的门电路，该门电路将因功耗过大而极易输出端的门电路，该门电路将因功耗过大而极易烧毁。烧毁。第第2页页解决的办法：解决的办法：解决的办法：解决的办法：集电极开路，如左下图所示，称为集电极开路，如左下图所示，称为集电极开路集电极开路集电极开路集电极开路的的 与非门，简称与非门，简称OCOC门门门门。R1UccR2R3AFT1T2T5BC OC门在结构上将一般门在结构上将一般TTL门输门输出级的有源负载部分（如普通出级的有
22、源负载部分（如普通TTL与非门中的与非门中的T3、T4、R4）去除）去除,输出输出级晶体管级晶体管T5的集电极在集成电路内的集电极在集成电路内部不连接任何元件，直接作为输出部不连接任何元件，直接作为输出端（集电极开路）。端（集电极开路）。 OC门在使用时，应根据负载的大小和门在使用时，应根据负载的大小和要求，合理选择外接电阻要求，合理选择外接电阻RC的数值，并将的数值，并将RC和电源和电源UCC连接在连接在OC门的输出端。门的输出端。 另外另外另外另外 OCOC门还可以门还可以门还可以门还可以实现总线传输。实现总线传输。实现总线传输。实现总线传输。RCRcUccF&总线总线 OC门不但可以实现
23、门不但可以实现“ “线与线与线与线与” ”逻辑逻辑逻辑逻辑；还；还可以可以作为接口电路实现逻辑电平的转换；作为接口电路实现逻辑电平的转换；作为接口电路实现逻辑电平的转换；作为接口电路实现逻辑电平的转换；第第2页页R5R1+UccR2R3AFT1T2T3T5BR4T4F1（3 3）三态门）三态门）三态门）三态门三态门具有三种输出状态：三态门具有三种输出状态：高电平、低电平高电平、低电平高电平、低电平高电平、低电平和和高阻状态高阻状态高阻状态高阻状态。END1D2R电路分析：电路分析： 当当EN= 1 时，二极管时，二极管D2截截止，此时三态门是普通的与止，此时三态门是普通的与非门电路；非门电路；
24、F = AB； 当当EN= 0时（有效状态），时（有效状态），T1饱和，饱和，T2、T4截止，同时截止，同时D1导通使导通使T3、T5也截止。这时从也截止。这时从外往输入端看进去，电路呈现外往输入端看进去，电路呈现高阻态；高阻态； 因为三态门在因为三态门在EN=1时为普通时为普通与非门，有高、低电平两种状态，与非门，有高、低电平两种状态，在在EN=0时为高阻态，共有三种状时为高阻态，共有三种状态，因此称为三态门。态，因此称为三态门。三态门的逻辑符号如下：三态门的逻辑符号如下：ABE/DFENEN&第第2页页三态门真值表三态门真值表 三态门主要用于总线结构，三态门主要用于总线结构，实现用一根导线
25、轮流传送多路数实现用一根导线轮流传送多路数据。通常把用于传输多个门输出据。通常把用于传输多个门输出信号的导线叫做总线（母线）。信号的导线叫做总线（母线）。如下图所示。只要控制端轮流地如下图所示。只要控制端轮流地出现高电平（每一时刻只允许一出现高电平（每一时刻只允许一个门正常工作），总线上就轮流个门正常工作），总线上就轮流送出各个与非门的输出信号，由送出各个与非门的输出信号，由此可省去大量的机内连线。此可省去大量的机内连线。总线（总线（总线（总线（BUSBUS）D1E/D1&ENL L1 1D2E/D2&ENL L2 2DnE/Dn&ENL Ln n第第2页页（1 1）CMOSCMOS反相器反相
26、器反相器反相器1. CMOS1. CMOS门电路门电路门电路门电路工作管工作管T1为为N沟道增强型沟道增强型MOS管，负载管管，负载管T2为为P沟道增强型沟道增强型MOS管，两管的漏极接在一起作为电路的输出端，两管的栅极接在一起作管，两管的漏极接在一起作为电路的输出端，两管的栅极接在一起作为电路的输入端，为电路的输入端，T1、T2源极与其衬底相连，一个接地，一个接电源源极与其衬底相连，一个接地，一个接电源uiUDDT1T2u0NMOS管管PMOS管管 如果要使电路中的绝缘栅型场效应管形如果要使电路中的绝缘栅型场效应管形成导电沟道，成导电沟道，T T1 1的栅源电压必须大于开启电的栅源电压必须大
27、于开启电压的值，压的值，T T2 2的栅源电压必须低于开启电压的的栅源电压必须低于开启电压的值，所以，为使电路正常工作，电源电压值，所以，为使电路正常工作，电源电压U UDDDD必须大于两管开启电压的绝对值之和必须大于两管开启电压的绝对值之和。工作原理：工作原理：工作原理：工作原理：（1）ui0V时，时，T1截止，截止，T2导通。输出导通。输出 电压电压u0UDD；（2）uiUDD时，时，T1导通，导通，T2截止。输出截止。输出 电压电压u00V。第第2页页（2 2）CMOSCMOS传输门和模拟开关传输门和模拟开关传输门和模拟开关传输门和模拟开关CPuiUDDu0TNTP工作原理：工作原理：工
28、作原理：工作原理： 设高电平为设高电平为10V，低电平为，低电平为0V，电源电压为电源电压为10V。开启电压为。开启电压为3V。在在CP“1”，若输入电压为，若输入电压为0V7V，则，则TN的栅源电压不低于的栅源电压不低于3V，因，因此此TN管导通；若输入电压为管导通；若输入电压为3V10V，同理，同理，TP管导通，即在输入电压为管导通，即在输入电压为0V10V的范围内，至少有一个管子的范围内，至少有一个管子是导通的。输入电压可以传送到输出是导通的。输入电压可以传送到输出端。此时传输门相当于接通的开关。端。此时传输门相当于接通的开关。当当CP“0”， 无论输入电压在无论输入电压在0 V10V之
29、间如何变化，栅极和源之间如何变化，栅极和源极之间的电压无法满足管子导通沟道产生的条件，所以两个管子都截极之间的电压无法满足管子导通沟道产生的条件，所以两个管子都截止，输入电压无法传送到输出端。此时传输门相当于断开的开关。止，输入电压无法传送到输出端。此时传输门相当于断开的开关。 当传输门的控制信号由一个非门的输入和输出来提供时，就构成当传输门的控制信号由一个非门的输入和输出来提供时，就构成一个模拟开关，其电路和原理不再叙述。一个模拟开关，其电路和原理不再叙述。 第第2页页讨论题讨论题 F=ABC是三输入的是三输入的与门；与门；G是是非门非门。 TTL门的逻辑高电平约为门的逻辑高电平约为3.6V
30、；低电；低电平约为平约为0.3V。CMOSCMOS门的逻辑高电平约为门的逻辑高电平约为510V, ,低电平约为低电平约为00.4V. .使用时特别要使用时特别要注意注意CMOSCMOS门芯片不用的输入端不能悬空门芯片不用的输入端不能悬空！其他注意事项可参看课本。！其他注意事项可参看课本。TTL门和门和CMOS门的逻门的逻辑高电平和逻辑低电平辑高电平和逻辑低电平大约为多少？使用时两大约为多少？使用时两类门各要注意些什么？类门各要注意些什么？两个两个TTLTTL与非门的输与非门的输出端可以直接连接出端可以直接连接吗？为什么？吗？为什么？三态门与普通三态门与普通TTL与非门相比有什么与非门相比有什么
31、不同？三态门主要不同？三态门主要应用于什么场合？应用于什么场合？逻辑函数逻辑函数F=ABCF=ABC和和G=AG=A各为各为何门？画出它们的逻辑图何门？画出它们的逻辑图符号和写出其真值表符号和写出其真值表. . 普通与非门只有高电平和低电平普通与非门只有高电平和低电平两种状态，三态门除了这两种状两种状态，三态门除了这两种状态还有高阻态态还有高阻态。三态门主要应用。三态门主要应用于总线传送，它可进行单向数据于总线传送，它可进行单向数据传送，也可以进行双向数据传送。传送，也可以进行双向数据传送。第第2页页9.29.2 组合逻辑电路分析基础9.2.19.2.1 计数制与代码计数制与代码计数制与代码计
32、数制与代码 9.2.29.2.2 逻辑函数的化简逻辑函数的化简逻辑函数的化简逻辑函数的化简 9.2.39.2.3 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 第第2页页 9.2.1 9.2.1 9.2.1 9.2.1 计数制与代码计数制与代码计数制与代码计数制与代码1.1.1.1.计数制计数制计数制计数制 计数制是用表示计数值符号的个数（称为基数）来命名的。计数制是用表示计数值符号的个数（称为基数）来命名的。日常生活中，人们常用的计数制是日常生活中，人们常用的计数制是十进制十进制十进制十进制，而在，而在数字电路中通常数字电路中通常数字电路中通常数字电路中通常采用的是二进制采用的是二进制采
33、用的是二进制采用的是二进制，有时也采用，有时也采用八进制八进制八进制八进制和和十六进制十六进制十六进制十六进制。（1 1）基）基）基）基 数：数：数：数：指在该进位制中可能用到的数码的个数。如二进制有指在该进位制中可能用到的数码的个数。如二进制有0 和和1两个数码，因此基数是两个数码，因此基数是2；十进制有；十进制有09十个数码，十个数码， 基数是基数是10。（2 2） 位位位位 权：权：权：权：任意一种进位制的数中，每一位的数码代表的权不同，任意一种进位制的数中，每一位的数码代表的权不同， 例如十进制数例如十进制数535=5102+3101+5100，显然百位的，显然百位的 5代表代表500
34、,个位的个位的5代表代表5个；其中位权是个；其中位权是10的幂。的幂。两个概念两个概念两个概念两个概念第第2页页（1 1 1 1）十进制）十进制）十进制）十进制特点特点十进制计数各位的基数是十进制计数各位的基数是1010；十进制数的每一位必定是十进制数的每一位必定是0 09 9十个数码中的一个；十个数码中的一个；十进制数低位和相邻高位之间的进位关系是十进制数低位和相邻高位之间的进位关系是“逢逢1010进进1 1”；同一个数字符号在不同的数位代表的权不同，权是同一个数字符号在不同的数位代表的权不同，权是1010的幂。的幂。（2 2 2 2）二进制）二进制）二进制）二进制特点特点二进制计数各位的基
35、数是二进制计数各位的基数是2 2；二进制数的每一位必定是二进制数的每一位必定是1 1和和0 0两个二进制数码中的一个；两个二进制数码中的一个；二进制数低位和相邻高位之间的进位关系是二进制数低位和相邻高位之间的进位关系是“逢逢2 2进进1 1”；同一个数字符号在不同的数位代表的权不同，权是同一个数字符号在不同的数位代表的权不同，权是2 2的幂。的幂。第第2页页（3 3 3 3）八进制和十六进制）八进制和十六进制）八进制和十六进制）八进制和十六进制八进制特点八进制特点八进制计数各位的基数是八进制计数各位的基数是8 8；八进制数的每一位必定是八进制数的每一位必定是0 07 7中八个数码中的一个；中八
36、个数码中的一个；八进制数低位和相邻高位之间的进位关系是八进制数低位和相邻高位之间的进位关系是“逢逢8 8进进1 1”；同一个数字符号在不同的数位代表的权不同，权是同一个数字符号在不同的数位代表的权不同，权是8 8的幂。的幂。十六进制特点十六进制特点十六进制计数各位的基数是十六进制计数各位的基数是1616；十六进制数的每一位必定是十六进制数的每一位必定是0 01515中十五个数码中的一个；中十五个数码中的一个；十六进制数低位和相邻高位之间的进位关系是十六进制数低位和相邻高位之间的进位关系是“逢逢1616进进1 1”；同一个数字符号在不同的数位代表的权不同，权是同一个数字符号在不同的数位代表的权不
37、同，权是1616的幂。的幂。第第2页页同样的数码在同样的数码在不同的数位上不同的数位上代表的数值不代表的数值不同。同。 任意一个十进制数都可以表示为各个数位上的数码任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称为与其对应的权的乘积之和，称为位权展开式。位权展开式。位权展开式。位权展开式。(5555)105103 510251015100(209.04)10 2102 0101910001014 102又如：又如：即：即：第第2页页2.2.2.2.数制转换数制转换数制转换数制转换第第2页页 任意进制数任意进制数任意进制数任意进制数按位权展开后，即可以转换为按位权展开后，即
38、可以转换为按位权展开后，即可以转换为按位权展开后，即可以转换为十进制数。十进制数。十进制数。十进制数。二进制数与八进制数之间的相互转换二进制数与八进制数之间的相互转换二进制数与八进制数之间的相互转换二进制数与八进制数之间的相互转换1 1 0 1 0 1 0 . 0 10 00 (152.2)8（2）八进制数转换为二进制数：将每位八进制数用）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。位二进制数表示。= 011 111 100 . 010 110(374.26)8（1）二进制数转换为八进制数：）二进制数转换为八进制数： 将二进制数由小数点将二进制数由小数点开始，整数部分向左，小数部
39、分向右，每开始，整数部分向左，小数部分向右，每3位分成一位分成一组，不够组，不够3位补零，则每组二进制数便是一位八进制位补零，则每组二进制数便是一位八进制数。数。第第2页页1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16=（1010 1111 0100 . 0111 0110）2(AF4.76)16 二进制数与十六进制数之间的相互转换，按照每二进制数与十六进制数之间的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。位二进制数对应于一位十六进制数进行转换。二进制数与十六进制数之间的相互转换二进制数与十六进制数之间的相互转换二进制数与十六进制数之间的相互
40、转换二进制数与十六进制数之间的相互转换十进制数转换成二进制数十进制数转换成二进制数十进制数转换成二进制数十进制数转换成二进制数原理原理原理原理：将整数部分和小数部分分别进行转换。：将整数部分和小数部分分别进行转换。 对整数部分采用基数连除法；小数部对整数部分采用基数连除法；小数部分分 采用基数连乘法。转换后再合并。采用基数连乘法。转换后再合并。整数部分整数部分 除除除除2 2取余法；取余法；取余法；取余法；小数部分小数部分乘乘乘乘2 2取整法。取整法。取整法。取整法。第第2页页整数部分整数部分整数部分整数部分除除除除2 2取余法取余法取余法取余法小数部分小数部分小数部分小数部分乘乘乘乘2 2取
41、整法取整法取整法取整法所以：所以：所以：所以：(44.375)(44.375)1010(101100.011)(101100.011)2 2 采用基数连除、连乘法，可将十进制数转换为采用基数连除、连乘法，可将十进制数转换为二进制数，再根据二进制与任意进制之间的转换规二进制数，再根据二进制与任意进制之间的转换规则，进而转换为任意进制数。则，进而转换为任意进制数。第第2页页练习练习把下列二进制数转换成八进制数把下列二进制数转换成八进制数（10011011100）2=（ ）8（11100110110）2=（ ）8把下列二进制数转换成十六进制数把下列二进制数转换成十六进制数（1001101110011
42、011）2=（ ）16（1110010011010110）2=（ ）16把下列十进制数转换成二进制、八进制数和十六进制数把下列十进制数转换成二进制、八进制数和十六进制数（364.225）10=（ ）2=（ ）16=（ ）8（74.5）10=（ ）2=（ ）16=（ ）8 第第2页页3.3.3.3.二进制代码二进制代码二进制代码二进制代码 用以表示十进制数码、字母、符号等信息的一定用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。位数的二进制数称为代码。 二二- -十进制代码：用十进制代码：用4 4位二进制数位二进制数b3b2b1b0来表示十进来表示十进制数中的制数中的 0 9
43、十个数码。简称十个数码。简称BCDBCD码码码码。 2421码码的权值依次为的权值依次为2、4、2、1；余余3码码由由8421BCD码每个代码加码每个代码加0011得到；得到；格雷码格雷码是一种是一种循环码循环码循环码循环码，其特点是，其特点是任意相邻的两个字码，仅有一位代码不同，其它位相同。任意相邻的两个字码，仅有一位代码不同，其它位相同。 用四位自然二进制码中的前用四位自然二进制码中的前10个数码来表示十进制数个数码来表示十进制数码，让各位的权值依次为码，让各位的权值依次为8、4、2、1，称为，称为8421 BCD码码。第第2页页第第2页页 9.2.2 9.2.2 9.2.2 9.2.2
44、逻辑函数的化简逻辑函数的化简逻辑函数的化简逻辑函数的化简1. 1. 逻辑代数的公式、定律和逻辑运算规则逻辑代数的公式、定律和逻辑运算规则逻辑代数的公式、定律和逻辑运算规则逻辑代数的公式、定律和逻辑运算规则逻辑代数的基本定律逻辑代数的基本定律逻辑代数的基本定律逻辑代数的基本定律第第2页页(A+B)(A+C)=AA+AB+AC+BC(A+B)(B+C)=A+BC(A+B)(B+C)=A+BC=A+AB+AC+BCAA=AAA=A=A(1+B+C)+BC含有含有A A的项提取的项提取=A+BC1+B+C=11+B+C=1证明：A+A=1A+A=1A1=1A1=1证明：A+AB=A+BA+AB=A+B
45、第第2页页若若若若两两两两个个个个乘乘乘乘积积积积项项项项中中中中分分分分别别别别包包包包含含含含同同同同一一一一个个个个因因因因子子子子的的的的原原原原变变变变量量量量和和和和反反反反变变变变量量量量，而而而而其其其其他他他他因因因因子子子子都都都都相相相相同同同同时时时时，则则则则这这这这两两两两项项项项可可可可以以以以合合合合并并并并成成成成一一一一项项项项，并并并并消消消消去去去去互互互互为为为为反反反反变变变变量量量量的的的的因因因因子子子子。2.2.2.2.逻辑函数的代数化简法逻辑函数的代数化简法逻辑函数的代数化简法逻辑函数的代数化简法逻辑函数化简的意义：逻辑表达式越简单，实现它的
46、电路越简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。单，电路工作越稳定可靠。运用摩根定律运用摩根定律运用摩根定律运用摩根定律运用分配律运用分配律运用分配律运用分配律运用分配律运用分配律运用分配律运用分配律利用公式利用公式利用公式利用公式1 1，将两项合并为一项，并消去一个变量。将两项合并为一项，并消去一个变量。将两项合并为一项，并消去一个变量。将两项合并为一项，并消去一个变量。第第2页页如如如如果果果果乘乘乘乘积积积积项项项项是是是是另另另另外外外外一一一一个个个个乘乘乘乘积积积积项项项项的的的的因因因因子子子子，则则则则这这这这另另另另外外外外一一一一个个个
47、个乘乘乘乘积积积积项项项项是是是是多多多多余余余余的的的的，可可可可消消消消去去去去。运用摩根定律运用摩根定律运用摩根定律运用摩根定律利用公式，消去多余的项。利用公式，消去多余的项。利用公式，消去多余的项。利用公式，消去多余的项。利用公式，消去多余的变量。利用公式，消去多余的变量。利用公式，消去多余的变量。利用公式，消去多余的变量。如如如如果果果果一一一一个个个个乘乘乘乘积积积积项项项项的的的的反反反反是是是是另另另另一一一一个个个个乘乘乘乘积积积积项项项项的的的的因因因因子子子子，则则则则这这这这个个个个因因因因子子子子是是是是多多多多余余余余的的的的，可可可可消消消消去去去去。运用吸收律运
48、用吸收律运用吸收律运用吸收律第第2页页 利用公式（），为某一项配上其所缺的变量，利用公式（），为某一项配上其所缺的变量，以便用其它方法进行化简。以便用其它方法进行化简。利用公式，为某项配上其所能合并的项。利用公式，为某项配上其所能合并的项。利用公式，为某项配上其所能合并的项。利用公式，为某项配上其所能合并的项。第第2页页3.3.3.3.逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法（1 1） 最小项最小项最小项最小项 设有设有 n 个变量，它们组成的与项中每个变量或以原变量或以个变量，它们组成的与项中每个变量或以原变量或以反变量形式出现一次，且仅出现一
49、次，此与项称之为反变量形式出现一次，且仅出现一次，此与项称之为 n 个变量的个变量的最小项。对于最小项。对于 n 个变量就可构成个变量就可构成 2n个最小项，分别记为个最小项，分别记为 mn； 其中下标值其中下标值 n：当各最小项变量按一定顺序排好后，用：当各最小项变量按一定顺序排好后，用 1 代代替其中的原变量，替其中的原变量， 0 代替其中的反变量，便得一个二进制数，该代替其中的反变量，便得一个二进制数，该二进制数的等值十进制即为二进制数的等值十进制即为 n的值。的值。 例如：例如： 三变量的三变量的 8 个最小项可以表示为：个最小项可以表示为：ABC = m0 ABC = m1 ABC
50、= m2 ABC = m3ABC = m4 ABC = m5 ABC = m6 ABC = m7 同理，两变量有同理，两变量有4个最小项：个最小项：00（m0），），01（m1），），10（m2），），11（m3）；四变量有）；四变量有16个最小项个最小项m0m15.第第2页页 最小项性质：最小项性质：最小项性质：最小项性质：对于任意一个最小项，只有一组对于任意一个最小项，只有一组对于任意一个最小项，只有一组对于任意一个最小项，只有一组变量的取值使它的值为变量的取值使它的值为变量的取值使它的值为变量的取值使它的值为1 1；任意两个最小项的乘积；任意两个最小项的乘积；任意两个最小项的乘积；任意两
51、个最小项的乘积恒等于零；恒等于零；恒等于零；恒等于零；n n个变量的个变量的个变量的个变量的2 2n n个最小项之和等于个最小项之和等于个最小项之和等于个最小项之和等于1 1。m0m1m2m3m4m5m6m7A B C A B CA B CA B C A B CA B C A B CA B C00000101001110010111011101234567编号编号最小项最小项A B C序号序号第第2页页 逻辑函数被表达成一系列乘积项之和，则称之逻辑函数被表达成一系列乘积项之和，则称之为为“ “与或与或与或与或” ”表达式。表达式。 如果构成函数的如果构成函数的“与或与或”表达式中每一个乘积表达
52、式中每一个乘积项项(与项与项)均为最小项时均为最小项时，则这种表达式称之为则这种表达式称之为最小最小最小最小项标准式项标准式项标准式项标准式，且这种表示是且这种表示是唯一的唯一的唯一的唯一的。如：如：F(A,B,C) = AC + AB + BC = ABC + ABC + ABC + ABC = m2 m3 m5 m7 = m(2,3,5,7)函数的最小项标准式函数的最小项标准式函数的最小项标准式函数的最小项标准式第第2页页（2 2） 卡诺图卡诺图卡诺图卡诺图 卡诺图是逻辑函数真值表的一种图形表示，卡诺图原则上不受卡诺图是逻辑函数真值表的一种图形表示，卡诺图原则上不受变量个数的限制，利用卡诺
53、图可以有规律地化简逻辑函数表达式，变量个数的限制，利用卡诺图可以有规律地化简逻辑函数表达式，并能直观地写出逻辑函数的最简式。并能直观地写出逻辑函数的最简式。 卡诺图是一种平面方格阵列图，它将最小项按相邻原则排列到卡诺图是一种平面方格阵列图，它将最小项按相邻原则排列到小方格内。卡诺图的画图规则：小方格内。卡诺图的画图规则：任意两个几何位置相邻的最小项之任意两个几何位置相邻的最小项之任意两个几何位置相邻的最小项之任意两个几何位置相邻的最小项之间，只允许有一个变量的取值不同间，只允许有一个变量的取值不同间，只允许有一个变量的取值不同间，只允许有一个变量的取值不同。m0m1m2m3AB0101两变量的
54、卡诺图两变量的卡诺图三变量的卡诺图三变量的卡诺图m0m1m4m5ABC000101m3m2m7m61110第第2页页四变量的卡诺图四变量的卡诺图m0m1m4m5ABCD00010001m3m2m7m61110m12m13m8m9m15m14m11m101110用卡诺图表示逻辑函数用卡诺图表示逻辑函数用卡诺图表示逻辑函数用卡诺图表示逻辑函数 F = m1 + m2 + m5 + m7 ，其真值表和卡诺图标注如下：其真值表和卡诺图标注如下：例：例：例：例：01324576 BCA11110001111001 把给定的逻辑函数化为最小项标准式；把给定的逻辑函数化为最小项标准式； 按变量数画出相应卡诺
55、图；按变量数画出相应卡诺图；把最小项标准式中含有的最小项在方格把最小项标准式中含有的最小项在方格内标内标“1” 所有标有所有标有“1”的小方格就是该逻辑函的小方格就是该逻辑函数中的项。数中的项。行号行号ABCFmi012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101100101m0m1m2m3m4m5m6m7第第2页页 F1 = AC + ABC + BC 将将函数化为标准式，即：函数化为标准式，即： F1 = ABC + ABC + ABC + ABC + ABC = m1 + m4 + m5 + m6 + m7 = m (1,4,5,6,7)
56、 F1的卡诺图如下：的卡诺图如下：例：例：m0m1m4m5ABC000101m3m2m7m6111011111第第2页页 也可以按逻辑函数式中也可以按逻辑函数式中也可以按逻辑函数式中也可以按逻辑函数式中“ “与、或与、或与、或与、或” ”的几何含义的几何含义的几何含义的几何含义直接把函数标注到卡诺图上。直接把函数标注到卡诺图上。直接把函数标注到卡诺图上。直接把函数标注到卡诺图上。例：例：F2 = ABC + AC + BCm0m1m4m5ABC000101m3m2m7m6111011111第第2页页用卡诺图化简逻辑函数的基本原理用卡诺图化简逻辑函数的基本原理用卡诺图化简逻辑函数的基本原理用卡诺
57、图化简逻辑函数的基本原理 2个小方格相邻时，可以合并为一项，同时消去一个互非的变量；个小方格相邻时，可以合并为一项，同时消去一个互非的变量；4个小方格组成一个大方块，或组成一行（列），或在相邻两行（列）个小方格组成一个大方块，或组成一行（列），或在相邻两行（列）的两端，或处于四角时，可以合并为一项，同时消去两个互非的变的两端，或处于四角时，可以合并为一项，同时消去两个互非的变量；量；8个小方格组成一个长方形，或处于两边的两行（两列），可合个小方格组成一个长方形，或处于两边的两行（两列），可合并为一项，同时消去三个互非的变量；如果逻辑变量为并为一项，同时消去三个互非的变量；如果逻辑变量为5个或个
58、或5个以个以上时，在用卡诺图化简时，合并的小方格应组成正方形或长方形，上时，在用卡诺图化简时，合并的小方格应组成正方形或长方形，同时满足相邻原则（不一定是几何上的相邻）。同时满足相邻原则（不一定是几何上的相邻）。 根据变量的数目，画出函数的卡诺图；根据变量的数目，画出函数的卡诺图；合并最小项的规律：合并最小项的规律：合并最小项的规律：合并最小项的规律：化简的步骤：化简的步骤：化简的步骤：化简的步骤： 合并最小项，即把可以合并的最小项用卡诺圈圈起来；合并最小项，即把可以合并的最小项用卡诺圈圈起来； 按每个圈作为一个乘积项，将各乘积项相加，写出化简后的按每个圈作为一个乘积项，将各乘积项相加，写出化
59、简后的 与或表达式。与或表达式。第第2页页例：例：化简化简 F1= m(1,3,4,5,9,11,12,13,14,15)第一步：将函数第一步：将函数F1表示在卡诺表示在卡诺图中；图中；ABCD00010001111011100111100011011110函数式中含有的最小项用函数式中含有的最小项用“1”标在对应的方格内，标在对应的方格内，其它方格标其它方格标“0”。第二步：选择出必要极大圈，注意卡诺圈只能圈住相邻的最小项第二步：选择出必要极大圈，注意卡诺圈只能圈住相邻的最小项为为2n，即相邻，即相邻2个方格；个方格；4个方格；个方格；8个方格；个方格；16个方格个方格第三步：消去第三步：消
60、去卡诺圈内互非的变量，写出化简后的与或表达式。卡诺圈内互非的变量，写出化简后的与或表达式。即：即：即：即：F1=BC+AB+CD+AD第第2页页例：例：化简化简 F2= m(1,2,3,4,5,7,14,15)ABCD00010001111011100111111000001100 F2=ABC+AD+ABC+ABC由卡诺图化简后可得：由卡诺图化简后可得：由卡诺图化简后可得：由卡诺图化简后可得：例：例：F3=AB+AC+ABC+ABCABC00010111101111可得：可得：可得：可得： F3=A这三个这三个2个方格的卡诺圈各消去一个方格的卡诺圈各消去一个互非的变量个互非的变量D。4个方格
61、的卡诺圈消去两个个方格的卡诺圈消去两个互非的变量互非的变量B和和C。第第2页页4.4.4.4.带有约束项的逻辑函数的化简带有约束项的逻辑函数的化简带有约束项的逻辑函数的化简带有约束项的逻辑函数的化简 如果一个有如果一个有n个变量的逻辑函数，它的最小项数为个变量的逻辑函数，它的最小项数为2n个，但在个，但在实际应用中可能仅用一部分，另外一部分禁止出现或者出现后对实际应用中可能仅用一部分，另外一部分禁止出现或者出现后对电路的逻辑状态无影响，我们称这部分最小项为无关最小项（也电路的逻辑状态无影响，我们称这部分最小项为无关最小项（也称为约束项），用称为约束项），用d表示。表示。 由于无关最小项对最终的
62、逻辑结果无影响，因此在化简的过程由于无关最小项对最终的逻辑结果无影响，因此在化简的过程中，可以根据化简的需要将这些约束项看作中，可以根据化简的需要将这些约束项看作1或者或者0。约束项在卡诺。约束项在卡诺图中填写时用图中填写时用表示。表示。 用卡诺图化简逻辑函数用卡诺图化简逻辑函数 ：F =m（1，3，5，7，9）+d（10，11，12，13，14，15）例：例：11111可得：可得：可得：可得： F=DABCD00 01 11 1000011110 利用约束项化简的过程中，尽量利用约束项化简的过程中，尽量不要将不需要的约束项也画入圈内，不要将不需要的约束项也画入圈内，否则得不到函数的最简形式。
63、否则得不到函数的最简形式。 第第2页页练习练习1.F AB+AB (C+D) E化简下列逻辑函数式化简下列逻辑函数式化简下列逻辑函数式化简下列逻辑函数式2.F = AB + AC + BC 3.F = AB + BC + BC + AB4.F = AB + AC + BC + CB + BD + DB + ADE ( F + G )5.F= m(0,8,9,10,11,12,13,14,15)6.F=(A+B)(A+D)(A+C)7.F = m(4,5,13,15) + d (2,3,7,9,14)8.F = m(11,12,13,14,15) + d (5,6,7,8,9,10)9.F =
64、m(3,5,7,9,11) + d (0,1,2,13,14,15)第第2页页 9.2.3 9.2.3 9.2.3 9.2.3 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路1. 1. 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析 在数字电路中，如果任意时刻的输出信号，仅取决于在数字电路中，如果任意时刻的输出信号，仅取决于该时刻输入信号逻辑取值的组合，而与输入信号作用前电该时刻输入信号逻辑取值的组合，而与输入信号作用前电路原有的状态无关，这类数字电路称为路原有的状态无关，这类数字电路称为组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路。 所谓分析，就是根据给定的逻
65、辑电路，找出其输出信号和输入信所谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路的逻辑功能。号之间的逻辑关系，确定电路的逻辑功能。组合逻辑电路的一般分析步骤如下：组合逻辑电路的一般分析步骤如下：组合逻辑电路的一般分析步骤如下：组合逻辑电路的一般分析步骤如下：用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系；用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系；用公式法或者卡诺图法化简，写出最简逻辑表达式；用公式法或者卡诺图法化简，写出最简逻辑表达式；根据最简逻辑函数式列出功能真值表；根据最简逻辑函数式列出功能真值表；根据真值表写出逻辑功能说明，以便理解电路的
66、作用。根据真值表写出逻辑功能说明，以便理解电路的作用。第第2页页当输入当输入A、B、C中有中有2 2个或个或3 3个为个为1 1时，输时，输出出Y为为1 1，否则输出，否则输出Y为为0 0。所以这个电路。所以这个电路实际上是一种实际上是一种3 3人表决用的组合电路：只人表决用的组合电路：只要有要有2票或票或3票同意，表决就通过。票同意，表决就通过。化简后化简后化简后化简后例：例： 1 2 3 4 第第2页页例：例：应用反演律应用反演律应用反演律应用反演律第第2页页电路真值表电路真值表电路的输出电路的输出F只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。F和和A、B的逻辑关系为：
67、的逻辑关系为：A、B中只要一中只要一个为个为0，F=1；A、B全为全为1时，时，F=0。所以所以F和和A、B的逻辑关系的逻辑关系为为与非运算与非运算与非运算与非运算的关系。的关系。电路的逻辑功能电路的逻辑功能电路的逻辑功能电路的逻辑功能ABC0001011110111111A AB B由卡诺图找出为由卡诺图找出为由卡诺图找出为由卡诺图找出为1 1的最小项的最小项的最小项的最小项第第2页页2. 2. 组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计 组合逻辑电路的设计是根据给定的实际逻辑功能，找出实组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该功能的逻辑电路。现该
68、功能的逻辑电路。组合逻辑电路设计步骤如下：组合逻辑电路设计步骤如下：组合逻辑电路设计步骤如下：组合逻辑电路设计步骤如下： 根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用用字母设出，另外用0和和1各表示一种状态，找出逻辑函数和逻辑各表示一种状态，找出逻辑函数和逻辑变量之间的关系；变量之间的关系； 根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式；值表写出逻辑表达式； 化简逻辑函数；化简逻辑函数； 根据最简逻辑表达式画出逻辑电路；根据最简逻辑表达式画
69、出逻辑电路； 验证所作的逻辑电路是否能满足设计的要求（特别是有约束验证所作的逻辑电路是否能满足设计的要求（特别是有约束条件时要验证约束条件中的最小项对电路工作状态的影响）。条件时要验证约束条件中的最小项对电路工作状态的影响）。 第第2页页用与非门设计一个交通报警控制电路。交通信用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄号灯有红、绿、黄3种，种，3 3种灯分别单独工作或种灯分别单独工作或种灯分别单独工作或种灯分别单独工作或黄、绿灯同时工作时属正常情况黄、绿灯同时工作时属正常情况黄、绿灯同时工作时属正常情况黄、绿灯同时工作时属正常情况，其他情况均，其他情况均属故障，出现故障时输出报警
70、信号。属故障，出现故障时输出报警信号。 设红、绿、黄灯分别用设红、绿、黄灯分别用A、B、C表示，灯亮时为正常工作，表示，灯亮时为正常工作，其值为其值为1，灯灭时为故障现象，其值为，灯灭时为故障现象，其值为0；输出报警信号用；输出报警信号用F表示，表示，正常工作时正常工作时F值为值为0，出现故障时，出现故障时F值为值为1。列出真值表如下：。列出真值表如下： 1 1 例：例：第第2页页 2 3 4 第第2页页 5 第第2页页练习练习&ABSi&Ci1. 1.分析下面电路的逻辑功能分析下面电路的逻辑功能分析下面电路的逻辑功能分析下面电路的逻辑功能2. 2. 用与非门设计一个三变量的判偶电路。用与非门
71、设计一个三变量的判偶电路。用与非门设计一个三变量的判偶电路。用与非门设计一个三变量的判偶电路。3. 3. 用与非门设计一个四变量的多数表决电路。其用与非门设计一个四变量的多数表决电路。其用与非门设计一个四变量的多数表决电路。其用与非门设计一个四变量的多数表决电路。其中中中中A A为主裁判，同意时占两分，其他裁判同意时为主裁判，同意时占两分，其他裁判同意时为主裁判，同意时占两分，其他裁判同意时为主裁判，同意时占两分，其他裁判同意时占占占占1 1分，只要得分，只要得分，只要得分，只要得3 3分就通过。分就通过。分就通过。分就通过。第第2页页 能实现把某种能实现把某种特定信息特定信息特定信息特定信息
72、转换为机器识别的转换为机器识别的二进制代二进制代二进制代二进制代码码码码的组合逻辑电路称为的组合逻辑电路称为编码器编码器编码器编码器。 由于中、大规模集成电路由于中、大规模集成电路的出现，组合逻辑电路在设计的出现，组合逻辑电路在设计概念上发生了很大的变化，现概念上发生了很大的变化，现在已经有了逻辑功能很强的组在已经有了逻辑功能很强的组合逻辑器件，常用的组合逻辑合逻辑器件，常用的组合逻辑电路部件有加法器、数值比较电路部件有加法器、数值比较9.3 9.3 编码器编码器编码器编码器器、编码器、译码器、数据选择器和数据分配器等。灵活器、编码器、译码器、数据选择器和数据分配器等。灵活地应用它们，将会使组
73、合逻辑电路在设计时事半功倍。下地应用它们，将会使组合逻辑电路在设计时事半功倍。下面我们向大家介绍其中的一些组合逻辑器件。面我们向大家介绍其中的一些组合逻辑器件。 9.3.1 109.3.1 10线线线线4 4线编码器线编码器线编码器线编码器9.3.2 9.3.2 变量编码器变量编码器变量编码器变量编码器第第2页页9.3.1 10线线4线编码器线编码器 10线线4线编码器是将十进制数码转换为二进制代线编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有码的组合逻辑电路。常用的集成芯片有74LS147等。等。74LS14774LS147的逻辑符号和管脚功能的逻辑符号和管脚功能的逻辑
74、符号和管脚功能的逻辑符号和管脚功能1 2 3 4 5 6 7 816 15 14 13 12 11 10 9I1I9为输入信号端；为输入信号端；AD为输出端，均为低电平有效。为输出端，均为低电平有效。7 4 L S 1 4 77 4 L S 1 4 7第第2页页74LS14774LS147编码器真值表编码器真值表编码器真值表编码器真值表输入输入输出输出 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 0 01 0 0
75、 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0ABCDIIIIIIIII 987654321第第2页页 从真值表中可以看出，当无输入信号或输入信号中无低电平从真值表中可以看出，当无输入信号或输入信号中无低电平“0”0”时，输出端全部为高电平时，输出端全部为高电平“1”1”；若输入端；若输入端I9为为“0”0”时，不时，不论其它输入端是否有输入信号输入，输出为论其它输入端是否有输入信号输入，输出为01100110（10011001的反码）；的反码）；再根据其它输入端的输入情况可以得出相应的输出代码，再根据其它输入端的输入情况可以得出相应的输出代码， I9的优的优先级别
76、最高，先级别最高， I1的优先级别最低。的优先级别最低。9.3.2 9.3.2 变量编码器变量编码器变量编码器变量编码器 变量编码器的输出位变量编码器的输出位数为数为n时，输入端的数量时，输入端的数量为为2n。下面以。下面以8线线3线线优先编码器优先编码器74LS148为为例，介绍这类编码器的例，介绍这类编码器的功能及应用。功能及应用。1 2 3 4 5 6 7 816 15 14 13 12 11 10 97 4 L S 1 4 87 4 L S 1 4 8 显然，显然，74LS147芯片是一种优先编码器。芯片是一种优先编码器。在优先编码器中优先级在优先编码器中优先级别高的信号排斥级别低的信
77、号，具有单方面排斥的特性别高的信号排斥级别低的信号，具有单方面排斥的特性。74LS148的管脚排列图的管脚排列图第第2页页 管脚排列图中，管脚排列图中，I0 I7为输入信号端，为输入信号端， Y0 Y2为为输出端，输出端， S为使能输入端，为使能输入端， OE为使能输出端，为使能输出端， GS为片为片优先编码输出端。优先编码输出端。 当使能输入端当使能输入端S时，电路处于禁止编码状态，时，电路处于禁止编码状态，所有的输出端全部输出高电平所有的输出端全部输出高电平“”；当使能输入端；当使能输入端S时，电路处于正常编码状态，输出端的电平由时，电路处于正常编码状态，输出端的电平由I0 I7 的输入信
78、号而定。的输入信号而定。 I7的优先级别最高，的优先级别最高， I0级别最低。级别最低。 使能输出端使能输出端OE 时，表示电路处于正常编码同时，表示电路处于正常编码同时又无输入编码信号的状态。时又无输入编码信号的状态。 片优先编码输出端片优先编码输出端GS时，表示电路处于正常编时，表示电路处于正常编码且又有编码信号输入时的状态。码且又有编码信号输入时的状态。第第2页页74LS14874LS148优先编码器真值表优先编码器真值表优先编码器真值表优先编码器真值表输入输入输出输出1000000000 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1
79、 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 0 0 0 0 0 1 0 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1I0I2I1I3I5I4I7I6SY2Y0OEGSY1第第2页页 利用使能端的作用，可以用两块利用使能端的作用，可以用两块74LS148扩展为扩展为16线线4线优线优先编码器。先编码器。 74LS14874LS148优先编码器的扩展应用优先编码器的扩展应用优先编码器的扩展应用优先编码器的扩展应用74 L S 14 874 L S 14 874 L S 1
80、4 874 L S 14 8&GSY3Y2Y0Y1OE 当高位芯片的使能输入端为当高位芯片的使能输入端为“0”时，允许对时，允许对I8I15编码，当高位芯片有编编码，当高位芯片有编码信号输入时，码信号输入时，OE为为1，它控制低位芯片处于禁止状态；若当高位芯片无编码，它控制低位芯片处于禁止状态；若当高位芯片无编码信号输入时，信号输入时，OE为为0，低位芯片处于编码状态。高位芯片的，低位芯片处于编码状态。高位芯片的GS端作为输出信号端作为输出信号的高位端，输出信号的低三位由两块芯片的输出端对应位相的高位端，输出信号的低三位由两块芯片的输出端对应位相“与与”后得到。在后得到。在有编码信号输入时，两
81、块芯片只能有一块工作于编码状态，输出也是低电平有有编码信号输入时，两块芯片只能有一块工作于编码状态，输出也是低电平有效，相效，相“与与”后就可以得到相应的编码输出信号。后就可以得到相应的编码输出信号。第第2页页9.4 9.4 译码显示电路译码显示电路译码显示电路译码显示电路 译码器是一个多输入、多输出的组合逻辑电路。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把机器识别的、给定的二进制代码它的作用是把机器识别的、给定的二进制代码“翻译翻译”成为人们识别的特定信息，使其输出端具有某种特成为人们识别的特定信息，使其输出端具有某种特定的状态，并且在输出通道中相应的一路有信号输出。定的状态，并
82、且在输出通道中相应的一路有信号输出。 译码器在数字系统中有广泛的用途，不仅用于代译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。器寻址和组合控制信号等。 译码器可分为变量译码器、代码变换译码器和显译码器可分为变量译码器、代码变换译码器和显示译码器。我们主要介绍变量译码器和显示译码器的示译码器。我们主要介绍变量译码器和显示译码器的外部工作特性和应用。外部工作特性和应用。 9.4.1 9.4.1 变量译码器变量译码器变量译码器变量译码器9.4.2 9.4.2 显示译码器显示译码器显示译码器
83、显示译码器第第2页页9.4.1 9.4.1 变量译码器变量译码器变量译码器变量译码器 变量译码器的输入、输出端数的关系是：当有变量译码器的输入、输出端数的关系是：当有n个输入端，就有个输入端，就有2 n个输出端。而每一个输出所代表的函数对应于个输出端。而每一个输出所代表的函数对应于n个输入变量的最小个输入变量的最小项。常见的变量译码器有项。常见的变量译码器有74LS138（3线线8线译码器），线译码器），74LS154（4线线16线译码器），线译码器），74LS131（带锁存的（带锁存的3线线8线译码器）等。线译码器）等。 1 2 3 4 5 6 7 816 15 14 13 12 11 10
84、 97 4 L S 1 3 87 4 L S 1 3 8 由由74LS138芯片的管脚芯片的管脚排列图可以看出，它是一个排列图可以看出，它是一个有有16个管脚的数字集成电路，个管脚的数字集成电路，除电源、除电源、“地地”两个端子外，两个端子外，还有三个输入端还有三个输入端A2、A1、A0，八个输出端，八个输出端Y0Y7，三个，三个使能端使能端1、G2A、G2B。 74LS138译码器译码器输输入入入入：3位二进制代码位二进制代码输输出出出出：8个互斥的信号个互斥的信号第第2页页74LS13874LS138译码器真值表译码器真值表译码器真值表译码器真值表输入输入输出输出 1 0 1 0 1 0
85、1 0 1 0 1 0 1 0 1 0 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y1第第2页页74
86、LS13874LS138译码器的功能扩展译码器的功能扩展译码器的功能扩展译码器的功能扩展用两片用两片74LS138可以构成可以构成4线线16线译码器，连接方法如下图示：线译码器，连接方法如下图示： 74LS138（低位）（低位）A074LS138（高位）（高位）A1A2“1”A3 A3、A2、A1、A0为扩展后电路的信号输入端，为扩展后电路的信号输入端，Y15Y0为输为输出端。当输入信号最高位出端。当输入信号最高位A3时，高位芯片被禁止，时，高位芯片被禁止，Y15Y8输输出全部为出全部为“1”，低位芯片被选中，低电平，低位芯片被选中，低电平“0”输出端由输出端由A2、A1、A0决定。决定。A3
87、1时，低位芯片被禁止，时，低位芯片被禁止，Y7Y0输出全部为输出全部为“1”，高位芯片被选中，低电平高位芯片被选中，低电平“0”输出端由输出端由A2、A1、A0决定。决定。第第2页页逻辑函数逻辑函数FABBCAC 的最小项为：的最小项为：74LS13874LS138译码器可实现逻辑函数译码器可实现逻辑函数CB“1”A74LS138&F 用用74LS138还可以实现三变量或两变量的逻辑函数。因为变量译码还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为
88、最小项表达式时，只要从相应的输出端取出以当我们将逻辑函数变换为最小项表达式时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。例：例：利用利用74LS138实现逻辑函数实现逻辑函数FABBCAC 解：解：FABBCAC ABCABCABC ABC ABC ABC m( 1,2,3,4,5,6)构成的逻辑电路图构成的逻辑电路图第第2页页9.4.2 9.4.2 显示译码器显示译码器显示译码器显示译码器 用用来来驱驱动动各各种种显显示示器器件件，从从而而将将用用二二进进制制代代码码表表示示的的数数字字、
89、文文字字、符符号号翻翻译译成成人人们们习习惯惯的的形形式式直直观观地地显显示示出出来来的的电电路路，称称为为显示译码器。数码显示器是常用的显示器件之一。显示译码器。数码显示器是常用的显示器件之一。1. 1. 数码显示器数码显示器数码显示器数码显示器第第2页页第第2页页b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极数码显示管共阴极数码显示管第第2页页共阴极数码显示器真值表共阴极数码显示器真值表第第2页页2. 2. 七段显示译码器七段显示译码器七段显示译码器七段显示译码器 七段显示译码器是用来与数码管相配合、把以二进七段显示译码器是用来与数码管相配合、把以二进制
90、制BCD码表示的数字信号转换为数码管所需的输入信号。码表示的数字信号转换为数码管所需的输入信号。常用的七段显示译码器型号有：常用的七段显示译码器型号有： 74LS46、74LS47、74LS48、74LS49等。下面通过等。下面通过对对74LS48的分析，了解这一类集成逻辑器件的功能和的分析，了解这一类集成逻辑器件的功能和使用方法。使用方法。74LS481 2 3 4 5 6 7 816 15 14 13 12 11 10 9BI/RBO74LS4874LS48管脚排列图：管脚排列图：管脚排列图：管脚排列图：第第2页页74LS48 74LS48 功能真值表功能真值表功能真值表功能真值表0 0
91、0 0 0 0 01 1 1 1110 0 0 1 1 1 11 1 1 0111 0 0 1 0 1 11 1 0 1110 1 0 0 0 1 11 1 0 0110 0 1 1 0 0 11 0 1 1110 0 0 1 1 0 11 0 1 0111 1 1 0 0 1 11 0 0 1111 1 1 1 1 1 11 0 0 0111 1 1 0 0 0 00 1 1 1110 0 1 1 1 1 10 1 1 0111 0 1 1 0 1 10 1 0 1110 1 1 0 0 1 10 1 0 0111 1 1 1 0 0 1 0 0 1 1111 1 0 1 1 0 1 0 0
92、 1 0110 1 1 0 0 0 00 0 0 1111 1 1 1 1 1 00 0 0 01110 0 0 0 0 0 00 0 0 00010 0 0 0 0 0 0 01 1 1 1 1 1 1 10功能显示功能显示a b c d e f gA3A2A1A0BI/RBORBOLT试灯试灯熄灭熄灭灭灭 0显示显示0显示显示1显示显示2显示显示3显示显示4显示显示5显示显示6显示显示显示显示9显示显示8显示显示7无显示无显示显示显示显示显示显示显示显示显示第第2页页9.5 9.5 数值比较器和数据选择器数值比较器和数据选择器数值比较器和数据选择器数值比较器和数据选择器 在一些数字电子设备
93、中，经常需要对两个数字进行比较，根在一些数字电子设备中，经常需要对两个数字进行比较，根据比较的结果决定下一步的操作。具有这种功能的电路，称为数据比较的结果决定下一步的操作。具有这种功能的电路，称为数值比较器。值比较器。9.5.1 9.5.1 一位数值比较器一位数值比较器一位数值比较器一位数值比较器 当对两个一位二进制数当对两个一位二进制数A、B进行比较时，数值比较器的比较进行比较时，数值比较器的比较结果有三种情况，结果有三种情况，AB、AB和和AB。其比较关系见下表：。其比较关系见下表： A AB BY YABABAB00010011001000111010Y YABABAB=AB=ABY Y
94、A=B=AB+AB=AB+AB=AB+ABAB+AB9.5.2 9.5.2 集成比较器集成比较器集成比较器集成比较器9.5.3 9.5.3 数据选择器数据选择器数据选择器数据选择器第第2页页由输出输入之间的关系由输出输入之间的关系Y YAB=AB=ABY YA=B=AB+AB=AB+AB=AB+ABAB+AB据上述关系式可画出一位数值比较器的逻辑电路图如下据上述关系式可画出一位数值比较器的逻辑电路图如下:1A1B&1YAB第第2页页74LS85 B3 1 16 UCCAB 2 15 A3AB 3 14 B2AB 4 13 A2YAB 5 12 A1YAB 6 11 B1YAB 7 10 A0G
95、ND 8 9 B09.5.2 9.5.2 集成比较器集成比较器集成比较器集成比较器 在进行多位数值的比较时，先比较两个数值的最高位，当其在进行多位数值的比较时，先比较两个数值的最高位，当其不相等时，即可得到比较结果。当其相等时，再进行次高位的比不相等时，即可得到比较结果。当其相等时，再进行次高位的比较，不相等时，即得到比较结果。相等时，再进行下一位比较，较，不相等时，即得到比较结果。相等时，再进行下一位比较，。直到得出比较结果。直到得出比较结果。 常用的比较器型号有常用的比较器型号有74LS85（4位数值比较器），位数值比较器），74LS521（8位数值比较器），位数值比较器），74LS518
96、（8位数值比较器，位数值比较器，OC输出）等。下面输出）等。下面通过对通过对74LS85的分析，了解这一类集成逻辑器件的使用方法。的分析，了解这一类集成逻辑器件的使用方法。 74LS85是一个是一个16脚的集成逻辑器件，它的管脚的集成逻辑器件，它的管脚排列见左图。除了两个四位二进制数的输脚排列见左图。除了两个四位二进制数的输入端和三个比较结果的输出端外，增加了三入端和三个比较结果的输出端外，增加了三个低位的比较结果的输入端，用作比较器个低位的比较结果的输入端，用作比较器“扩展扩展”比较位数。比较位数。74LS85的输入和输出均为的输入和输出均为高电平有效。两个高电平有效。两个74LS85芯片构
97、成八位数值芯片构成八位数值比较器时，可将低位的输出端和高位的比较比较器时，可将低位的输出端和高位的比较输入端对应相连，高位芯片的输出端作为整输入端对应相连，高位芯片的输出端作为整个八位比较器的比较结果输出端。个八位比较器的比较结果输出端。 第第2页页逻辑表达式逻辑表达式逻辑表达式逻辑表达式9.5.3 9.5.3 数据选择器数据选择器数据选择器数据选择器 在多路数据传送过程中，能够根据需要将其中任意一路挑选在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，称为数据选择器，也叫做多路开关。出来的电路，称为数据选择器，也叫做多路开关。D04选选1数据选择器数据选择器D1D2D3YA1A
98、0下图所示下图所示4选选1数据选择器，数据选择器，其输入信号的四路数据通常其输入信号的四路数据通常用用D0、D1、D2、D3来表示；来表示；两个地址选择控制信号分别两个地址选择控制信号分别用用A1、A0表示；输出信号用表示；输出信号用Y表示，表示，Y可以是可以是4路输入数据路输入数据中的任意一路，由地址选择中的任意一路，由地址选择控制信号控制信号A1、A0来决定。来决定。 当当A1A0=00时，时，Y=D0；A1A0=01时，时，Y=D1；A1A0=10时，时，Y=D2；A1A0=11时，时，Y=D3。见下面真值表。见下面真值表 。输输入入数数据据地地址址变变量量第第2页页4 4选选选选1 1
99、数据选择器对应的逻辑电路图如下：数据选择器对应的逻辑电路图如下：数据选择器对应的逻辑电路图如下：数据选择器对应的逻辑电路图如下：A0A1D0D1D2D3Y11&1& 集成数据选择器的规格较多，常用的数据选择器型号有集成数据选择器的规格较多，常用的数据选择器型号有74LS151、CT4138八选一数据选择器，八选一数据选择器，74LS153、CT1153双四选一双四选一数据选择器，数据选择器，74LS150十六选一数据选择器等。集成数据选择器的十六选一数据选择器等。集成数据选择器的管脚排列图及真值表均可在电子手册上查找到，关键是要能够看懂管脚排列图及真值表均可在电子手册上查找到，关键是要能够看懂
100、真值表，理解其逻辑功能，正确选用型号。真值表，理解其逻辑功能，正确选用型号。第第2页页讨论题讨论题编码器在数字电路中的编码器在数字电路中的作用是什么？编码器的作用是什么？编码器的输入是二进制数还是特输入是二进制数还是特定信息？定信息？3线线-8线编码线编码器的输入有几个？器的输入有几个？数据选择器的输出数据选择器的输出端端Y由电路中的什么由电路中的什么信号来控制？信号来控制？何谓译码器？译码何谓译码器？译码器的输入和输出哪器的输入和输出哪个是二进制数？哪个是二进制数？哪个是特定信息？个是特定信息？用用74LS8574LS85比较比较2 2个三位二个三位二进制数时，各输入端如何进制数时，各输入端如何连接？连接？构成组合逻辑电路的基本构成组合逻辑电路的基本单元是什么？三变量有几单元是什么？三变量有几个最小项？由最小项构成个最小项？由最小项构成的方块图称为什么？的方块图称为什么？多看、多练、多思考多看、多练、多思考第第2页页
