《边沿触发器及其功能变换.ppt》由会员分享，可在线阅读，更多相关《边沿触发器及其功能变换.ppt（44页珍藏版）》请在金锄头文库上搜索。
1、同步同步RS触发器触发器同步触发器的空翻同步触发器的空翻 在在CP为高电平为高电平1期间，若同步触发器的输入信号发生期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。多次变化时，其输出状态也会相应发生多次变化的现象。D触发器的空翻现象触发器的空翻现象第十三讲第十三讲 边沿触发器及其功能变换边沿触发器及其功能变换内容：内容：1.边沿触发器边沿触发器 2.主从触发器主从触发器目的与要求：目的与要求：1. 掌握触发器的边沿触发方式和主从触发方式。掌握触发器的边沿触发方式和主从触发方式。 2. 掌握各种逻辑功能的触发器：掌握各种逻辑功能的触发器：RS、D、JK、T、T的
2、逻的逻辑功能。辑功能。 重点：重点：1. 正确理解触发器的逻辑功能和触发方式。正确理解触发器的逻辑功能和触发方式。 2. 熟练掌握触发器的特性方程。熟练掌握触发器的特性方程。难点：触发方式、特性表、驱动表的正确理解。难点：触发方式、特性表、驱动表的正确理解。 边沿触发器边沿触发器为何要用边沿触发器为何要用边沿触发器 同步触发方式存在空翻，为了克服空翻。同步触发方式存在空翻，为了克服空翻。 边沿触发器只在时钟脉冲边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收上升沿或下降沿时刻接收输入信号，电路状态才发生翻转。从而提高了触发器工作的输入信号，电路状态才发生翻转。从而提高了触发器工作的可靠性和抗干
3、扰能力，它没有空翻现象。可靠性和抗干扰能力，它没有空翻现象。 边沿触发器主要有维持阻塞边沿触发器主要有维持阻塞D触发器，边沿触发器，边沿JK触发器等触发器等 边沿触发器的具体电路不详细分析其工作原理，只简单边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。（集成触发器的学习以应用为主，不强调内部电了解即可。（集成触发器的学习以应用为主，不强调内部电路。）路。）？CP上升沿，上升沿， 下降沿下降沿边沿边沿JK触发器触发器1. 电路结构电路结构 逻辑符号中逻辑符号中CP端加端加“”表示边沿触发输入表示边沿触发输入，加小圆圈加小圆圈表示下降沿有效触发表示下降沿有效触发，不加小圆圈表示上升沿有
4、效触发。不加小圆圈表示上升沿有效触发。边沿触发器边沿触发器下降沿有效触发下降沿有效触发 式中式中Qn+1为为CP下降沿下降沿到来后的到来后的状态；状态；Qn为为CP到来前的状态。到来前的状态。2. 逻辑功能逻辑功能边沿边沿JK触发器触发器3. 具有直接置具有直接置0和置和置1端的边沿端的边沿JK触发器触发器 下图为下降沿触发的边沿下图为下降沿触发的边沿JK触发器触发器74LS112。置置0（ ）置）置1（ ）端均为低电平有效，异步方式）端均为低电平有效，异步方式 (不不 受受CP的影响的影响)。4. JK触发器构成的触发器构成的T触发器和触发器和T触发器触发器T触发器：具有保持和翻转功能的触发
5、器。触发器：具有保持和翻转功能的触发器。T触发器：只具有翻转功能的触发器。触发器：只具有翻转功能的触发器。(1) JK触发器触发器T触发器触发器 令令JK触发器的触发器的J=K=T，可得可得T触发器的特性方程为：触发器的特性方程为：（CP下降沿到来有效）下降沿到来有效）T触发器的逻辑功能为：触发器的逻辑功能为： T=1时：每输入一个时钟脉冲时：每输入一个时钟脉冲CP，触发器的状态翻触发器的状态翻 转一次；转一次； T=0时：输入时钟脉冲时：输入时钟脉冲CP时，触发器状态保持不变时，触发器状态保持不变T触发器的作用：计数。触发器的作用：计数。(2) JK触发器触发器T触发器触发器 令令JK触发器
6、的触发器的J=K=1，可得可得T触发器的特性方程为：触发器的特性方程为：（CP下降沿到来有效）下降沿到来有效）T触发器是触发器是T触发器在触发器在T=1时的特例。时的特例。集成边沿集成边沿JK触发器触发器74LS112为为CP下降沿触发。下降沿触发。CC4027为为CP上上升升沿沿触触发发，且且其其异异步步输输入入端端RD和和SD为高电平有效。为高电平有效。注注注注意意意意 由由3 3个基本个基本SR锁存器组成锁存器组成置置0维持线维持线接受接受D、CP输入信号输入信号根据根据 确定确定触发器的状态触发器的状态 维持阻塞维持阻塞D触发器触发器（边沿（边沿D触发器）触发器）0 01 11 1D
7、DD D 1 & C P Q1 & G33 & & & Q2 Q3 S RQ4 D QQ& CP = 0 Qn+1=QnD 信号进入触发器信号进入触发器, ,为状态刷新作好准备为状态刷新作好准备Q1 = DQ4= D工作原理工作原理:触发器触发器, ,状态不变状态不变G2G1G4G5G60 01 1D DD D G1 & C P Q1 & 3 & & & G5 Q2 Q3 S R G Q4 D G Q Q & 当当CP 由由0跳变为跳变为11 10 00 0D DD D 在在CP脉冲脉冲的上升沿，触的上升沿，触法器按此前的法器按此前的D信号刷新信号刷新1 11 1G2G4G6G5G3工作原理工
8、作原理: 1 & C P Q1 & 3 & & & G5 Q2 Q3 S R G Q4 D G6 Q Q & 当当CP =1置置0维持线维持线1 11 10 0D信号不影响信号不影响 、 的状态，的状态，Q的状态不变的状态不变0 0置置1阻塞线阻塞线如如Qn+1=0G1G2G3G4G5G60 01 1D不能改变不能改变Q3、Q21 1 1 & C P Q1 & 3 & & & 5 Q2 Q3 S R G Q4 D G Q Q & 当当CP =10 01 1置置1维持线维持线置置0 阻塞线阻塞线1 1D信号不影响信号不影响 、 的状态，的状态，Q的状态不变的状态不变如如Qn+1=1G1G2G3G
9、4G5G60 01 11 1 Q2、Q3状态不变状态不变触发方式触发方式边沿边沿 维持阻塞维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，触发器是用时钟脉冲上升沿触发的。因此，又称为边沿又称为边沿D触发器。触发器。 Qn+1=D （CP上升沿到来有效）上升沿到来有效）式中的式中的D信号指信号指CP上升沿上升沿到来前的状态，到来前的状态，Qn+1为为CP上上升沿到来后的状态。升沿到来后的状态。逻辑符号逻辑符号具有直接置具有直接置0和置和置1端的维持阻塞端的维持阻塞D触发器触发器 ：直接（异步）置：直接（异步）置0端；端；低电平有效。低电平有效。 ：直接（异步）置：直接（异步）置1端；低电平有效。
10、端；低电平有效。直接（异步）：指不受直接（异步）：指不受CP的影响。的影响。D触发器构成的触发器构成的T触发器和触发器和T触发器触发器1. D触发器触发器T触发器触发器（CP脉冲上升沿到来有效）脉冲上升沿到来有效）令令 D=TQn2. D触发器触发器T触发器触发器（CP脉冲上升沿到来有效）脉冲上升沿到来有效）令令主从触发器主从触发器1.主从触发器与边沿触发器一样可以主从触发器与边沿触发器一样可以克服空翻克服空翻。2.结构：结构：主从结构主从结构。内部有相对称的主触发器和从触发器内部有相对称的主触发器和从触发器3.触发方式：主从式。触发方式：主从式。主、从两个触发器分别主、从两个触发器分别工作在
11、工作在CP两个不同的时区内两个不同的时区内。 总体效果上与边沿触发方式相同。总体效果上与边沿触发方式相同。 状态更新的时刻只发生在状态更新的时刻只发生在CP信号的上升沿或下降沿信号的上升沿或下降沿4.优点：优点：在在CP的每个周期内触发器的状态只可能变化一的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。次，能提高触发器的工作可靠性。 主从触发器是在同步主从触发器是在同步RS触发器的基础上发展出来的触发器的基础上发展出来的 各种逻辑功能的触发器都有主从触发方式的触发器各种逻辑功能的触发器都有主从触发方式的触发器, ,即：主从即：主从RS触发器、主从触发器、主从JK触发器、主从触
12、发器、主从D触发器、主触发器、主从从T触发器、主从触发器、主从T触发器。触发器。主从主从RS触发器触发器1.1.电路结构电路结构 由两个同步由两个同步RSRS触发器串联触发器串联组成，上面的为从触发器，下组成，上面的为从触发器，下面的为主触发器。面的为主触发器。 G G9 9门的作用是将门的作用是将CPCP反相，反相，使主、从两个触发器分别工作使主、从两个触发器分别工作在两个不同的时区内。在两个不同的时区内。CPCP下降沿到来时有效下降沿到来时有效特性方程特性方程主从主从RS触发器触发器(1)接收输入信号过程：接收输入信号过程： CP=1期间，主触发器控期间，主触发器控制门制门G7、G8打开，
13、接收输入打开，接收输入信号信号R、S，有：有： 从从触触发发器器控控制制门门G3、G4封封锁锁，其状态保持不变。其状态保持不变。工作原理工作原理0 01 1(2)输出信号过程：输出信号过程： CP下下降降沿沿到到来来时时，主主触触发发器器控控制制门门G7、G8封封锁锁，在在CP=1期期间间接接收收的的内内容容被被存存储储起起来来。同同时时，从从触触发发器器控控制制门门G3、G4被被打打开开，主主触触发发器器将将其其接接收收的的内内容容送送入入从从触触发发器器，输输出出端端随随之之改改变变状状态态。在在CP=0期期间间，由由于于主主触触发发器器保保持持状状态态不不变变，因因此此受受其其控控制制的
14、的从从触触发发器器的的状状态态也也即即Q、 的值当然不可能改变。的值当然不可能改变。逻辑符号逻辑符号电路特点电路特点 主主从从RS触触发发器器采采用用主主从从控控制制结结构构，从从根根本本上上解解决决了了输输入入信信号号直直接接控控制制的的问问题题，具具有有CP1期期间间接接收收激激励励信信号号，CP下下降降沿沿到到来来时时触触发发翻转的特点。翻转的特点。 存存在在着着约约束束问问题题，即即在在CP1期期间间，激激励励信信号号R和和S不能同时为不能同时为1。边沿触发器边沿触发器主从主从JK触发器触发器1.电路结构电路结构代代入入主主从从RS触触发发器器的的特特性性方方程程，即即可可得得到到主主
15、从从JK触触发器的特性方程：发器的特性方程：将将主从主从JK触发器没有约束。触发器没有约束。特性表、时序图特性表、时序图电路特点电路特点逻辑符号逻辑符号 主从主从JK触发器采用主从触发器采用主从控制结构，从根本上解决了控制结构，从根本上解决了输入信号直接控制的问题，输入信号直接控制的问题，具有具有CP1期间接收输入信期间接收输入信号号,CP下降沿到来时触发翻转下降沿到来时触发翻转的特点。的特点。 输入信号输入信号J、K之间没有之间没有约束。约束。带清零端和预置端的主从带清零端和预置端的主从JK触发器触发器RD=0，直接置0001SD=0，直接置101带清零端和预置端的主从带清零端和预置端的主从
16、JK触发器的逻辑符号触发器的逻辑符号集成主从集成主从JK触发器触发器低电平有效低电平有效CP下降沿触发与输入主从与输入主从JK触发器的逻辑符号触发器的逻辑符号主从主从D触发器触发器特性方程为：特性方程为： 下降沿时刻有效下降沿时刻有效集成边沿集成边沿D触发器触发器注意注意注意注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发总结：触发器的两要素总结：触发器的两要素一、逻辑功能一、逻辑功能1.描述方法：描述方法：逻辑符号、特性表、驱动表、特性方程、逻辑符号、特性表、驱动表、特性方程、 状态转移图状态转移图1）逻辑符号）逻辑符号 “”：表示边沿触发输入。：表示边沿触发输入。 小圆
17、圈：表示下降沿有效触发。小圆圈：表示下降沿有效触发。 无小圆圈：表示上升沿有效触发。无小圆圈：表示上升沿有效触发。 “”：表示主从触发输出。：表示主从触发输出。2）特性表）特性表3）驱动表）驱动表XQn4）特性方程）特性方程二、触发方式二、触发方式1.1.基本基本RSRS触发器：触发器： 直接电平触发（低电平有效直接电平触发（低电平有效/ /高电平有效）高电平有效）, ,无无CPCP。2.2.同步触发同步触发 CPCP的（高的（高/ /低）电平期间触发；即在整个有效电平期低）电平期间触发；即在整个有效电平期间接收输入信号（间接收输入信号（RS/JK/D/TRS/JK/D/T）；）；在整个电平期
18、间状态相在整个电平期间状态相应更新；存在空翻。应更新；存在空翻。3.3.边沿触发边沿触发 只在只在CPCP的的或或边沿触发；即只在边沿触发；即只在CPCP的的或或边沿边沿接收输入信号（接收输入信号（RS/JK/D/TRS/JK/D/T）；）；只在只在CPCP的的或或边沿状态边沿状态更新；无空翻。更新；无空翻。4.4.主从触发主从触发 有主、从两个触发器，在有主、从两个触发器，在CPCP的高的高/ /低电平期间交替工低电平期间交替工作、封锁。只在作、封锁。只在CPCP的高电平期间（或低电平期间）接收的高电平期间（或低电平期间）接收输入信号（输入信号（RS/JK/D/TRS/JK/D/T）；）；只
19、在只在CPCP的的或或边沿总的输出边沿总的输出状态更新。状态更新。集成触发器中常见的置集成触发器中常见的置0和置和置1端端 ：直接（异步）置：直接（异步）置0端。端。 ：直接（异步）置：直接（异步）置1端。端。有非号：低电平有效。有非号：低电平有效。 无非号：高电平有效。无非号：高电平有效。直接（异步）：指不受直接（异步）：指不受CP的影响。的影响。同步：与同步：与CP节拍相同。节拍相同。不同类型触发器之间的转换不同类型触发器之间的转换转换步骤：转换步骤：转换步骤：转换步骤：（1）写出已有触发器和待求触发器的特性方程。）写出已有触发器和待求触发器的特性方程。（2）变变换换待待求求触触发发器器的
20、的特特性性方方程程，使使之之形形式式与与已已有有触发器的特性方程一致。触发器的特性方程一致。（3）比比较较已已有有和和待待求求触触发发器器的的特特性性方方程程，根根据据两两个个方程相等的原则求出转换逻辑。方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。）根据转换逻辑画出逻辑电路图。转换方法：转换方法：转换方法：转换方法： 利用令已有触发器和待求触发器的特性方程相等的利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。原则，求出转换逻辑。不同类型触发器之间的转换不同类型触发器之间的转换DQnQn+1T DT0110Qn0101Qn+10011D0011同步同步RS触发器触发器 钟控端（钟控端（CP 端）：时钟脉冲输入端端）：时钟脉冲输入端CP1时，工作情况与基本时，工作情况与基本RS触发器相同。触发器相同。高电平有效高电平有效同步同步JK触发器触发器 克服同步克服同步RS触发器在触发器在R=S=1的情况。是将触发器输出的情况。是将触发器输出端状态反馈到输入端，使端状态反馈到输入端，使G3、G4的输出不会同时出现的输出不会同时出现0。 J、K端相当于同步端相当于同步RS触发器的触发器的S、R端。端。QQ有有
