数字闹钟课程设计.ppt

数字闹钟主要内容•课设内容及要求•设计方案•电路设计与器件选择•整机电路课设内容及要求•设计任务Ø设计并制作一个带有校时功能，可定时起闹的数字钟•设计指标Ø“时”、“分”十进制显示，“秒”使用分个位显示数码管上的DP点闪烁显示Ø计时以24小时为周期Ø校时功能Ø预设时间启动闹钟，精确到小时•设计方案Ø系统组成：Ø秒信号发生器：由LM555构成多谐振荡器Ø走时电路：计数器和与非门组成Ø校时电路：秒信号调节Ø闹钟电路：跳线的方法 由计数器、译码器、组合逻辑电路、单稳态电路组成Ø显示电路：译码器 数码管Ø完整的电路框图：见P178页图4-3-6电路设计与器件选择-秒信号发生器555定时器的工作原理定时器的工作原理一、内部电路组成一、内部电路组成内部电路组成内部电路组成:(1)分压器分压器(3个个R)(2)电压比较器电压比较器 (A1、、A2））(3)RS触发器触发器(4)反相器反相器(5)晶体管晶体管T+–A1+–A2RSTRCVTHRDTVCCUO6GND5432178DRRR1端端GND 地地2端端TR 低电平触发输入低电平触发输入 3端端UO 输出输出4端端RD 直接清直接清05端端CV 电压控制，不用电压控制，不用 时经时经0.01 F电电容容 接地接地6端端TH 高电平触发输入高电平触发输入7端端D 三极管集电极三极管集电极8端端VCC 电源电源(4.5V~18V)二、引脚功能二、引脚功能+–A1+–A2RSTRCVTHRDTVCCUO6GND5432178DRRR由由555定时器构成多谐振荡器定时器构成多谐振荡器+–A1+–A2RSTRCOTHRDTVCCUO6GND5432178DRRR84562731555+VCCuoR1R2CC1+–uCTRTHT截止截止0.01F多谐振荡器周期多谐振荡器周期84562731555+VCCuoR1R2CC1+–uCTRTH周期周期:占空比占空比:T 提供秒脉冲 取R1=1.5K,R2=2.4K C=220uF T≈1S84562731555+VCCuoR1R2CC1+–uCTRTH 电路设计与器件选择电路设计与器件选择- -走时电路走时电路计数器的分析计数器的分析 同步计数器同步计数器：：也称并行计数器。

计数脉冲同时接于各位触发器的时也称并行计数器计数脉冲同时接于各位触发器的时钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发，应该翻转的触钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发，应该翻转的触发器是同时翻转的，没有各级延迟时间的积累问题发器是同时翻转的，没有各级延迟时间的积累问题异步计数器：异步计数器：也称串行计数器各触发器的时钟不是来自同一个时也称串行计数器各触发器的时钟不是来自同一个时钟源高位触发器的状态翻转必须在低一位触发器产生进位信号（加计数）钟源高位触发器的状态翻转必须在低一位触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现或借位信号（减计数）之后才能实现同步清零：同步清零：把清零信号和时钟信号与或者与非处理后输入到清零把清零信号和时钟信号与或者与非处理后输入到清零端，同步清零可以保证状态在时钟的有效期内不会改变端，同步清零可以保证状态在时钟的有效期内不会改变 异步清零：异步清零：清零信号直接输入到清零端清零信号直接输入到清零端同步置数：同步置数：输入端获得置数信号后，只是为置数创造了条件，还需输入端获得置数信号后，只是为置数创造了条件，还需要再输入一个计数脉冲要再输入一个计数脉冲CP，计数器才能将预置数置入。

计数器才能将预置数置入 异步置数：异步置数：与时钟脉冲与时钟脉冲CP没有任何关系，只要异步置数控制端出现没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入置数信号，并行数据便立刻被置入 741607416174163741917419374190型号型号 清零方式清零方式 计数模式计数模式十进制加法十进制加法4位二进制加法位二进制加法4位二进制加法位二进制加法单时钟单时钟4位二进制可逆位二进制可逆双时钟双时钟4位二进制可逆位二进制可逆单时钟十进制可逆单时钟十进制可逆同同步步CP同步方式同步方式预置数方式预置数方式 异异步步异步（低电平）异步（低电平）异步（低电平）异步（低电平）同步（低电平）同步（低电平）无无异步（高电平）异步（高电平）无无同步同步同步同步同步同步异步异步异步异步异步异步7429374290双时钟双时钟4位二进制加法位二进制加法二二-五五-十进制加法十进制加法异步异步异步异步无无异步异步几种集成计数器：几种集成计数器：16151413121110123456789QAQDQDQCQBQAQBQCVCCETETEPEPCPAABBCCDDRD LDRCO串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16074LS 160 管脚图管脚图 同步十进制同步十进制计数器计数器 74LS160ETEPRDLDRCOCPABCDQAQBQCQD时钟脉冲时钟脉冲（上升沿有效）（上升沿有效）异步异步清零端（低电平有效）清零端（低电平有效）同步预置数控制端同步预置数控制端（低电平有效）（低电平有效）数据输入端数据输入端输出端输出端计数（使能）控制端计数（使能）控制端（高电平有效）（高电平有效）进位输出端进位输出端01 1 1 1 计计 数数0 X 1 1 X 保持保持 X 0 1 1 X 保持保持 ( RCO=0 ) X X 0 1 并并 行行 输输 入入74LS160功能表功能表X X X 0 X 清清 零零EP ET LD RD CP 功功 能能 ETEPRCOA B C DQBQCQDQALDRD74LS16074LS160功能：功能： 例例. 用一片用一片74LS160构成六进制计数器。

构成六进制计数器QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态清零清零1、复位法、复位法0 1 1 0+5VETEPRCA B C DQBQCQDQALDCLR74LS160CP& 1 1说明：说明：0110状态非常短暂，状态非常短暂，不能算在计数循环中不能算在计数循环中QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备置零准备置零2、置数法、置数法1：：说明：说明：0101状态占一个状态占一个CP脉脉冲，要算在计数循环中冲，要算在计数循环中5VETEPRCOA B C DQBQCQDQACLRLD74LS160CP& 1 1 例例. 用用74LS160构成二十四进制计数器构成二十四进制计数器1）需要两片）需要两片74LS160（（2）接成十进制）接成十进制（（3）片间进位）片间进位（（4））24进制的复位或置数：进制的复位或置数：TPRCOA B C DQBQCQDQALDRD74LS160TPRCOA B C DQBQCQDQALDRD74LS16011, , , , CLR& 应该在应该在 QDQCQBQA QDQCQBQA ＝＝ 0010 0100 时清零。

时清零 , , ,, , , , QDQCQBQAQDQCQBQA CLR =清零信号为：清零信号为： 1分脉冲分脉冲同步十六进制计数器同步十六进制计数器74LS163-构成秒、分计数器构成秒、分计数器 前面所讲述的74LS 160其清零方式通常称为“ 异步清零 ”，即只要 清零端有效，不管有无时钟信号，输出端立即为 0 计数器74LS163，不但计数方式是同步的，而且它的清零方式 也是同步的 ：即使控制端 CLR＝0 ，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实这就是“ 同步清零 ”的含义74LS 163 管脚分布图管脚分布图16151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADRC串行进串行进 位输出位输出 允许允许允许允许GND时钟时钟清除清除输出输出数据输入数据输入置入置入74LS16374LS163功能表功能表1 1 1 1 计计 数数0 1 1 1 X 保持保持 1 0 1 1 X 保持保持 ( RC=0 ) X X 0 1 并并 行行 输输 入入X X X 0 清清 零零P T LOAD CLR CP 功功 能能 TPRCA B C DQBQCQDQALOADCLR74LS163清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入“同步清零同步清零”的含义的含义清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入00110011“同步置数同步置数”的含义的含义清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入计数阶段计数阶段 控控制端制端 P、、T 同时为同时为 1 !! 否则，否则，Q端保持端保持清除清除置入置入ABCD时钟时钟允许允许 P允许允许 TQAQBQCQD串行进串行进 位输出位输出输输出出数据数据 输入输入进位信号进位信号 RC的形成条件的形成条件用一片用一片74LS163构成六进制计数器。

构成六进制计数器QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备清零：准备清零： 使使 RD ＝＝ 0说明：说明：0101状态占一个状态占一个CP脉冲，要算在计数循环中脉冲，要算在计数循环中5VETEPRCA B C DQBQCQDQALDCLR74LS163CP& 1 1如前所述，如前所述， 在在 QDQCQBQA = 0101 时时 ，，使使 CLR ＝＝ 0TPRCA B C DQBQCQDQALOADCLR74LS163&+5VCPv二者的逻辑简图和引脚排列图相同二者的逻辑简图和引脚排列图相同v74LS160和和74LS163功能上基本相同功能上基本相同v 74LS160和和74LS163都是同步计数器都是同步计数器v 不同之处：不同之处： 74LS160 十进制计数十进制计数 异步异步清零清零 74LS163 4位二进制计数位二进制计数（（十六进制计数）十六进制计数） 同步同步清零清零74LS160与与74LS163相比较相比较•时间校准 一、将需要校对的时或分计数电路的脉冲输入端切换到秒信号，使之用快脉冲计数，当到达校准时间再切换回正确的输入信号。

二、消抖动开关 电路设计与器件选择-校时电路•跳线法 利用译码器将时计数器输出进行译码，在译码输出处通过跳线设置起闹点电路设计与器件选择-闹钟电路图3.12 74LS138符号图和管脚图 (a) 符号图; (b) 管脚图74LS138译码器——3-8译码 输 入 输 出E1 A2 A1 A0× 10 ×1 01 01 01 01 01 01 01 0× × ×× × ×0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1表表3.8 74LS138译码器功能表译码器功能表图 3.13 74LS42二 十进制译码器(a) 符号图; （b） 管脚图74LS42——4线-10线译码器 输 入 输 出 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 111 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1表表3.9 74LS42二二--十进制译码器功能表十进制译码器功能表单稳态触发器单稳态触发器: : 输出端只有一个稳定状态输出端只有一个稳定状态, , 另一另一个状态则是暂稳态。

加入触发信号后，它可以由个状态则是暂稳态加入触发信号后，它可以由稳定状态转入暂稳态，经过一定时间以后，它又稳定状态转入暂稳态，经过一定时间以后，它又会自动返回原来的稳定状态会自动返回原来的稳定状态稳定状态稳定状态稳定状态稳定状态暂稳态暂稳态由外部触发后，由稳由外部触发后，由稳定状态变为暂稳态定状态变为暂稳态经延时电路延时后，经延时电路延时后，又自动返回稳定状态又自动返回稳定状态集成单稳态触发器集成单稳态触发器74LS12374LS123 74LS123 74LS123 内部包括两个独立的单稳态电路单稳内部包括两个独立的单稳态电路单稳输出脉冲的宽度，主要由外接的定时电阻输出脉冲的宽度，主要由外接的定时电阻( R( RT T ) )和定和定时电容时电容( C( CT T ) )决定单稳的翻转时刻决定于决定单稳的翻转时刻决定于 A A、、B B、、CLR CLR 三个输入信号三个输入信号ABCLRRT/CTCTABCLRRT/CTCT12触发触发74LS123功能表功能表ABCLRRT/CTCT+5V清清0 0CLRAB说明说明000000011111111稳态稳态稳态稳态触发触发触发时：触发时：Q Q端得到正脉冲端得到正脉冲 Q Q端得到负脉冲端得到负脉冲ABCLRRT/CTCT+5VABCLRRT/CTCT+5V“1”TW = 0.28 RT CT （（1+0.7K/RT））取取RT=51K，，CT=220uFRTCTCTRTTW ≈ 3.18 S蜂蜂设计方案-显示电路•共阴极七段数码管•共阴数码管驱动器（a） 管脚排列图; (b) 共阴极接线图; (c) 共阳级接线图300Ω 2） 集成电路74LS48 如图3.16为显示译码器74LS48的管脚排列图，表3.10所示为74LS48的逻辑功能表，它有三个辅助控制端 、  。

七段数字显示器发光段组合图图 3.16 74LS48的管脚排列图数字 输 入 输 出字型十进制 A3 A2 A1 A0A b c d e f g012345678911111111111×××××××××000000001100001111000011001100010101010111111111111011010111111110011111011111111011011010101000101010001110110011111011表表 3.10 74LS48显示译码器的功能表显示译码器的功能表数字 输 入 输 出字型十进制 A3 A2 A1 A0A b c d e f g 灭 灯灭 零试 灯 111111×10×××××××0×111111×0×001111×0×110011×0×010101×0×111111001000100001001000001010000001010000001100010001001110001111110001A0~A3 : BCD码输入端；码输入端；Ya~Yg : 七段显示码输出端。

七段显示码输出端 灯测试端，低电平有效检查笔灯测试端，低电平有效检查笔 段是否正常发光段是否正常发光LT: 灭灭0输入端，低电平有效输入端，低电平有效RBI: 灭灯输入灭灯输入 / 灭灭0输出端，低电平有效输出端，低电平有效BI / RBO共阴极数码管引脚图300Ω•秒信号显示 1KΩ5553V0面包板使用电源区电源区虚框内虚框内25孔连接孔连接元器件区元器件区虚框内虚框内5孔连接孔连接+12VGND-12V信号源信号源+12VGND5孔孔 铜铜 孤孤岛岛面包板结构示意图面包板结构示意图面包板布线原则•连接点越少越好每增加一个连接点，实际上就人为地增加了故障概率面包板孔内不通，导线松动，导线内部断裂等都是常见故障•尽量避免立交桥所谓的“立交桥”就是元器件或者导线骑跨在别的元器件或者导线上•所有的集成芯片统一朝向•尽量牢靠第一、集成电路很容易松动，因此，对于运放等集成电路，需要用力下压，一旦不牢靠，需要更换位置第二、有些元器件管脚太细，要注意轻轻拨动一下，如果发现不牢靠，需要更换位置•方便测试5孔孤岛一般不要占满，至少留出一个孔，用于测试•布局尽量与原理图近似布局尽量紧凑信号流向尽量合理。

•电源区使用尽量清晰在搭接电路之前，首先将电源区划分成正电源、地、负电源3个区域，并用导线完成连接正电源用红色导线，地用黑色黑色导线。