《微机与单片机系统综合实验课件：第2章 微型计算机的存储器》由会员分享，可在线阅读，更多相关《微机与单片机系统综合实验课件：第2章 微型计算机的存储器（86页珍藏版）》请在金锄头文库上搜索。
1、1Chapter 2 MemoryChapter 2 MemoryMemory can be used to store data and programs.Memory can be used to store data and programs.Memory should be designed as big capacity, high Memory should be designed as big capacity, high speed and low cost.speed and low cost.CPURegistersCache controllerCache memoryM
2、emory(ROMRAM)I/OExternal memorySchematic diagram of the hierarchy of memory22.1 Performance feature and classify of the 2.1 Performance feature and classify of the semiconductor memorysemiconductor memory2.2 Random access memory2.2 Random access memory（RAMRAM）2.3 Read-only memory 2.3 Read-only memor
3、y （ROMROM）2.4 Interface technology of the semiconductor memory2.4 Interface technology of the semiconductor memory ContentsContents32.1 Performance feature and classify of the semiconductor memory2.1.1.2.1.1. Classify of the semiconductor memory1 1按按制造工艺制造工艺分类分类（1 1）双极（）双极（BipolarBipolar）型）型 由由TTLTT
4、L（Transistor-Transistor LogicTransistor-Transistor Logic）晶体管逻辑电）晶体管逻辑电路构成。路构成。 存储器工作存储器工作速度快速度快，与，与CPUCPU处在同一量级，但集成度低、处在同一量级，但集成度低、功耗大、价格偏高，常用作功耗大、价格偏高，常用作高速缓冲存储器高速缓冲存储器。（2 2）金属氧化物半导体型（）金属氧化物半导体型（MOSMOS型）型） 用来制作多种半导体存储器件，如静态用来制作多种半导体存储器件，如静态RAMRAM、动态、动态RAMRAM、EPROMEPROM、E E2 2PROMPROM、Flash MemoryFl
5、ash Memory等。等。 集成度高、功耗低、价格便宜。但集成度高、功耗低、价格便宜。但速度较慢速度较慢。42按存取方式分类半导体存储器半导体存储器随机存取存储器随机存取存储器 （RAMRAM）只读存储器只读存储器（ROMROM）静态静态RAMRAM（SRAMSRAM）动态动态RAMRAM（DRAMDRAM）掩膜式掩膜式ROMROM可可编编程程ROMROM（PROMPROM）可可擦擦除除PROMPROM（EPROMEPROM）电可擦除电可擦除PROMPROM（E E2 2PROMPROM）5说明：说明：（1 1）随机存取存储器）随机存取存储器RAMRAM信息可以随时写入或读出信息可以随时写入
6、或读出关闭电源关闭电源后所存信息将后所存信息将全部丢失全部丢失静态静态RAMRAM采用双稳电路存储信息，而采用双稳电路存储信息，而动态动态RAMRAM是以电容上的电荷是以电容上的电荷存储信息。存储信息。静态静态RAMRAM速度更快，而速度更快，而动态动态RAMRAM的集成度更高、功耗和价格更低，的集成度更高、功耗和价格更低，动态动态RAMRAM必须定时刷新。必须定时刷新。（2 2）只读存储器）只读存储器ROMROMROMROM在工作过程中只能读不能写，非易失性存储器在工作过程中只能读不能写，非易失性存储器掉电掉电后所存信息后所存信息不会丢失不会丢失通常用于存放固定不变的程序和数据，如引导程序、
7、基本通常用于存放固定不变的程序和数据，如引导程序、基本输入输出系统（输入输出系统（BIOSBIOS）。）。RAM和和ROM的选用的选用RAM在微机中主要用于：在微机中主要用于：存放当前正在执行的程序和数据。存放当前正在执行的程序和数据。作为作为I/O数据缓冲存储器数据缓冲存储器作为中断服务程序和子程序中保护作为中断服务程序和子程序中保护CPU现场现场信息的堆栈信息的堆栈ROM用于：用于：存放各种系统软件（存放各种系统软件（ROM BIOS等）等）6BIOS与CMOS的区别BIOS(basic input/output system)是一组设置计算机硬件的程序，保存在主板的一块ROM芯片中。它直
8、接对计算机系统中的输入、输出设备进行设备级、硬件级的控制，是连接软件程序和硬件设备直接的枢纽。就PC而言，BIOS包含了控制键盘、现实屏幕、磁盘驱动器、串行通信设备和其他功能的程序代码。BIOS程序在每次开机或计算机重启时，便会自动开始运行。CMOS是计算机主板上的一块可读写芯片，它用来保存当前系统的硬件配置情况和用户对某些参数的设定。CMOS芯片由主板上的充电电池供电，即使系统断电参数也不会丢失。CMOS芯片只有保存数据的功能，而对CMOS中各项参数的修改要通过BIOS的设定程序来实现。2024/8/14782.1.2 2.1.2 半导体存储芯片的组成半导体存储芯片的组成 常用的存储芯片由存
9、储体、地址译码器、控制逻辑电路、常用的存储芯片由存储体、地址译码器、控制逻辑电路、数据缓冲器数据缓冲器4 4部分组成。部分组成。 R/W CSm10 2n110 n位位地址地址 地地 址址译译 码码器器存存 储储 矩矩 阵阵 控控 制制 逻逻 辑辑数数 据据缓缓 冲冲器器m位数据位数据91 1存储体存储体存储芯片的主体，它由若干个存储芯片的主体，它由若干个存储单元存储单元组成。组成。一个存储单元为一个一个存储单元为一个字节字节， 存放存放8 8位二进制信息位二进制信息 。每个存储单元有一个每个存储单元有一个地址地址（称为存储单元地址）（称为存储单元地址）存储体总是按照存储体总是按照二维矩阵二维
10、矩阵的形式来排列存储元电路。的形式来排列存储元电路。体内基本存储元的排列结构通常有两种。体内基本存储元的排列结构通常有两种。一一种种是是“多多字字一一位位”结结构构（简简称称位位结结构构），其其容容量量表示成表示成N N字字1 1位。例如，位。例如，1 1K K1 1位，位，4 4K K1 1位。位。另另一一种种排排列列是是“多多字字多多位位”结结构构（简简称称字字结结构构），其其容容量量表表示示为为：N N字字4 4位位/ /字字或或N N字字8 8位位/ /字字。如如静态静态RAMRAM的的61166116为为2 2K K8 8，62646264为为8 8K K8 8等。等。102 2地址
11、译码器地址译码器 接收来自接收来自CPUCPU的的n n位位地址，经译码后产生地址，经译码后产生2 2n n个地址选择信号个地址选择信号3 3控制逻辑电路控制逻辑电路接接收收片片选选信信号号及及来来自自CPUCPU的的读读/ /写写控控制制信信号号，形形成成芯芯片片内内部部控制信号控制信号4 4数据缓冲器数据缓冲器用于暂时存放来自用于暂时存放来自CPUCPU的写入数据或从存储体内读出的数据。的写入数据或从存储体内读出的数据。思考题：下列RAM各需要多少条地址线进行寻址?各需要多少条数据IO线? (1)512K4 (2)1K8 (3)16K4 (4)64Kl解：(1)512K4 512K=292
12、10=219 19根地址线 4根数据线(2)1K8 1K=20210=210 10根地址线 8根数据线(3)16K4 16K=24210=214 14根地址线 4根数据线(4)64Kl 64K=26210=216 16根地址线 1根数据11122.1.3 2.1.3 半导体存储器的主要性能指标半导体存储器的主要性能指标1、存储容量： 存储器所能记忆信息的多少即存储器所包含记忆单元的总位数称为存储容量。以字节数表示。如64M字节。2、存取速度 从CPU给出有效的存储地址到存储器给出有效数据所需的时间。3、功耗 功耗反映了存储器耗电的多少，同时也相应地反映了发热程度（温度会限制集成度的提高）。4、
13、可靠性 以平均无故障时间（MTBF）来衡量。平均无故障时间可以理解为两次故障之间的平均时间间隔。5、性能/价格比 衡量存储器的经济性能，它是存储容量、存取速度、可靠性、价格等的一个综合指标。132.2 2.2 Random access memoryRandom access memory 随机存取存储器RAM是指在工作时可以随时读出或写入信息的存储器，主要用来存放当前运行的程序、各种输入输出数据、中间运算结果及堆栈等。 按照芯片内部基本存储电路的不同，分为静态RAM（SRAM）和动态RAM（DRAM）两类。142.2.1 2.2.1 静态静态RAMRAM（Static RAMStatic R
14、AM）T1、T2为工作管，为工作管， T3、T4是负载管，是负载管，T5、T6、 T7、T8是控制管是控制管。该该电电路路有有两两种种稳稳定定状状态态：T T1 1截截止止，T T2 2导导通通为为状状态态“1 1”；T T2 2截截止止，T T1 1导导通通为状态为状态“0 0”。 X地址选择地址选择 Y地址选择地址选择 T8B T7A T6 T5 T2 T1 T4 T3VCC所有存储元所有存储元共用此电路共用此电路图图 6-3 6-3 静态静态RAMRAM的基本存储电路的基本存储电路I/O I/O1SRAM的基本存储电路的基本存储电路152SRAM的读写过程A6OEA7A11CEY63Y1
15、Y0X0X1X63A0A1A5DBi（0，1）（0，0）地地 址址输输 入入缓缓 冲冲器器X地地址址译译码器码器控制电路控制电路Y地址译码器地址译码器地址输入缓冲器地址输入缓冲器双向双向三态三态缓冲缓冲器器I/O电路电路（0，63）（1，63）（63，63）（63，1）（63，0）（1，1）（1，0）WE163典型SRAM芯片常用的SRAM芯片有2114（1K4）、2142（1K4）、6116（2K8）、6232（4K8）、6264（8K8）、和62256（32K8）等。符号符号名称名称功能说明功能说明A A0 0AA9 9地址线地址线接相应地址总线，用来对某存储单元寻址接相应地址总线，用来对
16、某存储单元寻址I/OI/O1 1I/OI/O4 4双向数据线双向数据线用于数据的写入和读出用于数据的写入和读出片选线片选线低电平时，选中该芯片低电平时，选中该芯片写允许线写允许线 V VCCCC电源线电源线 5V5V=0时写入数据；时写入数据；=0，表表6-1 Intel 2114芯片引脚功能说明芯片引脚功能说明17 WE CS&11输入输入数数据据控制控制630列列I/O电路电路列选列选A0SA3S I/O4 I/O3 I/O2 I/O1A4A9630GNDVCC行行选选存储单元存储单元64行行64列列GND 1 182114 9 10A6A5A4A3A0A1A2CSVCCA7A8A9I/O
17、1I/O2I/O3I/O4WE2114SRAM结构框图及引脚182.2.2 动态RAM（Dynamic RAM）读出再生读出再生 放大器放大器T2列选择线列选择线YC T1行选择线行选择线X数据数据I/O线线T2为一列基本存储单元电路上共有的控制管。电容电容C C有电荷表示有电荷表示“1”“1”，无电荷表示无电荷表示“0”“0”。若地。若地址经译码后选中行选线址经译码后选中行选线X X及列选线及列选线Y Y，则则T T1 1、T T2 2同时同时导通，可对该单元进行读导通，可对该单元进行读/ /写操作。写操作。1DRAM的基本存储电路192DRAM的特点1）DRAM芯片的结构特点DRAM与SR
18、AM一样，都是由许多基本存储元电路按行、列排列组成二维存储矩阵 DRAM芯片都设计成位结构形式，即每个存储单元只有一位数据位，一个芯片上含有若干字。如4K1位，8K1位，16K1位，64K1位或256K1位等2）DRAM的刷新由于电容C存在漏电现象，C上的高电位只能保持几毫秒。因此，必须定期给已充电的电容补充电荷，刷新就是不断地每隔一定时间（一般每隔2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变；对DRAM的刷新是按行进行的，每刷新一次的时间称为刷新周期。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍所用的时
19、间间隔称为最大的刷新时间间隔，一般为2ms。203典型DRAM芯片符号符号名称名称符号符号名称名称A0A 6地址输入地址输入写（或读）允写（或读）允许许列地址选通列地址选通V BB电源（电源（-5-5V V）行地址选通行地址选通V CC电源（电源（5 5V V）D in数据输入数据输入V DD电源（电源（+12+12V V）D out数据输出数据输出V SS地地WECASRAS表表6-2 Intel 21166-2 Intel 2116的引脚名的引脚名 DRAM芯片常用的有Intel 2116 （16K1位）、2118、2164等。（1）芯片的引脚212 2） Intel 2116Intel
20、2116内部结构（分两次锁存地址）内部结构（分两次锁存地址）Dout1/128A1A8A7A6A6A1A0A0A1A2A3A4A5行地址行地址锁存及锁存及译码器译码器列地址列地址锁存及锁存及译码器译码器RAS128128存储矩阵存储矩阵（16K1）128个列个列放大器放大器I/O电路电路Din1/128定时控制定时控制发生器发生器写信写信号锁号锁存器存器WECAS思考题：半导体存储器有哪些优点?SRAM、DRAM各有何特点?SRAM的某一单元中存放一个数据，如05H，CPU将其取走后，该单元的内容是什么?答：半导体存储器有易读易写、体积小、集成度高、速度快的优点。 DRAM的特点是必须定时刷新
21、、集成度高、功耗低、价格便宜。 该单元的内容是05H（不变）22232.3 Read-only memory Read-only memory 只读存储器ROM是指在及其运行期间，只能读出事先写入的信息，而不能将信息写入其中的存储器。它主要用来保存固定的程序和数据。6.3.1 EPROM EPROM是一种可由用户进行编程并可用紫外光擦除的只读存储器。擦除时，用紫外线照射芯片上的窗口，即可清除存储的内容。 擦除后的芯片可用专门的编程写入器对其重新编程（写入新内容）。存储在EPROM中的内容能长期保存长达几十年之久，且掉电后内容不丢失。242编程和擦除过程EPROM是一种可由用户进行编程并可用紫外
22、光擦除的只读存储器。EPROM的编程过程实际上就是对某些单元写入“0”的过程。采用的办法是：在管子的漏极加一个高电压，使漏区附近的PN结雪崩击穿，在短时间内形成一个大电流，一部分热电子获得能量后将穿过绝缘层，注入浮置栅。擦除的原理与编程相反，通过向浮置栅上的电子注入能量，使得它们逃逸。思考题：EPROM存储器芯片还没有写入信息时，各单元的内容是什么?使用EPROM时应注意什么?答：FFH 对EPROM的擦除和写入都有专用设备，写入之前应确保芯片是“干净”的，即为全1状态。EPROM写入器(或称编程器)一般可对多种型号的EPROM芯片进行写入。通过读写芯片的识别码来确认该使用什么样的编程脉冲和编
23、程电压。写入器由软件和硬件两部分组成，常与计算机配套工作。25263典型的EPROM芯片介绍目 前 典 型 的 EPROM芯 片 有 Intel 2716（ 2K8） 、2732（4K8）、2764（8K8）、27128（16K8）、27256（32K8）、27512（64K8）等。前两种采用24引脚封装，后几种采用28引脚封装。它们皆为双列直插式芯片。27（1）芯片特性Intel 2716芯片的16K位基本存储电路排列成128128的阵列，它们被分成8个16128的矩阵，每个16128的矩阵代表2K字节中的某一位。芯片内部采用双译码方式，11条地址线中7条用于X译码，产生128条行选择线；4
24、条用于Y译码，产生16条列选择线。当某个单元被选中的，同时产生8位输出数据。 符号名称功能说明A0A10地址线接相应地址总线，用来实现对某存储单元寻址D0D7数据线接数据总线，用于工作时数据读出（PD/PGM）片选（功率下降/编程）线工作时作为片选信号，编程写入时接编程脉冲输入允许线控制数据读出VCC电源线5VVPP电源线编程时接25V，读操作时接5V28（2）工作方式表6-4 Intel 2716芯片工作方式的选择高阻5V25V高低编程禁止数据输出5V25V低低编程核实数据输入5V25V高由低到高脉冲编程高阻5V5V无关高功率下降高阻5V5V高无关输出禁止数据输出5V5V低低读D0D7VCC
25、VPP （PD/PGM） 信号线工作方式OE292.3.2 E2PROM E2PROM为电可擦除可编程的只读存储器，它比EPROM使用方便。E2PROM的典型芯片有2K8的Intel 2816/2817、2816A/2817A和8K8的2864A。301芯片特性（8K8的2864A） 1 28 2 27 3 26 4 25 5 Intel 24 6 2864A 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15A0A6A7A12A5A4A3A2A1I/O0I/O1I/O2GNDR/BI/O3I/O4I/O5I/O6I/O7OEA10OEA11A9A8
26、VSSWEVcc图2-92864AE2PROM的引脚R/符号名称功能说明A12A0地址线输入I/O7I/O0数据输入/输出线双向，读出时为输出，写入/擦除时为输入片选和电源控制线输入，控制数据输入输出写入允许控制线线的电平状态和时序状态控制2864A的操作数据输出允许线控制数据读出5V电源准备就绪/忙状态线用来向CPU提供状态信号312 2工作方式工作方式字节写入前自动擦除字节写入前自动擦除字节擦除字节擦除输入输入低低010写入写入高阻高阻高阻高阻1维持维持输出输出高阻高阻100读出读出 引脚信号引脚信号工作方式工作方式 表表6-6 Intel 2864A E2PROM的工作方式的工作方式R/
27、数据线功能数据线功能小结：ROM、PROM、EPROM、E2PROM各有何特点?各用于何种场合?答：掩膜式ROM 用定作掩膜对存储器进行编程，一旦制造完毕，内容固定不能改变。适合批量生产，但不适用于科研工作。可编程式的ROM(PROM) PROM允许用户一次性写入，再也不可更改。因此，不适用于科研。可擦除式的ROM(EPROM) EPROM允许用户多次写入信息，写入操作由专用的写入设备完成。写入之前应先擦除原来写人的信息。一种擦除方式为紫外光擦除，用紫外光照射15分钟左右，芯片中的信息被擦除，成为一块“干净”的EPROM，可再次写入信息。电擦除式的ROM（E2PROM）即用特定的电信号对其进行
28、擦除，可在线操作，因此很方便。它的特点是写入时电压要求较高(一般为20V25V)，写入速度较慢而不能像RAM那样作随机存取存储器使用。32332.3.3 2.3.3 快速擦写存储器快速擦写存储器v快速擦写存储器（快速擦写存储器（Flash MemoryFlash Memory）也称为闪速存储器）也称为闪速存储器v从原理上看，从原理上看，FLASH MemoryFLASH Memory属于属于ROMROM型存储器，但型存储器，但是它可以随时改写信息；从功能上看，它又相当于是它可以随时改写信息；从功能上看，它又相当于RAMRAM。341 1闪存的特点闪存的特点（1 1）按区块（）按区块（Secto
29、rSector）或页面（）或页面（PagePage）组织）组织 可进行整个芯片的擦除和编程操作外，还可以进行字节、区块或页面的擦可进行整个芯片的擦除和编程操作外，还可以进行字节、区块或页面的擦除和编程操作除和编程操作 （2 2）可进行快速页面写入）可进行快速页面写入 CPU CPU可以将页数据按芯片存取速度（一般为几十到可以将页数据按芯片存取速度（一般为几十到200200nsns）写入页缓存，写入页缓存，再在内部逻辑的控制下，将整页数据写入相应页面，大大加快了编程速度。再在内部逻辑的控制下，将整页数据写入相应页面，大大加快了编程速度。 （3 3）内部编程控制逻辑）内部编程控制逻辑 当编程写入时
30、，由内部逻辑控制操作，当编程写入时，由内部逻辑控制操作，CPUCPU可做其他工作。可做其他工作。CPUCPU可以通过可以通过读出验证或状态查询获知编程是否结束，从而提高了读出验证或状态查询获知编程是否结束，从而提高了CPUCPU的效率。的效率。（4 4）在线系统编程能力）在线系统编程能力 擦除和写入都无需把芯片取下擦除和写入都无需把芯片取下 （5 5）软件和硬件保护能力）软件和硬件保护能力 可以防止有用数据被破坏可以防止有用数据被破坏 352闪存的应用目前闪存主要用来构成存储卡，以代替软磁盘。已大量用于便携式计算机、数码相机、MP3播放器等设备中。362.4 Interface technol
31、ogy of the semiconductor memory 存储器通过总线与CPU连接，CPU与存储器之间要交换地址信息、数据信息和控制信息。 原则上可将存储器的地址线、数据线与控制信号线分别接至CPU的地址总线、数据总线和控制总线上去。372.4.1 存储器与CPU接口的一般问题1CPU总线的负载能力o一般小型系统中，CPU可直接与存储器芯片相连。而在较大系统中，当总线负载数超过限定时应当加接驱动器。o地址线、控制线是是单向的，故采用单向驱动器，如74LS244，Intel8282等，而数据线是双向传动的，故采用双向驱动器，如74LS245、Intel8286/8287等。382存储器与
32、CPU之间的时序配合选用存储芯片时，必须考虑它的存取速度和CPU速度的匹配问题，即时序配合。为了使CPU能与不同速度的存储器相连接，一种常用的方法是使用“等待申请”信号。该方法是在CPU设计时设置一条“等待申请”输入线。若与CPU连接的存储器速度较慢，使CPU在规定的的读/写周期内不能完成读/写操作，则在CPU执行访问存储器指令时，由等待信号发生器向CPU发出“等待申请”信号，使CPU在正常的读/写周期之外再插入一个或几个等待周期Tw，以便通过改变指令的时钟周期数使系统速度变慢，从而达到与慢速存储器匹配的目的。393存储芯片的选用和地址分配存储芯片类型和芯片型号的选择因素：存放对象存储容量存取
33、速度结构价格由于存储器芯片的单片容量一般小于CPU寻址的地址范围，因此，要由许多单片的存储器芯片组成一个整体的存储系统，这就是要弄清楚诸多存储器芯片该如何连接，也就是如何产生片选信号的问题。402.4.2 存储器与地址总线的连接存储器与地址总线的连接，本质上就是在地址分配的基础上实现地址译码，保证CPU能对存储器中所有单元正确寻址。它包括两方面内容：一是高位地址线译码，用以选择存储芯片（片选）；二是低位地址线连接，用以通过片内地址译码器选择存储单元。为简化存储器地址译码电路的设计，首先应尽量选择存储容量相同的芯片作为内存组件，然后将各芯片地址线与低位地址总线一一相连，而将剩下的高位地址总线通过
34、译码产生各片选控制信号。因此存储器地址线连接的重点是片选控制信号的译码。411全译码法全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的译码输出令其空闲，以便需要时扩充。采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。42例2-1 设CPU寻址空间为64KB（地址总线为16位），存储器由8片容量为8KB（213）的芯片构成。A13A153-8译码器译码器Y0Y1Y7A0A128KB（1）CS8K
35、B（2）CS8KB（8）CS图图6-10 全译码法结构图全译码法结构图想想怎么设计？432部分译码法部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。44例2-2 CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。Y1Y0Y2Y3A14A132-4译码器译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（
36、3）CSA15（不参加译码）（不参加译码）A0A12图图6-11 部分译码法结构部分译码法结构453线选法线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。每根高位地址线接一块芯片，用低位地址线实现片内寻址。线选法的优点是结构简单，缺点是地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。46例2-3 假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。A0A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14图图6-12 线
37、选法结构图线选法结构图472.4.3 存储器与控制总线、数据总线的连接1存储器与控制总线的连接o与控制总线有关的外部接口信号线有：读写控制线，用于决定操作类型；行选通、列选通信号线（仅对DRAM芯片），用于控制DRAM的行、列地址线输入和动态刷新。o对于工作速度与CPU大体相当的SRAM和各种ROM存储芯片，只需将存储芯片的读/写控制端直接连到CPU总线或系统总线的相应功能端即可。o 如果存储芯片的工作速度比较慢，以至于不能在CPU的读写周期内完成读数、写数操作，需外加一定的定时逻辑，让CPU在正常的读写周期之外再插入一个或几个等待周期，以实现读写时序的匹配与操作的同步。o至于DRAM芯片（I
38、RAM除外）的读写控制线和行、列选通信号线，它们和地址线一起，均需由CPU总线或系统总线通过一个接口逻辑来提供。482存储器与数据总线的连接在微机中，无论字长是多少，一般每个存储模块都是以一个字节为基本单位来划分存储单元的，即每8位为一个存储单元，对应一个存储地址。当用存储字长不是8位的芯片构成内存时，必须用多片合在一起并行构成具有8位字长的存储单元。而在用多片构成存储单元时，它们的地址线、控制线完全是并联在一起的，数据线则分别接在数据总线的不同位线上。当内存系统的存储器芯片数较多时，基于对总线负载能力的考虑，在数据总线与存储器数据线之间应采用双向驱动器。492.4.4 存储器接口举例例2-4
39、 用2716 EPROM芯片为某8位微处理器设计一个16KB的ROM存储器。已知该微处理器地址线为A0A15，数据线为D0D7，“允许访存”控制信号为M，读出控制信号为RD。画出EPROM与CPU的连接框图。【分析】1）每片2716芯片容量为2K8位=2KB,构造一个16KB的存储器需8片。2）2K=211，因此2716需要A0A10共11根地址线实现片内寻址，可与地址总线的低11位A0A10直接相连，使得可以对2716每一片内2K空间寻址。3）8个2716芯片的片选信号CS由3-8译码器74LS138对高位地址A11A13译码产生，输出允许信号OE和读信号RD相连。这样，除了被选中芯片CE为
40、低电平，由RD信号控制进行输出外，其它7个芯片的CE全为高电平，使其工作在“功耗下降”方式。50设计：根据以上分析，可画出EPROM与CPU的连接框图如下。当系统中还需添加RAM时，可用A14,A15实现分组控制，统一编址。51例2-5 某8位微机有地址总线16根，双向数据总线8根，控制总线中与主存相关的有“允许访存”信号MREQ（低电平有效）和读/写控制信号R/W（高电平读、低电平写）。试用SRAM芯片2114为该机设计一个8KB的存储器并画出连接框图。【分析】1）2114芯片容量为1K4位，构造一个8KB的存储器共需16片2114，每两片组成1KB，共分8组。2）2114芯片需10根地址线
41、实现片内寻址，可令其与地址总线的低10位对应连接。3）片选信号CS可在MREQ控制下由74LS138对高位地址A10A12译码产生，译码器每个输出信号同时选中同一组的两块芯片。4）写允许信号WE可与读/写信号R/W直接相连。52练习习题6：91553最后一个单元的地址= 存储器容量+首地址-1 补充例题：地址分配与地址设置方法在设置存储器接口地址时，通常可按下列步骤进行：1）根据系统实际装机存储容量，确定存储器在整个存储空间中的位置。2）选择合适的存储芯片，画出地址分配图或列出地址分配表。3）根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定“片选”和片内选择的地址线，进而画出片
42、选译码电路。4）画出存储器与地址总线的接口连线图。54【例】为某8位微机设计一个12KB容量的存储器，要求EPROM区为8KB，从0000H开始，采用2716芯片(2K8位)；RAM区为4KB，从2000H开始，采用2114（1K4位）芯片。【析】本例对存储器的容量及其在存储空间的位置提出了明确的要求，存储芯片也已给定，因此设计工作从上述第2步开始进行。55步骤2 根据要求列出存储器地址分配表如下容量分配芯片型号地址范围2K2716000007FFH2K271608000FFFH2K2716100017FFH2K271618001FFFH1K2114200023FFH1K2114240027F
43、FH1K211428002BFFH1K21142C002FFFH56最后一个单元的地址= 存储器容量+首地址-1 步骤3 画出地址位图，进而画出片选译码电路由于采用的EPROM芯片2716和RAM芯片2114的存储容量不同，前者为2KB，后者为1KB，这就导致了这一步骤有两种方案。方案1 ROM、RAM分别译码方式若选用74LS139中的两个2-4译码器对ROM和RAM分别进行片选译码，则根据地址分配表可画出ROM、RAM两个地址位图，如下图所示：57外译码外译码( (片选片选) )内译码（片内选单元）内译码（片内选单元）译码允许译码允许译码输入译码输入A15 A14 A13A12 A11A1
44、0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0ROM(1) 000007FFH 0 0 0 0 1ROM(2) 08000FFFH 0 0 0 1 0ROM(3) 100017FFH 0 0 0 1 1ROM(4) 18001FFFH58ROM的地址位图59外译码外译码( (片选片选) )内译码（片内选单元）内译码（片内选单元）译码允许译码允许译码输入译码输入A15 A14 A13 A12A11 A10A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 0 0 0RAM(1) 200023FFH 0 0 1 0 0 1RAM(2) 240
45、027FFH 0 0 1 0 1 0RAM(3) 28002BFFH 0 0 1 0 1 1RAM(4) 2C002FFFHRAM的地址位图分析：比较ROM和RAM的地址位图可以看出，由于ROM区和RAM区的“片选”地址不同，体现在地址位图上用于芯片内部译码和外部译码的地址线数目不同；同时，由于ROM和RAM在地址空间的位置不同，作为外部译码的译码输入线和译码允许地址线的逻辑值也不同，换言之，在用于外部译码的地址线中选择哪几条做译码输入、哪几条作译码允许以及它们的状态如何，是由地址分配图中的地址位置决定的。根据地址位图，即可画出存储器片选信号的外部译码电路。注意：图中译码允许条件中除了地址条件
46、外还加了MERQ条件，目的是区分存储器操作和I/O操作。6061方案2 二次译码方式【思路】先按“片”地址为2KB进行译码，得到一些2KB为一片的片选信号，再利用其中的某一条或某几条输出与一条地址线进行二次译码，得到片地址为1KB的片选信号。这种方法可推广到多种不同容量的存储芯片一起使用的场合，这时可通过多层译码来相继获得容量从大到小的不同芯片的片选信号。62具体步骤：由于整个存储器ROM和RAM共为12KB，按2K为一片共需共需6根“片选”信号线，故可选74LS138作为译码器。这样，根据前面的地址分配表或分配图可画出如下图所示的地址位图。图中第一次译码为2KB的ROM芯片提供片选信号第二次
47、译码为1KB的RAM芯片提供片选信号63646566672.5 高速缓冲存储器 当前微处理器的主频已相当高，例如，Pentium4已达到3.06GHz，这就相应地要求存储器的速度非常高，读写周期要小于几十毫秒，如果主存全部采用高速的存储芯片组成，这将会使系统的价格高得让人无法接受。高档微型计算机中通常的做法是用一些高速的静态SRAM组成小容量的存储器，称作高速缓冲存储器Cache，而用廉价的速度稍慢的动态DRAM组成大容量的主存，由高速缓冲存储器和主存构成一个“两级”的存储体系结构。682.5.1 Cache系统基本结构与原理用一些高速的静态RAM组成小容量的存储器，称作高速缓冲存储器Cach
48、e。CPU访问存储器时送出访问主存单元的地址，由地址总线传送到Cache控制器中的主存地址寄存器MA，主存-Cache地址变换机构从MA获取地址并判断该单元内容是否已经在Cache中，即判别是否命中。当命中时，则将访问地址变换成在Cache中的地址，然后访问Cache。若地址变换机构判别所要访问的单元不在Cache中，则CPU转去访问主存，并将包含该存储单元的一页信息装入Cache。若Cache已被装满，则需要在替换控制部件的控制下，用新页替换Cache原来的某页信息，采用的替换算法体现在替换控制部件中，由硬件逻辑完成。69主存数据总线CPU主存地址寄存器MA替换控制部件主存-Cache地址变
49、换机构Cache地址寄存器Cache存储体多字宽地址总线不命中图6-15Cache系统基本结构框图命中单字宽706.5.2 地址映像方式为了把信息装入Cache中，必须应用某种函数把主存地址映像到Cache中定位，称作地址映像。当信息按这种映像关系装入Cache后，执行程序时，应将主存地址变换为Cache地址，这个变换过程成为地址变换。Cache容量小，而主存容量大，故Cache中的一页要与主存中的若干页相对应，即若干个主存地址将映像同一个Cache地址。根据这种页（或地址）的对应方法。常用的地址映像方式有全相联映像、直接映像和级相联映像3种。711全相联映像方式从主存中将信息调入Cache通
50、常是以“页”为单位进行的。该方式允许主存中的每一个页面映像到Cache中的任何一个页面位置上，也允许采用某种置换算法从已占满的Cache中替换出任何一个旧页面。在这种地址空间随意安排的条件下，为了使之能对高速缓存准确寻址，必须将调入页的页地址编码全部存入地址变换机构中。该方式查找十分费时，对变换机构工作速度要求很快而使成本过高，故该方法实用较困难。72假定缓冲存储器共32KB，分为128页，每页256个字节。主存地址为24位，寻址空间为16MB，也按256个字节为一页，共216页。当CPU送出24位地址寻址时，低8位页内地址直接送Cache，高16位地址作为页号编码送到地址变换机构与调入页的各
51、编码相比较。若比较发现有一致的编码，即命中，则变换机构将送出一个7位页地址指明这一页属于Cache中128页中的哪一页。由7位页地址与8位页内地址合成一个15位地址，选中32KB Cache的某一存储单元进行访问。显然，该地址变换机构中应有128个页号编码，且每个页号为16位长。 73第第0页页第第1页页第第N-1页页 CACHE第第0页页第第1页页第第MN-1页页 主存主存742直接映像方式该方法将Cache的全部存储单元划分成固定的页，主存先划分成段，段中再划分成与缓存中相同的页。规定缓存中各页只接收主存中相同页号内容的副本，即不同段中页号相同的内容只有一个能复制到缓存中去。这种映像的限制
52、使对高速缓存的寻址变得相当简单，在地址变换机构中只要存入地址的段号即可。该方法不够灵活，因为主存中多个段的同一页面只能对应Cache中的唯一页面，即使Cache中别的页面空着也不能占用，因而，Cache的存储空间得不到充分利用。75假定将32KB的Cache分成128页，每页256个字节.对于16MB的主存可分成512段，每段128页，每页256字节。地址变换机构中存储的信息只需1289位。第第0页页第第1页页第第N-1页页 CACHE01第第MN-1块块 主存主存N-1(M-1)N(M-1)(N-1)763级相联映像方式级相联映像方式是全相联映像方式与直接映像方式的折衷方案。 它将高速缓存分
53、成若干个组，每组包含若干个页面，组内采用直接映像，而组与组之间采用全相联映像，从而允许不同段中相同页号的内容能存放在Cache内不同的组中。776.5.3 替换算法1 先进先出算法FIFO（First In First Out）FIFO算法按调入Cache的先后决定淘汰的顺序。在需要替换时，将最先调入Cache的页面内容予以淘汰。优点：容易实现，系统开销少，只需利用主存中页面调度的历史信息。缺点：该算法不一定合理，最先调入的主存页面，很可能也是经常使用的页面，如一个包含程序循环的页面。2 近期最少使用算法LRU（Least Recently Used）LRU算法按Cache中各页面使用的频繁程
54、度决定淘汰的顺序。当需要替换时，将在最近一段时间内使用最少的页面内容予以淘汰。优点：充分利用了页面调度的历史信息，正确反映了程序的局部性。到目前为止最少使用的页面，很可能也是将来最少访问的页面。786.5.4 CACHE的读写过程1读操作访存时，将主存地址送往主存，启动读主存，同时将主存地址送Cache，按所用的映像方式从中提取Cache地址，如页号和页内地址。从Cache页中读取内容，并将相应的Cache页号与主存地址中的主存页号进行比较；相同，访问Cache命中，将读出数据送往CPU，不等主存读操作结束，就可继续下一次访存操作。页号不符合，或是按映像方式搜索完毕仍未找到相符的Cache页号
55、，表明本次访问Cache失败；则从主存中读取，供CPU使用，并考虑是否需要更新Cache某页的内容。o缺点：该算法实现复杂。为了记录Cache每组内各页的使用情况，对各组的各页要设置一个调用情况记录表，称为LRU目录。792写操作o（1）标志交换法，或称写回法。 先暂时只写入Cache有关单元，并用标志予以注明，直到该页内容需从Cache中替换出来时，才一次写入主存。o（2）写直达法（Write-through） 即每次写入Cache时也同时写入主存，主存与Cache始终保持一致性。80作业与习题作业与习题习题习题6 6要求所有课后习题都要要求所有课后习题都要在理解的基础上掌握。在理解的基础上
56、掌握。自己阅读教材并理解和掌握的：自己阅读教材并理解和掌握的：1717，1111，1212，18-2218-22要求要求提交提交的作业：的作业：8-98-9，13-1713-17 如果一个8086应用系统中ROM为4KB，最后一个单元地址为57FFH，RAM紧接着ROM后面编址，RAM为8KB，求该系统中存储器的第一个地址和最后一个单元地址。81解：首先画出内存单元示意图【析】首先，已知ROM的最后一个单元地址为57FFH，那么RAM的第一个单元地址为57FFH+1=5800H。再求RAM的最后一个单元地址方法如下：最后一个单元的地址-首地址+1=16KB= 24 210= 4096D =（转
57、换为16进制）=0100 0000 0000 0000 = 4000H最后一个单元的地址=5800H+4000H-1=9800H-1=97FFH82在8086系统中，用2K4位RAM构成64KB的存储系统,需要多少RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。试画出连接图。83用2K4位RAM构成64KB的存储系统,需要多少RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线,采用全译码方式。答：64片。 9位。其中A16A19固定，A10A15译码形成组选信号。84画出 8051单片机系统中断处理过程的基本流程图，中断服务程序中为什么要保护现场和恢复现场？如何实现？8586
