《EDA第六章原理图输入方法.ppt》由会员分享，可在线阅读，更多相关《EDA第六章原理图输入方法.ppt（72页珍藏版）》请在金锄头文库上搜索。
1、K K K KX康芯科技康芯科技要点回顾要点回顾1 1什么是综合？有哪些类型？什么是综合？有哪些类型？什么是综合？有哪些类型？什么是综合？有哪些类型？2 2CPLD/FPGACPLD/FPGA，VHDLVHDL，EDAEDA工具的工具的工具的工具的关系关系关系关系38-38-3优先编码器优先编码器优先编码器优先编码器4变量与信号变量与信号变量与信号变量与信号5进程语句进程语句进程语句进程语句EDAEDA技术技术实用教程实用教程第第6章章 原理图输入设计方法原理图输入设计方法K K K KX康芯科技康芯科技6.1 1位全加器设计向导位全加器设计向导6.1.1 基本设计步骤基本设计步骤步骤步骤1：
2、为本项工程设计建立文件夹：为本项工程设计建立文件夹注意：注意：文件夹名不能用中文，且不可带空格。文件夹名不能用中文，且不可带空格。K K K KX康芯科技康芯科技为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意，不可用中文！K K K KX康芯科技康芯科技步骤步骤2：输入设计项目和存盘：输入设计项目和存盘图图6-? 进入进入MAX+plusII，建立一个新的设计文件建立一个新的设计文件使用原理图输入方法设计，必须选择打开原理图编辑器新建一个设计文件K K K KX康芯科技康芯科技图图6-1 元件输入对话框元件输入对话框首先在这里用鼠标右键产生此窗，并选择“Enter Symb
3、ol”输入一个元件然后用鼠标双击这基本硬件库这是基本硬件库中的各种逻辑元件也可在这里输入元件名，如2输入与门AND2，输出引脚：OUTPUTK K K KX康芯科技康芯科技图图6-2 将所需元件全部调入原理图编辑窗将所需元件全部调入原理图编辑窗图图6-? 连接好的原理图连接好的原理图输出引脚：OUTPUT输入引脚：INPUT将他们连接成半加器K K K KX康芯科技康芯科技图图6-3 连接好原理图并存盘连接好原理图并存盘首先点击这里文件名取为：h_adder.gdf注意，要存在自己建立的文件夹中K K K KX康芯科技康芯科技步骤步骤3：将设计项目设置成工程文件：将设计项目设置成工程文件(PR
4、OJECT)图图6-? 将当前设计文件设置成工程文件将当前设计文件设置成工程文件首先点击这里然后选择此项，将当前的原理图设计文件设置成工程最后注意此路径指向的改变K K K KX康芯科技康芯科技注意，此路径指向当前的工程！K K K KX康芯科技康芯科技步骤步骤4：选择目标器件并编译：选择目标器件并编译 图6-? 选择最后实现本项设计的目标器件选择最后实现本项设计的目标器件首先选择这里器件系列选择窗，选择ACEX1K系列根据实验板上的目标器件型号选择，如选EP1K30注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来K K K KX康芯科技康芯科技图图6-? 对工程文件进行编译、综合
5、和适配等操作对工程文件进行编译、综合和适配等操作选择编译器编译窗K K K KX康芯科技康芯科技消去消去Quartus适配操作适配操作选择此项消去这里的勾K K K KX康芯科技康芯科技完成编译！完成编译！K K K KX康芯科技康芯科技步骤步骤5：时序仿真：时序仿真(1) 建立波形文件。建立波形文件。首先选择此项，为仿真测试新建一个文件选择波形编辑器文件K K K KX康芯科技康芯科技(2) 输入信号节点。输入信号节点。图图6-? 从从SNF文件中输入设计文件的信号节点文件中输入设计文件的信号节点从从SNF文件中文件中输入设计文件输入设计文件的信号节点的信号节点点击点击“LIST”SNF文件
6、中文件中的信号节点的信号节点K K K KX康芯科技康芯科技图图6-? 列出并选择需要观察的信号节点列出并选择需要观察的信号节点用此键选择左窗用此键选择左窗中需要的信号中需要的信号进入右窗进入右窗最后点击最后点击“OK”K K K KX康芯科技康芯科技图图4-9 列出并选择需要观察的信号节点列出并选择需要观察的信号节点(3) 设置波形参量。设置波形参量。图图6-? 在在Options菜单中消去网格对齐菜单中消去网格对齐Snap to Grid的选择的选择(消去对勾消去对勾) 消去这里的勾，消去这里的勾，以便方便设置以便方便设置输入电平输入电平K K K KX康芯科技康芯科技(4) 设定仿真时间
7、。设定仿真时间。图图6-? 设定仿真时间设定仿真时间选择选择END TIME调整仿真时间调整仿真时间区域。区域。选择选择60微秒微秒比较合适比较合适K K K KX康芯科技康芯科技(5) 加上输入信号。加上输入信号。图图6-? 为输入信号设定必要的测试电平或数据为输入信号设定必要的测试电平或数据(6) 波形文件存盘。波形文件存盘。图图6-? 保存仿真波形文件保存仿真波形文件用此键改变仿真用此键改变仿真区域坐标到合适区域坐标到合适位置。位置。点击点击1，使拖黑，使拖黑的电平为高电平的电平为高电平K K K KX康芯科技康芯科技(7) 运行仿真器。运行仿真器。图图6-? 运行仿真器运行仿真器选择仿
8、真器选择仿真器运行仿真器运行仿真器K K K KX康芯科技康芯科技(8) 观察分析半加器仿真波形观察分析半加器仿真波形。图图6-? 半加器半加器h_adder.gdf的仿真波形的仿真波形K K K KX康芯科技康芯科技(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.图图6-? 打开延时时序分析窗打开延时时序分析窗选择时序分析器选择时序分析器输入输出输入输出时间延迟时间延迟K K K KX康芯科技康芯科技(10) 包装元件入库。包装元件入库。 选择菜单选择菜单“FileFile”“OpenOpen”，在在“Open
9、Open”对话框中选择对话框中选择原理图编辑文件选项原理图编辑文件选项“Graphic Editor FilesGraphic Editor Files”，然后选择然后选择h_adder.gdfh_adder.gdf，重新打开半加器设计文件，然后选择如图重新打开半加器设计文件，然后选择如图4-54-5中中“FileFile”菜单的菜单的“Create Default SymbolCreate Default Symbol”项，将当前项，将当前文件变成了一个包装好的单一元件文件变成了一个包装好的单一元件( (Symbol)Symbol)，并被放置在工并被放置在工程路径指定的目录中以备后用。程路径
10、指定的目录中以备后用。K K K KX康芯科技康芯科技步骤步骤6：引脚锁定：引脚锁定可选择键可选择键8作为半作为半加器的输入加器的输入“a”选择实验电路结构图选择实验电路结构图6选择键选择键8作为半加作为半加器的输入器的输入“b”可选择发光管可选择发光管8作为半加器的作为半加器的进位输出进位输出“co”可选择发光管可选择发光管8作为半加器的作为半加器的和输出和输出“so”K K K KX康芯科技康芯科技选择实验板上选择实验板上插有的目标器件插有的目标器件目目标标器器件件引引脚脚名名和和引引脚脚号号对对照照表表键键8的引脚名的引脚名键键8的引脚名的引脚名对应的引脚号对应的引脚号K K K KX康
11、芯科技康芯科技 引脚对应情况引脚对应情况实验板位置实验板位置 半加器信号半加器信号 通用目标器件引脚名通用目标器件引脚名 目标器件目标器件EP1K30TC144引脚号引脚号 1、键、键8： a PIO13 272、键、键7 b PIO12 263、发光管、发光管8 co PIO23 394、发光管、发光管7 so PIO22 38K K K KX康芯科技康芯科技步骤步骤6：引脚锁定：引脚锁定选择引脚选择引脚锁定选项锁定选项引脚窗引脚窗K K K KX康芯科技康芯科技此处输入此处输入信号名信号名此处输入此处输入引脚名引脚名按键按键“ADD”即可即可注意引脚属性注意引脚属性错误引脚名将错误引脚名将
12、无正确属性！无正确属性！K K K KX康芯科技康芯科技再编译一次，再编译一次，将引脚信息将引脚信息进去进去K K K KX康芯科技康芯科技选择编程器，选择编程器，准备将设计准备将设计好的半加器好的半加器文件下载到目文件下载到目器件中去器件中去编程窗编程窗K K K KX康芯科技康芯科技步骤步骤7：编程下载：编程下载(1) 下载方式设定。下载方式设定。图图6-? 设置编程下载方式设置编程下载方式 在编程窗打开在编程窗打开的情况下选择的情况下选择下载方式设置下载方式设置选择此项下选择此项下载方式载方式K K K KX康芯科技康芯科技步骤步骤7：编程下载：编程下载(1) 下载方式设定。下载方式设定
13、。图图4-18 设置编程下载方式设置编程下载方式 (2) 下载。下载。图图6-? 向向EF1K30下载配置文件下载配置文件下载（配置）下载（配置）成功！成功！K K K KX康芯科技康芯科技若键若键8、7为高电平为高电平进位进位“co”为为1和和“so”为为0选择电路选择电路模式为模式为“6”模式选择键模式选择键K K K KX康芯科技康芯科技步骤步骤8：设计顶层文件：设计顶层文件(1) 仿照前面的仿照前面的“步骤步骤2”，打开一个新的原理图编辑窗口，打开一个新的原理图编辑窗口图图4-20 在顶层编辑窗中调出已设计好的半加器元件在顶层编辑窗中调出已设计好的半加器元件K K K KX康芯科技康芯
14、科技(2) 完成全加器原理图设计完成全加器原理图设计，并以文件名并以文件名f_adder.gdf存在同一目录中存在同一目录中。(3) 将当前文件设置成将当前文件设置成Project，并选择目标器件为并选择目标器件为EPF10K10LC84-4。(4) 编译此顶层文件编译此顶层文件f_adder.gdf，然后建立波形仿真文件。然后建立波形仿真文件。图图4-21 在顶层编辑窗中设计好全加器在顶层编辑窗中设计好全加器K K K KX康芯科技康芯科技(5) 对应对应f_adder.gdf的波形仿真文件，参考图中输入信号的波形仿真文件，参考图中输入信号cin、bin和和ain输输入信号电平的设置，启动仿
15、真器入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。观察输出波形的情况。(6) 锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。图图4-22 1位全加器的时序仿真波形位全加器的时序仿真波形K K K KX康芯科技康芯科技4.1.2 设计流程归纳设计流程归纳图图4-23 MAX+plusII一般设计流程一般设计流程K K K KX康芯科技康芯科技4.1.3 补充说明补充说明1. 1. 编译窗口的各功能项目块含义编译窗口的各功能项目块含义Compiler Netlist ExtractorDatabase Builde
16、rLogic SynthesizerPartitionerTiming SNF ExtractorFitterAssembler2. 2. 查看适配报告查看适配报告K K K KX康芯科技康芯科技4.2 2位十进制数字频率计设计位十进制数字频率计设计4.2.1 设计有时钟使能的两位十进制计数器设计有时钟使能的两位十进制计数器(1) (1) 设计电路原理图。设计电路原理图。图图4-24 用用74390设计一个有时钟使能的两位十进制计数器设计一个有时钟使能的两位十进制计数器K K K KX康芯科技康芯科技(2) 计数器电路实现计数器电路实现图图4-25 调出元件调出元件74390 图图4-26 从
17、从Help中了解中了解74390的详细功能的详细功能K K K KX康芯科技康芯科技(3) 波形仿真波形仿真图图4-27 两位十进制计数器工作波形两位十进制计数器工作波形K K K KX康芯科技康芯科技4.2.2 频率计主结构电路设计频率计主结构电路设计图图4-28 两位十进制频率计顶层设计原理图文件两位十进制频率计顶层设计原理图文件K K K KX康芯科技康芯科技图图4-29 两位十进制频率计测频仿真波形两位十进制频率计测频仿真波形K K K KX康芯科技康芯科技4.2.3 测频时序控制电路设计测频时序控制电路设计图图4-30 测频时序控制电路测频时序控制电路图图4-31 测频时序控制电路工
18、作波形测频时序控制电路工作波形K K K KX康芯科技康芯科技4.2.4 频率计顶层电路设计频率计顶层电路设计图图4-32 频率计顶层电路原理图频率计顶层电路原理图(文件：文件：ft_top.gdf)K K K KX康芯科技康芯科技图图4-33 频率计工作时序波形频率计工作时序波形K K K KX康芯科技康芯科技4.2.5 设计项目的其他信息和资源配置设计项目的其他信息和资源配置(1) 了解设计项目的结构层次了解设计项目的结构层次图图4-34 频率计频率计ft_top项目的设计层次项目的设计层次K K K KX康芯科技康芯科技(2) 了解器件资源分配情况了解器件资源分配情况图图4-35 适配报
19、告中的部分内容适配报告中的部分内容图图4-36 芯芯片片资资源源编编辑辑窗窗K K K KX康芯科技康芯科技(3) 了解设计项目速度了解设计项目速度/延时特性延时特性图图4-37 寄存器时钟特性窗寄存器时钟特性窗图图4-38 信号延时矩阵表信号延时矩阵表K K K KX康芯科技康芯科技(4) 资源编辑资源编辑(5) 引脚锁定引脚锁定图图 4-39 Device View窗窗K K K KX康芯科技康芯科技LCs手工分配：手工分配：图图4-40 适配器设置适配器设置图图4-41 手工分配手工分配LCsK K K KX康芯科技康芯科技4.3 参数可设置参数可设置LPM宏功能块宏功能块4.3.1 基
20、于基于LPM_COUNTER的数控分频器设计的数控分频器设计图图4-42 数控分频器电路原理图数控分频器电路原理图K K K KX康芯科技康芯科技当当d3.0=12(即即16进制数：进制数：C)时的工作波形。时的工作波形。图图4-43 数控分频器工作波形数控分频器工作波形K K K KX康芯科技康芯科技4.3.2 基于基于LPM_ROM的的4位乘法器设计位乘法器设计图图4-44 用用LPM_ROM设计的设计的 4位乘法器原理图位乘法器原理图K K K KX康芯科技康芯科技(1) 用文本编辑器编辑用文本编辑器编辑mif文件文件K K K KX康芯科技康芯科技图图4-46 LPM_ROM构成的乘法
21、器仿真波形构成的乘法器仿真波形图图4-45 LPM_ROM参参数设置窗口数设置窗口K K K KX康芯科技康芯科技(2) 用初始化存储器编辑窗口编辑用初始化存储器编辑窗口编辑mif文件文件图图4-47 在在Initialize Memory窗口中编辑乘法表地址窗口中编辑乘法表地址/数据数据K K K KX康芯科技康芯科技4.4 波形输入设计方法波形输入设计方法图图4-48 待设计电路的预设输入输出波形待设计电路的预设输入输出波形图图4-49 打开打开wdf波形文件编辑器波形文件编辑器K K K KX康芯科技康芯科技图图4-50 输入待设计电路的信号名输入待设计电路的信号名K K K KX康芯科
22、技康芯科技图图4-51 输入信号名及其端口属性输入信号名及其端口属性K K K KX康芯科技康芯科技图图4-52 输出时序信号设置输出时序信号设置K K K KX康芯科技康芯科技实实 验验 实验实验4-1 原理图输入设计原理图输入设计8位全加器位全加器1) 实实验验目目的的：熟悉利用MAX+plus的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。(2) 原原理理说说明明：一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即
23、将低位加法器的进位输出cout与机临的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。 K K K KX康芯科技康芯科技实验实验4-1 原理图输入设计原理图输入设计8位全加器位全加器(3) 实实验验内内容容1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。建议实验电路选择附图1-7，键1、2、3(PIO0/1/2)分别接ain、bin、cin；发光管D2、D1(PIO9/8)分别接sum和cout。(4) 实实验验内内容容2，建立一个更
24、高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。建议实验电路选择附图1-3，键2、键1输入8位加数；键4、键3输入8位被加数；数码6/5显示加和；D8显示进位cout。K K K KX康芯科技康芯科技实验实验4-1 原理图输入设计原理图输入设计8位全加器位全加器(5) 思思考考题题：为了提高加法器的速度，如何改进以上设计的进位方式？(6) 实实验验报报告告：详细叙述8位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的延时情况；最后给出硬件测试流程和结果。K K K KX康芯科技康芯科技实验实验4-2 用原理图输入法设计用
25、原理图输入法设计8位十进制频率计位十进制频率计(1) 实实验验目目的的：熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法。完成8位十进制频率机的设计，学会利用实验系统上的FPGA/CPLD验证较复杂设计项目的方法。(2) 原原理理说说明明：利用第2节介绍的2位计数器模块连接它们的计数进位，用4个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。最后按照第2节中的设计流程和方法即可完成全部设计。 K K K KX康芯科技康芯科技实验实验4-1 原理图输入设计原理图输入设计8位全加器位全
26、加器(3) 实实验验内内容容1：首先按照本章第2节介绍的方法与流程，完成2位频率计的设计，包括原理图输入、编译、综合、仿真、硬件测试等，然后进行硬件测试，建议实验电路选择附图1-2，数码2和1显示输出频率值，待测频率F_IN接clock0；测频控制时钟CLK接clock2，若选择clock2 = 8Hz，门控信号CNT_EN的脉宽恰好为1秒。(4) 实实验验内内容容2：建立一个新的原理图设计层次，在完成实验内容1的基础上将其扩展为8位频率计，仿真测试该频率计待测信号的最高频率，并与实测的结果进行比较。K K K KX康芯科技康芯科技实验实验4-1 原理图输入设计原理图输入设计8位全加器位全加器
27、(5) 思思考考题题：为了产生测频控制信号，还有什么其他更简单的电路可以获得图4-31的波形？提示CNT_EN 的反向信号可看作LOCK信号。(6) 实实验验附附加加题题1：完成习题4-10和习题4-14的设计和硬件实验验证。(7) 实实验验附附加加题题2：分析图4-53的工作原理、各元件模块的功能以及各端口信号的功能。用原理图输入方式完成该图所示电路的设计、时序仿真和硬件实验验证，并说明图4-53的电路功能，给出其仿真波形和硬件测试方法。(8) 实实验验报报告告：详细给出各层次的原理图、工作原理、电路的仿真波形图和波形分析，详述硬件实验过程和实验结果。K K K KX康芯科技康芯科技选择电路
28、选择电路模式模式1输入被加数输入被加数高高4位：位：A7-A46 = 0110输入被加数输入被加数低低4位：位：A3-A04 = 0100输入加数高输入加数高4位：位：B7-B48 =1000输入加数低输入加数低4位：位：B3-B04 =0100和高位输和高位输出出E：1110和低位输和低位输出出8：1000K K K KX康芯科技康芯科技A5+5A+1（最低进位）最低进位）=100（16进制）进制）溢出进位溢出进位输入最低进位位输入最低进位位K K K KX康芯科技康芯科技实验实验4-3 LPM模块使用模块使用图图4-53 实验实验4-2电路原理图电路原理图 K K K KX康芯科技康芯科技
29、(1) 实实验验目目的的：掌握LPM模块的参数设置方法以及设计和应用方法。(2) 原原理理说说明明：数控分频器和乘法器的设计原理已在本章第3节中作了详细描述。(3) 实实验验内内容容1：按照第3节介绍的流程和设计原理，分别使用LPM_COUNTER和LPM_ROM设计8位数控分频器和4位乘法器。然后进行波形仿真和硬件测试、建议实验电路选择附图1-3。(4) 实实验验内内容容2：按照以上流程和要求分别对LPM库中的先进先出寄存器LPM_FIFO、乘法器LPM_MULT、双口随机存储器LPM_RAM_DQ和移位寄存器LPM_SHIFTREG进行仿真测试与硬件实验验证。(5) 实验报告：实验报告：按照实验4-2的要求完成实验报告。实验实验4-3 LPM模块使用模块使用
