《QuartusII设计向导.ppt》由会员分享，可在线阅读，更多相关《QuartusII设计向导.ppt（71页珍藏版）》请在金锄头文库上搜索。
1、EDA技术及其应用第2章QuartusII设计向导2.1 原理图输入设计方法的特点进行几乎任意层次的数字系统设计。对系统中的任一层次，或任一元件的功能进行精确的时序仿真，精度达0.1ns。通过时序仿真，迅速定位电路系统的错误，并随时纠正。对设计方案进行随时更改，并储存设计过程中所有的电路QuartusII和测试文件入档。通过编译和下载，在FPGA上对设计项目随时进行硬件测试验证。如果使用FPGA和配置编程方式，将不会有器件损坏和损耗的问题。符合现代电子设计技术规范。Quartus II软件开发步骤(1)新建文件夹(2)画电路图 （2,3）三步不分先后(3)新建项目(4)画输入信号（首先设置仿真
2、终止时间end time）(5)编译(6)功能仿真（加入输入信号,每次改变都应编译一次）(7)时序仿真(8)下载程序到开发板2.2 原理图输入方式设计初步2.2.1 建立工作库文件夹和编辑设计文件（1）新建一个文件夹。（英文字母，数字，下划线组成，少于英文字母，数字，下划线组成，少于8个字符个字符）（2）建立原理图源文件编辑窗。（菜单命令：（菜单命令：Filenew）图2-1 选择编辑文件类型2.2 原理图输入方式设计初步（3）编辑构建电路图。图2-2 打开原理图编辑窗2.2 原理图输入方式设计初步图2-3 调入需要的宏功能元件（Symbol）(1)、双击原理图空白处(2)、执行菜单命令：Ed
3、itInsert symbols(3)、单击工具栏图标常用库元件名定义数字电路：7400 ： 与非门 7402 ： 或非门 and2 ： 2输入端与门 or2 ： 2输入端或门端口： input ：输入接口 output： 输出接口常量： vcc ：高电平 gnd：低电平画导线，总线鼠标移到元件引脚附近，出现 图标时，按住左键，并拖动鼠标即可。画总线时，点击 图标，按住左键，即可画出总线。画管道（用于方块图）图标。橡胶带工具。点击选中后，拖动原理图，导线不会断开。选择工具。网络标号点击选中要命名的导线，在线的属性中的name栏填入名称。2.2 原理图输入方式设计初步（3）编辑构建电路图。图2-
4、4 两位十进制计数器电路图2.2 原理图输入方式设计初步（4）文件存盘。选择FileSave As命令，找到已设立的文件夹路径为命令，找到已设立的文件夹路径为d: MY_PROJECT，存盘文件名为，存盘文件名为cnt10.bdf。若出现。若出现问句“Do you want to create”时，若单击时，若单击“是是”按按钮，则直接进入创建工程流程。若单击“否”按钮，可按以下的方法进入创建工程流程。2.2 原理图输入方式设计初步2.2.2 创建工程（1）打开建立新工程管理窗。图2-5 利用“New Preject Wizard”创建工程创建工程cnt102.2 原理图输入方式设计初步（2）
5、将设计文件加入工程中。图2-6 将所有相关的文件都加入进此工程2.2 原理图输入方式设计初步（3）选择目标芯片。图2-7 选择目标器件EP2C8Q208C82.2 原理图输入方式设计初步（4）工具设置。（5）结束设置。图2-8 CNT10工程管理窗工程管理窗2.2 原理图输入方式设计初步2.2.3 功能分析图2-974390的真值表的真值表2.2 原理图输入方式设计初步2.2.4 编译前设置（1）选择FPGA目标芯片。图2-10 选择目标器件EP2C8Q208C82.2 原理图输入方式设计初步2.2.4 编译前设置（2）选择配置器件的工作方式。图2-11选择配置器件的工作方式2.2 原理图输入
6、方式设计初步2.2.4 编译前设置（3）选择配置器件和编程方式。图2-12 选择配置器件型号和压缩方式2.2 原理图输入方式设计初步2.2.4 编译前设置（4）选择输出设置。（5）选择目标器件闲置引脚的状态。图2-12 选择配置器件型号和压缩方式2.2 原理图输入方式设计初步2.2.5 全程编译图2-13 全程编译后出现报错信息2.2 原理图输入方式设计初步2.2.6 功能测试（1）打开波形编辑器。菜单命令：Filenew图2-14 选择编辑矢量波形文件2.2 原理图输入方式设计初步2.2.6 功能测试（1）打开波形编辑器。图2-15 波形编辑器2.2 原理图输入方式设计初步2.2.6 功能测
7、试（2）设置仿真时间区域。菜单命令：Editend time图2-16 设置仿真时间长度2.2 原理图输入方式设计初步2.2.6 功能测试（3）波形文件存盘。图2-17 vwf激励波形文件存盘激励波形文件存盘（4）将工程cnt10的端口信号名选入波形编辑器中。菜单命令：Edit Insert Node or BUS菜单命令：View Utility window Node finder单击这里 （4）将工程cnt10的端口信号名选入波形编辑器中。图2-18 向波形编辑器拖入信号节点菜单命令：View Utility window Node finder2.2 原理图输入方式设计初步2.2.6
8、功能测试（5）编辑输入波形（输入激励信号）。图2-19 准备给CLK设置时钟图2-20 为CLK设置周期编辑输入波形（输入激励信号）选中波形的一段指定逻辑电平仿真输入信号，对仿真结果影响很大，不正确的输入信号，有可能无法得到正确的结果。2.2 原理图输入方式设计初步2.2.6 功能测试（6）总线数据格式设置。图2-21 为q设置数制2.2 原理图输入方式设计初步2.2.6 功能测试（6）总线数据格式设置。图2-22设置好的激励波形图2.2 原理图输入方式设计初步2.2.6 功能测试（7）仿真器参数设置。菜单命令：AssigmentsSettings图2-23 选择仿真约束和控制仿真类型功能仿真
9、时序仿真快速时序仿真检测冒险情况检测冒险情况输入信号波形（7）仿真器参数设置。菜单命令：ProcessingSimulator tool仿真类型功能仿真时序仿真快速时序仿真输入信号波形2.2 原理图输入方式设计初步（8）启动时序仿真器。（9）观察仿真结果。图2-24 仿真波形输出输出端信号有延迟现象功能仿真输出信号没有延迟现象2.3 引脚设置和下载2.3.1 引脚锁定。菜单命令：Assignment Pin为了进行硬件测试，应将输入输出信号锁定在芯片的引脚上。再进行编译（综合），下载到电路板中，进行测试。把电路中所有引脚全部列出来新建一个引脚组，并把引脚加入其中。右键，Creat group
10、创建一个aa引脚组单击，加入引脚按住左键，拖动引脚到右边的芯片的一个引脚上即可。2.3 引脚设置和下载2.3.1 引脚锁定图2-27 图形式引脚锁定对话框引脚锁定，还可以通过Tcl脚本命令进行。Tcl脚本使用更灵活，一次编辑，多次使用。提高工作效率。2.3 引脚设置和下载2.3.2 配置文件下载（1）打开编程窗和配置文件。图2-28 选择编程下载文件和下载模式2.3 引脚设置和下载2.3.2 配置文件下载（2）设置编程器。图2-29加入编程下载方式2.3 引脚设置和下载2.3.2 配置文件下载（2）设置编程器。图2-30 双击选中的编程方式名（3）硬件测试。2.3 引脚设置和下载2.3.3 A
11、S模式直接编程配置器件1选择编程模式和编程目标文件选择编程模式和编程目标文件图2-31 ByteBlaster II接口接口AS模式编程窗口模式编程窗口2选择接插模式选择接插模式3AS模式编程下载模式编程下载2.3 引脚设置和下载2.3.4 JTAG间接模式编程配置器件1将将SOF文件转化为文件转化为JTAG间接配置文件间接配置文件图2-32 选择目标器件EP2C82.3 引脚设置和下载2.3.4 JTAG间接模式编程配置器件1将将SOF文件转化为文件转化为JTAG间接配置文件间接配置文件图2-33 选定SOF文件后，选择文件压缩2.3 引脚设置和下载2.3.4 JTAG间接模式编程配置器件2
12、下载下载JTAG间接配置文件间接配置文件图2-34 用JTAG模式对配置器件EPCS1进行间接编程2.3 引脚设置和下载2.3.5 USB Blaster编程配置器件使用方法图2-35 安装USB驱动程序2.3 引脚设置和下载2.3.5 USB Blaster编程配置器件使用方法图2-36 设置JTAG硬件功能2.4 层次化设计2.4.1 8位十进制计数器的设计1. 构建元件符号图2-37 将原理图设计生成一个底层的单独元件（Symbol）2.4 层次化设计2.4.1 8位十进制计数器的设计2. 构建顶层文件图2-38 从当前工程路径中调入元件CNT102.4 层次化设计2.4.1 8位十进制
13、计数器的设计2. 构建顶层文件图2-39 两位十进制频率计顶层设计原理图文件2.4 层次化设计3. 功能分析图2-39 两位十进制频率计顶层设计原理图文件图2-41 74374真值表真值表2.4 层次化设计2.4.1 8位十进制计数器的设计4. 全程编译5. 时序仿真图2-42 图2-39的仿真激励波形图，或称矢量波形文件2.4 层次化设计图2-43 图2-39的仿真波形图（enb不同脉宽）图2-44 图2-39的仿真波形图（enb相同脉宽）2.4 层次化设计2.4.2 硬件测试与实验图2-45 将引脚nCEO设定为I/O口2.5 8位十进制频率计设计2.5.1 时序控制器设计图2-46 频率
14、计测频时序控制器电路2.5 8位十进制频率计设计2.5.1 时序控制器设计图2-47 7493真值表真值表图2-48 74154真值表真值表2.5 8位十进制频率计设计2.5.1 时序控制器设计图2-49 图2-46电路的仿真波形2.5 8位十进制频率计设计图2-50 测频时序控制电路图5-54 频率计顶层电路原理图2.5 8位十进制频率计设计2.5.2 顶层电路设计与测试图2-51 测频时序控制电路工作波形图5-55 频率计工作时序波形计数值为什么与输入不同？计数值为什么与输入不同？计数时间计算enb: 计数器允许计数，Qd信号（8个周期）计数时间100ms，则每个时钟周期为100/8=12
15、.5ms对应的时钟频率是80Hz计数时间为1秒时，每个时钟周期1000ms/8=125ms习题2-1. 归纳利用QuartusII进行原理图输入设计的流程。2-2. 参考Quartus II的的Help，详细说明，详细说明Assignments菜单中菜单中Settings对话框的功能。对话框的功能。（1）说明其中的Timing Requirements & Qptions的功能、使用方的功能、使用方法和检测途径。（2）说明其中的Compilation Process的功能和使用方法。的功能和使用方法。（3）说明Analysis & Synthesis Setting的功能和使用方法，以及其的功
16、能和使用方法，以及其中的Synthesis Netlist Optimization的功能和使用方法。的功能和使用方法。（4）说明Fitter Settings中的中的Design Assistant和和Simulator功功能，举例说明它们的使用方法。2-3. 概述Assignments菜单中Assignment Editor的功能，举例说的功能，举例说明。2-4. 传统数字电路实验中，常用插导线的方法连接元件电路。根据已掌握的知识试说明，此种设计方法对系统的正常运行有何不利，为什么？习题2-5. 时序仿真和功能仿真有何异同点？2-6. 建立时序仿真中VWF文件的激励波形有何需要注意之处？2
17、-7. 为什么要FPGA配置器件？对专用配置器件EPCS1，有几种编程方法？如何进行？2-8. 如何构建一个多层次设计工程？2-9. 在什么情况下必须对设计锁定引脚？锁定引脚有几种方法？如何完成？2-10. 详细说明图2-43中各信号波形的功能，并说明，如果没有CLR信号，enb第第4个高电平脉冲后，个高电平脉冲后，Q等于几？。说明图等于几？。说明图2-50所示的频率计中的所示的频率计中的CLR控制信号有何作用。2-11. 提出两个新方案，取代图2-46电路的功能（注，输出波形不一定与图2-49相同，但必须能用于图相同，但必须能用于图2-50的频率计的正确控制）的频率计的正确控制）2-12.
18、提出一个新方案，取代图2-4的功能。2-13基于基于QuartusII设计平台，用设计平台，用74148和与非门实现和与非门实现8421BCD优先优先编码器（止于时序仿真）。习题2-14基于基于QuartusII设计平台，用设计平台，用3片片74139组成一个组成一个5-24线译码器（止于时序线译码器（止于时序仿真）。2-15基于基于QuartusII设计平台，用设计平台，用74283加法器和逻辑门设计实现一位加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是码加法器电路，输入输出均是BCD码，码，CI为低位的进位信号，为低位的进位信号，CO为高位为高位的进位信号，输入为两个1
19、位十进制数A，输出用S表示（止于时序仿真）。2-16基于基于QuartusII设计平台，设计一个设计平台，设计一个7人表决电路，参加表决者人表决电路，参加表决者7人，同意为人，同意为1，不同意为，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮（止，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮（止于时序仿真）。2-17基于基于QuartusII设计平台，自选设计平台，自选prim和和mf库中的元件设计一个周期性产生库中的元件设计一个周期性产生二进制序列01001011001的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。2-18基于基于
20、QuartusII设计平台，用设计平台，用D触发器构成按循环码触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数器（止于时序仿真）。规律工作的六进制同步计数器（止于时序仿真）。2-19基于基于QuartusII设计平台，应用设计平台，应用4位全加器和位全加器和74374构成构成4位二进制加法计位二进制加法计数器（止于时序仿真）。习题2-20基于基于QuartusII设计平台，用设计平台，用74194、74273、D触发器等器件组成触发器等器件组成8位串入位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化
21、一次（止于时序仿真）。如果使用74299、74373、D触发器和非门来完成上述功能，应该有怎样的电路？2-21基于基于QuartusII设计平台，用一片设计平台，用一片74163和两片和两片74138构成一个具有构成一个具有12路脉路脉冲输出的数据分配器。要求在原理图上标明第1路到第12路输出的位置。若改用一片74195代替以上的代替以上的74163，试完成同样的设计（止于时序仿真）。，试完成同样的设计（止于时序仿真）。2-22基于基于QuartusII设计平台，用同步时序电路对串行二进制输入进行奇偶校验，每设计平台，用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当
22、5位输入中1的数目为奇数时，在最后一位的时刻输出1。2-23基于基于QuartusII设计平台，用设计平台，用7490设计模为设计模为872的计数器，且输出的个位、十的计数器，且输出的个位、十位、百位都应符合8421码权重。2-24基于基于QuartusII设计平台，用设计平台，用74161设计一个设计一个97分频电路，用置分频电路，用置0和置数两种和置数两种方法实现。2-25基于基于QuartusII设计平台，某通信接收机的同步信号为巴克码设计平台，某通信接收机的同步信号为巴克码1110010。设计。设计一个检测器，其输入为串行码x，输出为检测结果y，当检测到巴克码时，输出1。实验与实践2-
23、1 8位十进制频率计设计位十进制频率计设计2-2 用原理图输入法设计8位全加器表2-1 半加器h_adder逻辑功能真值表a0011b0101so0110co0001实验与实践2-2 用原理图输入法设计8位全加器图2-52 半加器h_adder电路图实验与实践2-2 用原理图输入法设计8位全加器图2-53 全加器f_adder电路图实验与实践2-3 计时系统设计(1) 仿照本章给出的完整设计流程设计一个时钟，能计时、分、秒。时、分、秒分别用两位数码管显示。能用键校准时、分、秒。完成实验报告。(2) 设计一个定时器。能定时、分；能用键设定时和分。完成实验报告。(3) 设计一个秒表。能显示分、秒。分的最大值是59分；秒的最大值是59秒点99。即计秒精度是百分之一秒。用键能控制秒表的清。即计秒精度是百分之一秒。用键能控制秒表的清0、开始计时和停止计时。、开始计时和停止计时。完成实验报告。2-4 数字系统设计分别给出以上习题中的2-15、2-16、2-20、2-21、2-22的完整设计流程，包括系统构建、系统设计、时序仿真、引脚锁定、FPGA硬件测试和EPCS配置器件编程。分别完成实验报告。
