《verilog存储器建模.ppt》由会员分享，可在线阅读，更多相关《verilog存储器建模.ppt（11页珍藏版）》请在金锄头文库上搜索。
1、第第1616章章 存储器建模存储器建模学习内容学习内容：如何描述存储器如何描述存储器如何描述双向端口如何描述双向端口存储器件建模存储器件建模描述存储器必须做两件事：描述存储器必须做两件事：说明一个适当容量的存储器。说明一个适当容量的存储器。提供内容访问的级别，例如：提供内容访问的级别，例如：只读只读读和写读和写写同时读写同时读多个读操作，同时进行单个写操作多个读操作，同时进行单个写操作同时有多个读和多个写操作，有保证一致性的方法同时有多个读和多个写操作，有保证一致性的方法简单简单ROMROM描述描述 下下面面的的ROM描描述述中中使使用用二二维维寄寄存存器器组组定定义义了了一一个个存存储储器器
2、mem。ROM的的数数据据单单独独保保存存在在文文件件my_rom_data中中，如如右右边边所所示示。通通常常用用这这种种方方法法使使ROM数数据独立于据独立于ROM描述。描述。timescale 1ns/10psmodule myrom (read_data, addr, read_en_); input read_en_; input 3:0 addr; output 3:0 read_data; reg 3:0 read_data; reg 3:0 mem 0:15; initial $readmemb (my_rom_data, mem); always ( addr or read
3、_en_) if (! read_en_) read_data = memaddr;endmodulemy_rom_data0000010111000011110100100011111110001001100000011101101000011101简单的简单的RAMRAM描述描述 RAM描描述述比比ROM略略微微复复杂杂，因因为为必必须须既既有有读读功功能能又又有有写写功功能能，而而读读写写通通常常使使用用同同一一数数据据总总线线。这这要要求求使使用用新新的的处处理理双双向向数数据据线线的的建建模模技技术术。在在下下面面的的例例子子中中，若若读读端端口口未未使使能能，则则模模型型不不驱驱动
4、动数数据据总总线线；此此时时若若数数据据总总线线没没有有写写数据驱动，则总线为高阻态数据驱动，则总线为高阻态Z。这避免了。这避免了RAM写入时的冲突。写入时的冲突。timescale 1ns /1nsmodule mymem (data, addr, read, write); inout 3:0 data; input 3:0 addr; input read, write; reg 3:0 memory 0:15; / 16*4/ 读读 assign data = read ? memoryaddr : 4bz;/ 写写 always ( posedge write) memoryaddr
5、 = data;endmodule 这个描述可综合，但许这个描述可综合，但许多工具仅仅产生一个寄多工具仅仅产生一个寄存器堆，因此与一个真存器堆，因此与一个真正的存储器相比耗费更正的存储器相比耗费更多的面积。多的面积。参数化存储器描述参数化存储器描述 在下面的例子中，给出如何定义一个字长和地址均参数化的只读存储器件。在下面的例子中，给出如何定义一个字长和地址均参数化的只读存储器件。module scalable_ROM (mem_word, address); parameter addr_bits = 8; / 地址总线宽度地址总线宽度 parameter wordsize = 8; / 字宽
6、字宽 parameter words = (1 addr_bits); / mem容容量量 output wordsize:1 mem_word; / 存储器字存储器字 input addr_bits:1 address; / 地址总线地址总线 reg wordsize:1 mem 0 : words-1; / mem声声明明/ 输出存储器的一个字输出存储器的一个字 wire wordsize:1 mem_word = memaddress;endmodule 例例中中存存储储器器字字范范围围从从0而而不不是是1开开始始，因因为为存存储储器器直直接接用用地地址址线线确确定定地地址址。也也可以用
7、下面的方式声明存储器并寻址。可以用下面的方式声明存储器并寻址。 reg wordsize:1 mem 1:words; / 从地址1开始的存储器/ 存储器寻址时地址必须加1 wire wordsize:1 mem_word = mem address + 1; 存储器数据装入存储器数据装入可以使用循环或系统任务给存储器装入初始化数据可以使用循环或系统任务给存储器装入初始化数据用循环给存储器的每个字赋值用循环给存储器的每个字赋值 for (i= 0; i memsize; i = i+ 1) / initialize memory mema i = wordsize 1b1; 调用系统任务调用系
8、统任务$readmem $readmemb(mem_file. txt, mema); 可以用可以用 系统任务系统任务$readmem给一个给一个ROM或或RAM加载数据。对于加载数据。对于ROM，开始时写入的数据就是其实际内容。对于，开始时写入的数据就是其实际内容。对于RAM，可以通过初始化，而，可以通过初始化，而不是用不同的写周期给每个字装入数据以减少仿真时间。不是用不同的写周期给每个字装入数据以减少仿真时间。 使用双向端口使用双向端口用关键词用关键词inout声明一个双向端口声明一个双向端口 inout 7:0 databus;双向端口声明遵循下列规则：双向端口声明遵循下列规则：inou
9、t端口不能声明为寄存器类型，只能是端口不能声明为寄存器类型，只能是net类型。类型。这样仿真器若有多个驱动时可以确定结果值。这样仿真器若有多个驱动时可以确定结果值。对对inout端端口口可可以以从从任任意意一一个个方方向向驱驱动动数数据据。端端口口数数据据类类型型缺缺省省为为net类类型型。不不能能对对net进进行行过过程程赋赋值值，只只能能在在过过程程块块外外部部持持续续赋赋值值，或或将将它它连连接到基本单元。接到基本单元。在同一时间应只从一个方向驱动在同一时间应只从一个方向驱动inout端口。端口。例例如如：在在RAM模模型型中中，如如果果使使用用双双向向数数据据总总线线读读取取RAM数数
10、据据，同同时时在在数据总线上驱动写数据，则会产生逻辑冲突，使数据总线变为未知。数据总线上驱动写数据，则会产生逻辑冲突，使数据总线变为未知。必必须须设设计计与与inout端端口口相相关关的的逻逻辑辑以以确确保保正正确确操操作作。当当把把该该端端口口作作为为输输入入使用时，必须禁止输出逻辑。使用时，必须禁止输出逻辑。双向端口建模双向端口建模 使用基本单元建模使用基本单元建模module bus_xcvr( bus_a, bus_b, en_a_b, en_b_a); inout bus_a, bus_b; input en_a_b, en_b_a; bufif1 b1 (bus_b, bus_a,
11、 en_a_b); bufif1 b2 (bus_a, bus_b, en_b_a);/ Structural module logicendmodule 若若en_a_b=1，基本单元，基本单元b1使使能，能，bus_a数据传送到数据传送到bus_b若若en_b_a=1，基本单元，基本单元b2使使能，能，bus_b数据传送到数据传送到bus_a信号信号en_a_b和和en_b_a控制使能控制使能双向端口建模双向端口建模 使用持续赋值建模使用持续赋值建模module bus_xcvr( bus_a, bus_b, en_a_b, en_b_a); inout bus_a, bus_b; inp
12、ut en_a_b, en_b_a; assign bus_b = en_a_b ? bus_a : bz; assign bus_a = en_b_a ? bus_b : bz;/ Structural module logicendmodule 若若en_a_b=1，赋值语句，赋值语句驱动驱动bus_a数据到数据到bus_b若若en_b_a=1，赋值语句，赋值语句驱动驱动bus_b值到值到bus_a信号信号en_a_b和和en_b_a控制使能控制使能双向端口建模双向端口建模 存储器端口建模存储器端口建模module ram_cell( databus, rd, wr); inout dat
13、abus; input rd, wr; reg datareg; assign databus = rd ? datareg : bz; always ( negedge wr) datareg = databus;endmodule当当rd=1时，时，datareg的的值赋值值赋值databus在在wr下降沿，下降沿，databus数据写入数据写入datareg复习复习问题：问题：在在Verilog中用什么结构定义一个存储器组？中用什么结构定义一个存储器组？如何向存储器加载数据？如何向存储器加载数据？如何通过一个双向（如何通过一个双向（inout）端口传送数据？）端口传送数据？解答：解答：在在Verilog中将存储器声明为一个一个中将存储器声明为一个一个2维寄存器阵列。维寄存器阵列。可以用系统任务可以用系统任务$readmem或或$readmemb或用过程赋值向存储器加载数据或用过程赋值向存储器加载数据因因为为inout两两端端信信号号必必须须都都是是net数数据据类类型型，因因此此只只能能使使用用基基本本单单元元，子子模模块块，或持续赋值驱动数据。同时还必须注意确保在任何一端不要发生驱动冲突。或持续赋值驱动数据。同时还必须注意确保在任何一端不要发生驱动冲突。
