数电第五章时序逻辑电路ppt课件

《数电第五章时序逻辑电路ppt课件》由会员分享，可在线阅读，更多相关《数电第五章时序逻辑电路ppt课件（88页珍藏版）》请在金锄头文库上搜索。

1、概概 述述一、时序电路的特点一、时序电路的特点1. 逻辑功能特点逻辑功能特点 任何时刻电路的任何时刻电路的输出，不仅和该时刻输出，不仅和该时刻的输入信号有关，而的输入信号有关，而且还取决于电路原来且还取决于电路原来的状态。的状态。2. 电路组成特点电路组成特点(1) 与时间因素与时间因素 (CP) 有关；有关；(2) 含有记忆性的元件含有记忆性的元件( (触发器触发器) )。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1ql输输入入输输出出1二、时序电路逻辑功能表示方法二、时序电路逻辑功能表示方法1. 逻辑表达式逻辑表达式(1) 输出方程输出方程(3) 状态方程状态方程

2、(2) 驱动方程驱动方程2. 状态表、卡诺图、状态图和时序图状态表、卡诺图、状态图和时序图组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP2三、时序逻辑电路分类三、时序逻辑电路分类1. 按逻辑功能划分：按逻辑功能划分： 计数器、寄存器、读计数器、寄存器、读/写存储器、写存储器、顺序脉冲发生器等。顺序脉冲发生器等。2. 按时钟控制方式划分：按时钟控制方式划分：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新要更新状态的触发器同时翻转。状态的触发器同时翻转。异步时序电路异步时序电路电路触发器没有共用一个

3、电路触发器没有共用一个 CP。3. 按输出信号的特性划分：按输出信号的特性划分：MooreMoore型型型型MealyMealy型型型型存储存储电路电路Y(tn)输出输出WQX(tn)输入输入组合组合电路电路CPY(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路345.1 时序电路的基本分析和设计方法时序电路的基本分析和设计方法5.1.1 时序电路的基本分析方法时序电路的基本分析方法一、一、 分析的一般步骤分析的一般步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图CP触触发发沿沿特特性性方方程程输出方程输出方程状态方

4、程状态方程计算计算5二、二、 分析举例分析举例写方程式写方程式写方程式写方程式时钟方程时钟方程输出方程输出方程( ( ( (同步同步同步同步) ) ) )驱动方程驱动方程状态方程状态方程特性方程特性方程( ( ( (Moore Moore 型型型型) ) ) ) 例例 5.1.1 解解 1J1KC11J1KC11J1KC1&FF1FF0FF2CPY6计算，列状态转换表计算，列状态转换表计算，列状态转换表计算，列状态转换表CP Q2 Q1 Q0 Y012345010 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 11画状态转换图画状态转换图画状态转换图画

5、状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环有效状态和有效循环010101/1/1无效状态和无效循环无效状态和无效循环能否自启动能否自启动?能自启动：能自启动： 存在无效状态，但没有存在无效状态，但没有形成循环。形成循环。不能自启动：不能自启动： 无效状态形成循环。无效状态形成循环。方法方法17方法方法2 利用卡诺图求状态图利用卡诺图求状态图11001100Q2n+1Q2nQ1nQ0n0100 01 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 10 00001111Q0n+1Q2nQ1nQ0n0100 01 11 00

6、Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 011111101000 010 110100000 001 0111111101000101018画时序图画时序图画时序图画时序图000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿触发下降沿触发Q2Q1Q0000001011111110100000Y95.1.2 时序电路的基本设计方法时序电路的基本设计方法1. 设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（

7、表）电路方程式电路方程式（输出方程、（输出方程、状态方程）状态方程）根据状态方根据状态方程、触发器程、触发器特性方程，特性方程，求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动102. 设计举例设计举例按如下状态图设计时序电路。按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1 解解 已给出最简状态图，若用同步方式：已给出最简状态图，若用同步方式：输出方程输出方程输出方程输出方程00 01 11 1001 Y000001 为方便，略去为方便，略去右上角右上角 标标n。状态方程状态方程状态方程状态方程00

8、 01 11 1001 101010 0100011 例例 5.1.2 11选用选用 JK 触发器触发器驱动方程驱动方程驱动方程驱动方程约束项约束项逻辑图逻辑图逻辑图逻辑图CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：检查能否自启动：检查能否自启动：检查能否自启动：110111000能能自启动自启动/0/1(Moore(Moore型型型型) )121/1 例例 5.1.3 设计设计 一个串行数据检测电路，要求输入一个串行数据检测电路，要求输入3 或或 3 个以上数据个以上数据1时输出为时输出为 1，否则为，否则为 0。 解解 逻辑抽象，建立原始状态图逻辑抽

9、象，建立原始状态图逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图S0 原始状态原始状态(0)S1 输入输入1个个1S2 连续输入连续输入 2 个个 1S3 连续输入连续输入 3 或或 3 个以上个以上 1S0S1S2S3X 输入数据输入数据Y 输出入数据输出入数据0/01/00/01/00/00/01/1状态化简状态化简状态化简状态化简S0S1S20/01/00/01/00/01/10/00/013状态分配、状态编码、状态图状态分配、状态编码、状态图状态分配、状态编码、状态图状态分配、状态编码、状态图S0S1S20/01/00/01/00/01/1M = 3，取取 n = 2S0 = 00S

10、1 = 01S2 = 110001110/01/00/01/00/01/1选触发器、写方程式选触发器、写方程式选触发器、写方程式选触发器、写方程式选选 JK ( ) 触发器触发器, ,同步同步方方式式输出方程输出方程输出方程输出方程Q1nQ0nX0100 01 11 10Y000001 Q11Q21状态方程状态方程状态方程状态方程14驱驱驱驱动动动动方方方方程程程程约束项约束项&逻逻逻逻辑辑辑辑图图图图CPX1Y1J1KC1FF0Q0(Mealy (Mealy 型型型型) )无效状态无效状态 10000010000/01111 111/1能自能自启动启动Q11KC1FF1&1J15165.2

11、计数器计数器 (Counter)5.2.1 计数器的特点和分类计数器的特点和分类一、计数器的功能及应用一、计数器的功能及应用1. 功能：功能： 对时钟脉冲对时钟脉冲 CP 计数。计数。2. 应用：应用： 分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。序列、进行数字运算等。二、计数器的特点二、计数器的特点1. 输入信号：输入信号：计数脉冲计数脉冲 CPMoore 型型2. 主要组成单元：主要组成单元： 时钟触发器时钟触发器1717三、三、 计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进制进制( (任意进制任意

12、进制) )计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数 (Up-Down Counter)按触发器翻转按触发器翻转是否同时分：是否同时分：同步计数器同步计数器 (Synchronous )异步计数器异步计数器 (Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器18185.2.2 5.2.2 二进制计数器二进制计数器二进制计数器二进制计数器计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目，即电路的有效状态数状态数

13、M M 。3 位二进制同步加法计数器：位二进制同步加法计数器：00001111/14 位二进制同步加法计数器：位二进制同步加法计数器：000111/1n 位二进制同步加法计数器：位二进制同步加法计数器：1919一、二进制同步计数器一、二进制同步计数器1. 3位位二进制同步加法计数器二进制同步加法计数器(1) 结构示意框图与状态图结构示意框图与状态图三位二进制同步三位二进制同步加法计数器加法计数器CPCarry输入计数脉冲输入计数脉冲送给高位的进位信号送给高位的进位信号000001/0010/0011/0100/0101/0110/0111/0/12020FF2、FF1、FF0Q2、Q1、Q0设

14、计方法一：设计方法一：按前述按前述设计步骤进行设计步骤进行 （P297 299）设计方法二设计方法二：按按计数规律进行级联计数规律进行级联 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C = Q2n Q1n Q0n来来一个一个CP翻转一次翻转一次J0= K0 = 1当当Q0=1，CP到来即翻转到来即翻转J1= K1 = Q0当当Q1Q0=1，CP到来即翻转到来即翻转J2= K2 = Q1Q0= T0= T1= T2(2) 分析和选择触发器分析和选择触发器2121J0= K0 =1J1= K1 =

15、 Q0J2= K2 = Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串串行进位行进位触发器触发器负载均匀负载均匀CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行进位并行进位低位触发低位触发器负载重器负载重(3) 用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图22C = Q2n Q1n Q0n22(5) n 位二进制同步加法计数器级联规律：位二进制同步加法计数器级联规律：(4) 用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图CP1J1KC1FF011J1KC1FF11J1KC1FF

16、2&CQ0Q1Q2Q0Q1Q21&1&2323B = Q2n Q1n Q0nBorrow若用若用T 触发器：触发器：2. 3 3 位位位位二进制同步减法计数器二进制同步减法计数器CP Q2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000 向高位发出的借位信号向高位发出的借位信号T0 = 1T1=Q0nT2= Q1n Q0n级联规律：级联规律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q224243. 3 位位二进制同步可逆计数器二进制同步可逆计数器(1) 单时钟输入二进制同步可逆

17、计数器单时钟输入二进制同步可逆计数器加加/ /减减控制端控制端加计数加计数T0 = 1、T1= Q0n、 T2 = Q1nQ0n减计数减计数T0 = 1、T1= Q0n、 T2= Q1nQ0nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U / D 1&1&1&1C/B2525(2) 双时钟输入二进制同步可逆计数器双时钟输入二进制同步可逆计数器加计数脉冲加计数脉冲减计数脉冲减计数脉冲CP0= CPU+ CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0nCPU 和和CPD 互相排斥互相排斥CPU

18、 = CP，CPD= 0CPD= CP，CPU= 0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD26264. 集成二进制同步计数器集成二进制同步计数器(1) 集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)74161(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图7416174161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR

19、 D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0 = 0000同步同步并行置数并行置数 CR=1，LD=0，CP 异步异步清零清零Q3 Q0 = D3 D0 1) 74LS161 和和 74LS163272774161的状态表的状态表 输输 入入 输输 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR = 1,

20、 LD = 1, CP ，CTP = CTT = 1 二进制同步加法计数二进制同步加法计数CTPCTT = 0CR = 1，LD = 1，保持保持若若 CTT = 0CO = 0若若 CTT = 1 2874163的状态表的状态表282) CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CC4520CC4520CC4520CC4520Q0 Q1 Q2 Q3EN CP CR使能端使能端也可作也可作计数脉计数脉冲输入冲输入计数脉计数脉冲输入冲输入也可作也可作

21、使能端使能端异异步步清清零零 输输 入入 输输 出出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加加 计计 数数加加 计计 数数 保保 持持 保保 持持 2929(2) 集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器1) 74191（单时钟）（单时钟）7419174191Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时CO/BO= Q3nQ2nQ1nQ0n并行异并行异步置数步置数减计数时减计数时CO/BO= Q3nQ2nQ1nQ0n1 2 3 4 5 6 7 816 1

22、5 14 13 12 11 10 97419174191D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 30301 2 3 4 5 6 7 816 15 14 13 12 11 10 97419374193D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D32)

23、 74193( (双时钟双时钟) )CO7419374193Q0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持异步清零异步清零异步置数异步置数BO =CO=1313132二、二进制异步计数器二、二进制异步计数器二、二进制异步计数器二、二进制异步计数器1. 二进制异步加法计数器二进制异步加法计数器CPQ0Q

24、1Q2CP0 = CPCP1 = Q0CP2 = Q1用用T 触发器触发器 (J = K = 1)下降沿下降沿触发触发C = Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行进位进位若采用若采用上升沿上升沿触发的触发的 T 触发器触发器CP0= CPCP1=Q0CP2=Q13333D 触发器构成的触发器构成的 T 触发器触发器 ( D = Q )， 下降沿下降沿触发触发若改用若改用上升沿上升沿触发的触发的 D 触发器触发器？Q0Q1CPCPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C CQ0Q1CPCP

25、FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C C343435按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进制进制( (任意进制任意进制) )计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数 (Up-Down Counter)按触发器翻转按触发器翻转是否同时分：是否同时分：同步计数器同步计数器 (Synchronous )异步计数器异步计数器 (Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器362. 二进制异步减法计数器二进制异步减法计数器CPQ2Q1

26、Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用用T 触发器触发器 (J = K = 1) 上升沿触发上升沿触发CP0= CPCP1= Q0CP2= Q1B = Q2n Q1n Q0n二进制异步计数器级间连接规律二进制异步计数器级间连接规律计数规律计数规律T 触发器的触发沿触发器的触发沿上升沿上升沿下降沿下降沿加法计数加法计数CPi = Qi-1CPi = Qi-1减法计数减法计数CPi = Qi-1CPi = Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&37371 2 3

27、 4 5 6 714 13 12 11 10 9 87419774197CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP07419774197Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD3. 集成二进制异步计数器集成二进制异步计数器74197、74LS197计数计数/ /置数置数异步清零异步清零异步置数异步置数加法计数加法计数二二 八八 十六进制计数十六进制计数3838二二-八八-十六进制计数器的实现十六进制计数器的实现M = 2计数输出：计数输出：M = 8计数输出：计数输出：Q1Q1Q21J1KC1FF2Q21Q31J1K

28、C1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M = 16计数输出：计数输出：其它：其它：74177、74LS177、74293、74LS293 等。等。39395.2.3 5.2.3 十进制计数器十进制计数器十进制计数器十进制计数器（8421BCD 码）码）一、十进制同步计数器一、十进制同步计数器一、十进制同步计数器一、十进制同步计数器1. 十进制同步加法计数器十进制同步加法计数器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图状态图状态图状态图时钟方程时钟方程时钟方程时钟方程输出方程

29、输出方程输出方程输出方程00000000Q3nQ2nQ1nQ0n00 01 11 10 10 0001 11 10C4040Q1nQ0nQ3nQ2n 00 01 11 100001 11 10Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0 1 0 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 状态方程状态方程选择选择下降沿下降沿、JK 触发器触发器驱动方程驱动方程J0 = K0 = 1,J1= Q3nQ0n, K1= Q0J2 = K2 = Q1nQ0nJ3 = Q2nQ1nQ0n , K3 = Q0n

30、逻辑图逻辑图CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3检查能否自启动检查能否自启动将将无效状态无效状态1010 1111代入状态方程：代入状态方程：1010 1011 01001110 1111 10001100 1011 0100能自能自启动启动41412. 十进制同步减法计数器十进制同步减法计数器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/03. 十进制同步可逆计数器十进制同步可逆计数器42424. 集成十进制同步计数器集成十进制同步计数器74160

31、、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 97416074160(2)(2)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚排列与引脚排列与74161相同相同)异步清零功能异步清零功能异步清零功能异步清零功能：(74162 同步清零同步清零)同步置数功能同步置数功能同步置数功能同步置数功能：同步计数功能：同步计数功能：同步计数功能：同步计数功能：保持功能保持功能保持功能保持功能：进位信号保持进位信号保持进位输出低电平进位输出低电平(1) 集成十进制同步加法计数器集成十进制同步加法计数器4343(2

32、) 集成十进制同步可逆计数器集成十进制同步可逆计数器1) 74190 (单时钟，引脚与单时钟，引脚与74191相同相同)异步并行置数功能：异步并行置数功能：异步并行置数功能：异步并行置数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：加法计数加法计数减法计数减法计数保持功能：保持功能：保持功能：保持功能：1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419174191D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D344442) 74192 (双时钟，引脚与双时钟，引脚与74193相

33、同相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419374193D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D3异步清零功能：异步清零功能：异步清零功能：异步清零功能：异步置数功能：异步置数功能：异步置数功能：异步置数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：同步可逆计数功能：加法计数加法计数减法计数减法计数保持功能保持功能保持功能保持功能45451 2 3 4 5 6 714 13 12 11 10 9 87429074290S9A S9B Q2 Q1 地地VCC R0B R0A CP1

34、 CP0Q0 Q3二二二二* *、十进制异步计数器、十进制异步计数器、十进制异步计数器、十进制异步计数器3. 集成十进制异步计数器集成十进制异步计数器异步清零功能异步清零功能异步清零功能异步清零功能S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 10 0 0 0异步置异步置异步置异步置“ “9 9” ”功能功能功能功能1 11 0 0 1异步计数功能异步计数功能异步计数功能异步计数功能M = 2M = 5M = 10CPCPCPCP464647同步置数同步置数异步异步清零清零六六进制进制计数器计数器七七进制进制计数器计数器5.2.4 5.2.4 N N 进

35、制计数器进制计数器进制计数器进制计数器方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成清零端清零端置数端置数端(同步、异步同步、异步) 例例 利用利用EWB观察同步和异步归零的区别。观察同步和异步归零的区别。4848一、利用同步清零或置数端获得一、利用同步清零或置数端获得 N 进制计数进制计数思思思思 路：路：路：路：当当 M 进制计数到进制计数到 SN 1 后使计数回到后使计数回到 S0 状态状态2. 求归零逻辑表达式；求归零逻辑表达式；1. 写出状态写出状态 SN 1 的二进制代码；的二进制代码；3. 画连线图。画连线图。步步步步 骤：骤：骤：骤： 例例5.

36、2.1 用用4位二进制计数器位二进制计数器 74163 构成构成十二进制十二进制计数器。计数器。解：解： 1. = 10112. 归零表达式：归零表达式：3. 连线图连线图7416374163Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步清零同步置零同步置零4949二、利用异步清零或置数端获得二、利用异步清零或置数端获得 N 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号， 使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）思思思思 路：路：路：路：步步步步 骤：骤：骤：骤：1. 写出状态写出状态

37、 SN 的二进制代码；的二进制代码；2. 求归零逻辑表达式；求归零逻辑表达式；3. 画连线图。画连线图。 例例5.2.2 用用二二-八八-十六进制异步计数器十六进制异步计数器197构成构成12进制计数器。进制计数器。7419774197Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCPCPCP1LDCT/&状态状态S12的作用：的作用：产生归零信号产生归零信号异步清零异步清零异步置零异步置零5050三、三、 计数容量的扩展计数容量的扩展1. 集成计数器的级联集成计数器的级联7416174161( (1 1) ) Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3C

38、RQ4 Q5 Q6 Q77416174161( (0 0) )Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 2567429074290( ( ( (个位个位个位个位) ) ) ) Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CPCP74290 74290 ( ( ( (十位十位十位十位) ) ) ) Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 10051512. 利用级联获

39、得大容量利用级联获得大容量 N 进制计数器进制计数器1) 级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 用用用用 74290 74290 构成构成构成构成 六十六十六十六十 进制进制进制进制计数器计数器计数器计数器7429074290Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CPCP7429074290 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6个位个位个位个位十位十位十位

40、十位异步清零异步清零异步清零异步清零个位芯片应逢十进一个位芯片应逢十进一60 = 6 60 = 6 10 10 = N= N1 1 N N2 2 = = N N 52521. 同步同步同步同步 清零清零( (或置数或置数) )端计数终值为端计数终值为 S SN N 1 1 异步异步异步异步 清零清零( (或置数或置数) )端计数终值为端计数终值为 S SN N2. 用集成用集成 二进制二进制二进制二进制 计数器扩展容量后计数器扩展容量后， 终值终值 SN ( (或或 SN1 ) )是是二进制代码二进制代码二进制代码二进制代码；用集成用集成十进制十进制十进制十进制计数器扩展容量后，计数器扩展容量

41、后，终值终值 SN ( (或或SN1 ) )的代码由个位、十位、的代码由个位、十位、百位的百位的十进制数十进制数十进制数十进制数对应的对应的 BCD BCD 代码代码代码代码构成。构成。要要 点点555556565.3 寄存器和读寄存器和读/ /写存储器写存储器(Register and Random Access Memory)5.3.1 寄存器的主要特点和分类寄存器的主要特点和分类一、一、 概念和特点概念和特点1. 概念概念寄存：寄存：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。寄存器：寄存器： 具有寄存功能的电路。具有寄存功能的电路。2. 特点特点 主要由触发主要由触

42、发器构成器构成,一般一般不对存储内容不对存储内容进行处理。进行处理。并行并行输入输入并行并行输出输出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信号控制信号控制信号控制信号1 0 1 01 0 1 01 0 1 01 0 1 00 0 1 1 0 0 1 10 0 1 1 0 0 1 1串行串行输入输入串行串行输出输出5757二、二、 分类分类1. 按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )2. 按按开关元件开关元件分分TTL 寄存器寄存器

43、CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型触发器型触发器锁存器锁存器寄存器阵列寄存器阵列单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器( (多位多位 D 型触发器型触发器) )( (同同 TTL) )585.3.2 基本寄存器基本寄存器 一个触发器可以存储一个触发器可以存储 位二进制信号；寄存位二进制信号；寄存 n 位位二进制数码，需要二进制数码，需要 个触发器。个触发器。1 n一、一、4 边沿边沿 D 触发器触发器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q

44、2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CPCPCR异步清零异步清零00000同步送数同步送数1d0d1d2d3 保保保保 持持持持特点：特点：并入并出，结构简单，抗干扰能力强。并入并出，结构简单，抗干扰能力强。59二二 、双、双 4 位锁存器位锁存器 (74116)LatchLatch(一一) 引脚排列图和逻辑功能示意图引脚排列图和逻辑功能示意图7411674116Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB异步清零异步清零送数送数控制控制数码并行输入数码并行输入数码并行输出数码并行输出(二二) 逻辑功能逻辑功能清零清零送数送数保持保持60三、三、 4

45、4 寄存器阵列寄存器阵列 (74170、74LS170)(一一) 引脚排列图和逻辑功能示意图引脚排列图和逻辑功能示意图74170 74170 Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行数码输入并行数码输入数数 码码 输输 出出AW0、AW1 写入地址码写入地址码AR0、AR1 读出地址码读出地址码ENW 写入时钟脉冲写入时钟脉冲ENR 读出时钟脉冲读出时钟脉冲1 2 3 4 5 6 7 816 15 14 13 12 11 10 974170VCC D0 AW0 AW1 ENWENR Q0 Q1D1 D2 D3 AR1 AR0 Q3 Q2 地地61(二

46、二) 逻辑功能逻辑功能16个个D锁存器锁存器 构成存储矩阵构成存储矩阵能存放能存放4个字个字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22FF23FF30FF31FF32FF3300 00 00 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 01写写写写 入入入入 禁禁禁禁 止止止止000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 01 1 1 1

47、 1 1 1 1 1特点特点: 能同时进行读写能同时进行读写; 集电极开路输出集电极开路输出每个字有每个字有4位：位：6262 5.3.3 移位寄存器移位寄存器一、单向移位寄存器一、单向移位寄存器右移寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3时钟方程时钟方程驱动方程驱动方程状态方程状态方程Di00000000101110000000101110000001001100000110110000010100000100000010000063左移寄存器左移寄存器Di左移左移输入输入左移左移输出输出驱动方程驱动方程状态方程状态方程主要特点：主要特

48、点：1. 输入数码在输入数码在 CP 控制下，依次右移或左移；控制下，依次右移或左移； 2. 寄存寄存 n 位二进制数码。位二进制数码。n个个CP完成完成串行输入串行输入，并可，并可从从Q0 Q3 端获得端获得并行并行输出，再经输出，再经 n 个个CP又获得又获得串行输出串行输出。3. 若串行数据输入端为若串行数据输入端为 0，则，则 n 个个CP后寄存器被清零。后寄存器被清零。Q3CPCPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF364二、双向移位寄存器二、双向移位寄存器FF1DC13Q&11DC12FFQ&11DC11FFQ&1FF&C101DQ1QQQQ1302C

49、PSLDDSRM1D0D1D2D365三、集成移位寄存器三、集成移位寄存器1. 8 位单向移位寄存器位单向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13 12 11 10 9 87416474164VCC Q7 Q6 Q5 Q4 CR CP7416474164Q7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB异步异步清零清零0 0 0 0 0 0 0 0保持保持不变不变0 0 1 1 1 1送数送数667419474194功能表功能表0Q1QM3D2D1D0D2Q3Q74194MCRCPSLSR01DD2. 4 位双向移位寄存器位双

50、向移位寄存器 74LS19467685.3.4 移位寄存器型计数器移位寄存器型计数器结结构构示示意意图图Q0Q1Qn1C11DFF0CPCPC11DFF1C11DFFn1反馈逻辑电路反馈逻辑电路Dn1D0D1特点：特点：电路结构简单，计数顺序一般为非自然态序，电路结构简单，计数顺序一般为非自然态序，用途极为广泛。用途极为广泛。69一、环形计数器一、环形计数器1. 电路组成电路组成Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF32. 工作原理工作原理1000010000100001有效循环有效循环0000111101011010110001100011100111

51、01111001111011无无效效循循环环703. 能自启动的环型计数器能自启动的环型计数器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3&Q0Q1Q2Q3111001110011111111011100011010000001010000100000100110100101101171二、扭环形计数器二、扭环形计数器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3 0000 0000100010001100110011101110 00010001001100110111011111111111010001001010 10

52、10 1101 1101 01100110 10011001 0010 00100101010110111011有效循环有效循环无效循环无效循环自启动电路：自启动电路：P360 图图5.3.16725.3.5 读读/写存储器写存储器 RAM(Random Access Memory)存储单元存储单元 存放一位二进制数的基本单元存放一位二进制数的基本单元( (即即位位) )。存储容量存储容量 存储器含存储单元的总个存储器含存储单元的总个( (位位) )数。数。存储容量存储容量 = 字数（字数（word） 位数（位数（bit） 地址地址 存储器中每一个字的编号存储器中每一个字的编号256 1，25

53、6 4 一共有一共有 256 个字，需要个字，需要 256 个地址个地址1024 4，1024 8 一共有一共有 1024 个字，需要个字，需要 1024 个地个地址址地址译码地址译码 用译码器赋予每一个字一个地址用译码器赋予每一个字一个地址N 个地址输入，能产生个地址输入，能产生 2N 个地址个地址一元地址译码一元地址译码( (单向译码、基本译码、字译码单向译码、基本译码、字译码) )二元地址译码二元地址译码( (双向译码、位译码双向译码、位译码) ) 行译码、列译码行译码、列译码73一、一、RAM 的结构的结构存储矩阵存储矩阵读读/写写控制器控制器地地址址译译码码器器地地址址码码输输入入片

54、选片选读读/ /写写控制控制输入输入/ /输出输出CS R / W I / O 74 例例 对对 256 4 存储矩阵进行地址译码存储矩阵进行地址译码一元地址译码一元地址译码D3D2D1D0W0W1W256译译码码器器0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 08 8线线线线 256 256线线线线缺点缺点: n 位地址输入的位地址输入的译码器译码器,需要需要 2n 条条输出线。输出线。1 0 1 0二元地址译码二元地址译码Y0Y1 Y15A0A1A2A3X0X1X15行行译译码码器器A4 A5 A6 A7列译码器列译码器Dout4 4线线线线 1616线线

55、线线1 1 0 0. . . .0 01 0 01 0 0 8 位地址输入的位地址输入的地址译码器地址译码器,只有只有 32条输出线。条输出线。7525 (32) 根行选择线根行选择线10 根地址线根地址线 2n (1024)个地址个地址25 (32)根列选择线根列选择线1024 个字排列成个字排列成 32 32 矩阵矩阵当当 X0 = 1，Y0 = 1 时，时，对对 0-0 单元单元读读( (写写) )当当X31 = 1，Y31 = 1时，时，对对 31-31 单元单元读读( (写写) ) 例例 1024 1 存储器矩阵存储器矩阵76835.4 顺序脉冲发生器顺序脉冲发生器 5.4.1 5.

56、4.1 计数型顺序脉冲发生器计数型顺序脉冲发生器计数型顺序脉冲发生器计数型顺序脉冲发生器顺序脉冲顺序脉冲分类分类计数型计数型移位型移位型841. 由四进制计数器由四进制计数器( JK 触发器触发器) 和译码器构成和译码器构成Y0CP1J1KC1FF01J1KC1FF1&11RDRD1CR&Y1Y2Y3CPQ0Q1Y0Y1Y2Y3852. 由由 D 触发器和译码器构成触发器和译码器构成C11DQ0Q0RDC11DQ1Q1FF0FF1=1CPCPCRRD111Y0&Y1Y2Y3结果与前同结果与前同防防止止竞竞争争冒冒险险865.4.2 5.4.2 移动位型顺序脉冲发生器移动位型顺序脉冲发生器移动位

57、型顺序脉冲发生器移动位型顺序脉冲发生器C11DQ0C11DQ1C11DQ2C11DQ3FF0FF1FF2FF3CPCPCRRRRR1 状态图同环型计数器，能状态图同环型计数器，能自启动，只有自启动，只有 4 个有效状态，个有效状态，但不需译码器。但不需译码器。(一一) 由环型计数器构成由环型计数器构成CPQ0Q1Q2Q3875.4.3 5.4.3 用用用用 MSI MSI 构成顺序脉冲发生器构成顺序脉冲发生器构成顺序脉冲发生器构成顺序脉冲发生器D0D1D2D3LDCRCTTCTPQ0Q1Q2Q3CO74LS16374LS138STASTBSTCY0Y1Y2Y3Y4Y5Y6Y71D2D3D4D5D6D7D8DCP174LS374EN1Q2Q3Q4Q5Q6Q7Q8Q3位二进位二进制计数制计数译码器译码器缓冲缓冲寄存寄存88