《集成电路的基本介绍》由会员分享，可在线阅读，更多相关《集成电路的基本介绍（42页珍藏版）》请在金锄头文库上搜索。
1、简介简介本课程性质和要求本课程性质和要求课程性质：课程性质： 本课程是一门将半导体物理、微电子工本课程是一门将半导体物理、微电子工艺、微电子器件原理、电子线路等相关知识艺、微电子器件原理、电子线路等相关知识集于一体的、将微观的器件设计、电路设计集于一体的、将微观的器件设计、电路设计与宏观的外部应用特性以及加工工艺密切结与宏观的外部应用特性以及加工工艺密切结合的合的综合性课程综合性课程，它体现了所学知识的内在，它体现了所学知识的内在联系和综合运用，是联系和综合运用，是专业主干课程专业主干课程，是考试，是考试课程。课程。 本课程性质和要求本课程性质和要求课程要求：课程要求： 重点掌握集成电路的基本
2、工作原理和设重点掌握集成电路的基本工作原理和设计技术。以基础为重点，以内在联系为引线，计技术。以基础为重点，以内在联系为引线，提高知识的综合运用能力。同时了解新技术提高知识的综合运用能力。同时了解新技术的发展。的发展。成绩记载方式：成绩记载方式： 平时成绩占平时成绩占40%（包括出勤，课上提问，（包括出勤，课上提问，作业，阶段性测试），期末考试占作业，阶段性测试），期末考试占60%本课程平时成绩考核要求本课程平时成绩考核要求1、基本分为、基本分为702、扣分情况：缺勤，迟到，作业不交，作、扣分情况：缺勤，迟到，作业不交，作业质量低，上课态度不端正业质量低，上课态度不端正3、加分情况：全勤，上课
3、认真，作业完成、加分情况：全勤，上课认真，作业完成质量好质量好分立器件和分立器件构成的电路分立器件和分立器件构成的电路集成电路的定义：集成电路的定义：将多个元器件（如晶体管、二极管、电将多个元器件（如晶体管、二极管、电阻等）集成在一块芯片上，并用互连线阻等）集成在一块芯片上，并用互连线进行连接，得到能实现一定功能的电路。进行连接，得到能实现一定功能的电路。2010年9月7日 概念解释概念解释3DK4管芯管芯J. Kilby 生于生于 1923年，年，1958年发明集成电路，年发明集成电路，2000年获年获Nobel奖，奖，2005. 6. 20去世去世。R. Noyce，生于，生于1927年。
4、年。 Intel的创始人之一，的创始人之一，1959年独立发明集成年独立发明集成电路，电路，1990年去世。年去世。集成电路诞生集成电路诞生一、集成电路发展历程一、集成电路发展历程 1952年年 G.W.A.Dummer在华盛顿学会上在华盛顿学会上提出了集成电路提出了集成电路(ICIntegrated Circuit)的概念：的概念： 把多个器件及其间的连线以批加工方式把多个器件及其间的连线以批加工方式同时制作在一个芯片上。同时制作在一个芯片上。一、集成电路发展历程一、集成电路发展历程1958年年 美国无线电公司美国无线电公司Wallmark等人发等人发表了表了PN结隔离结隔离(Isolati
5、on)的思想的思想: 把多个器件制作在一个芯片上，器件之把多个器件制作在一个芯片上，器件之间必须实现电隔离，使每个器件相对独立。间必须实现电隔离，使每个器件相对独立。一、集成电路发展历程一、集成电路发展历程 1959年年 TI 公司研制出第一块集成电路公司研制出第一块集成电路（四个晶体管）（四个晶体管） 1963年年 DTL、TTL、ECL、MOS、CMOS 集成电路相继出现集成电路相继出现一、集成电路发展历程一、集成电路发展历程 1965年年 仙童半导体公司仙童半导体公司(Fairchild)戈登戈登摩尔提出摩尔提出Moor 定律：定律： 每一代（每一代（3年）硅芯片上的集成密度翻年）硅芯片
6、上的集成密度翻两番。两番。 加工工艺的特征线宽每代以加工工艺的特征线宽每代以30%的速的速度缩小。度缩小。集成度集成度:单个芯片上集成的器件数单个芯片上集成的器件数一、集成电路发展历程一、集成电路发展历程 70年代末年代末80年代初年代初开始发展专用集成电开始发展专用集成电路（路（ASIC Application Specific Integrated Circuit) 90年代中末期年代中末期开始发展片上系统（开始发展片上系统（ SoCSystem on Chip)一、集成电路发展历程一、集成电路发展历程集成电路规模集成电路规模 SSI (Small Scale Integration) 1
7、08一、集成电路发展历程一、集成电路发展历程特征线宽特征线宽微米微米 Micrometer: 1.0um (1.0um 1.2um 1.5um 2um 3um 4um 5um)亚微米亚微米(SM - Sub-Micrometer): 0.8um 0.6um深亚微米深亚微米(DSM- Deep Sub-Micrometer): 0.5um 0.35um 0.25un超深亚微超深亚微(VDSM-Very Deep Sub-Micrometer): 0.25um 0.18um 0.13um纳米纳米：0.09um (90nm) 0.07um (70nm)一、集成电路发展历程一、集成电路发展历程晶圆（晶
8、圆（Wafer)直径直径： 1.5吋吋(40mm) 2吋吋 (50mm) 3吋吋 (75mm) 4吋吋(100mm) 6吋吋(150mm) 8吋吋(200mm) 12吋吋(300mm) 16吋吋(400mm)二、集成电路的优点：二、集成电路的优点：1. 高集成度：高集成度：简化电子线路，缩短电子产品的设简化电子线路，缩短电子产品的设计和组装周期，体积小，重量轻计和组装周期，体积小，重量轻2. 高速度：高速度：器件尺寸小、连线短、分布电容小等器件尺寸小、连线短、分布电容小等3. 高可靠：高可靠：减少了外部接触点，不易受外界影响减少了外部接触点，不易受外界影响4.低成本：低成本：生产成本生产成本(
9、制版、流片、制版、流片、 封装、测封装、测试等试等)； 印刷电路成本印刷电路成本(接插件、装配、调试等接插件、装配、调试等)5. 低功耗：低功耗：器件功率低、工作电压低器件功率低、工作电压低三、三、 应用领域应用领域 集成电路最初是作为超小型电路的一个集成电路最初是作为超小型电路的一个分支而诞生的，是为了满足宇航设备及军用分支而诞生的，是为了满足宇航设备及军用设备所追求的小型化和轻量化的目标。设备所追求的小型化和轻量化的目标。 由于其优点具有普遍性，应用领域逐渐由于其优点具有普遍性，应用领域逐渐扩大，乃至发展到各行各业的各个领域扩大，乃至发展到各行各业的各个领域。三、三、 应用领域应用领域图示
10、图示家电家电 计算机计算机 工业控制工业控制 交通交通 通信通信 网络网络 武器武器（电子社会）（电子社会）四、四、 集成电路的类别集成电路的类别（一）按结构分（一）按结构分双极型集成电路双极型集成电路 器件为器件为BJT，速度高、驱动能，速度高、驱动能力强，但功耗大、集成度相对较低力强，但功耗大、集成度相对较低MOS集成电路集成电路 器件为器件为MOSFET，包括，包括PMOS集成电路、集成电路、NMOS集成电路和集成电路和CMOS集成电路集成电路BiMOS集成电路集成电路 兼有两者优点，但制造工艺复兼有两者优点，但制造工艺复杂，成本较高杂，成本较高四、四、 集成电路的类别集成电路的类别（二
11、）按功能分（二）按功能分逻辑电路（逻辑电路（Logic)，又称数字电路（，又称数字电路（Digital） 产品以产品以CMOS型为主，尤其是规模大的电路型为主，尤其是规模大的电路模拟电路（模拟电路（Analog）原称线性电路（）原称线性电路（Linear） 产品以双极为主，产品以双极为主， CMOS是目前研究方向是目前研究方向数模混合电路（数模混合电路（Mixed） 产品以产品以Bi-MOS居多，居多，CMOS是目前研究方向是目前研究方向双极集成电路双极集成电路典型典型工艺流程工艺流程P-Sub衬底准备（衬底准备（P型）型）光刻光刻n+埋层区埋层区氧化氧化n+埋层区注入埋层区注入 清洁表面清洁
12、表面P-Sub1.1.1 工艺流程工艺流程（续（续1）生长生长n-外延外延 隔离氧化隔离氧化 光刻光刻p+隔离区隔离区p+隔离注入隔离注入 p+隔离推进隔离推进N+N+N-N-1.1.1 工艺流程工艺流程（续（续2）光刻硼扩散区光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散硼扩散 氧化氧化1.1.1 工艺流程工艺流程（续（续3）光刻磷扩散区光刻磷扩散区磷扩散磷扩散氧化氧化P-SubN+N+N-N-P+P+P+PP1.1.1 工艺流程工艺流程（续（续5）光刻引线孔光刻引线孔清洁表面清洁表面P-SubN+N+N-N-P+P+P+PP1.1.1 工艺流程工艺流程（续（续6）蒸镀金属蒸镀金属
13、反刻金属反刻金属P-SubN+N+N-N-P+P+P+PP1.1.1 工艺流程工艺流程（续（续7）钝化钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口光刻钝化窗口后工序后工序1.1.2 光刻掩膜版汇总光刻掩膜版汇总埋层埋层隔离隔离硼扩硼扩磷扩磷扩 引线孔引线孔金属金属钝化钝化1.1.3 隔离的实现隔离的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连型衬底连通。通。因此，将因此，将n型外延层分割成若干个型外延层分割成若干个“岛岛” 。2. P+隔离接电路最低电位，隔离接电路最低电位，使使“岛岛” 与与“岛岛” 之间形成两个背靠背的反偏二极管。之间形成两个背靠背的
14、反偏二极管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epiPPN+N+N+N+CECEBB钝化层钝化层1.1.4 外延层电极的引出外延层电极的引出 外延层参杂浓度较低，与金属相接处易外延层参杂浓度较低，与金属相接处易形成整流接触（金属形成整流接触（金属半导体势垒二极管）。半导体势垒二极管）。因此，因此，外延层引出电极处应增加浓扩散。外延层引出电极处应增加浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N
15、+钝化层钝化层N+CECEBB1.1.5 埋层的作用埋层的作用BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB1.减小串联电阻减小串联电阻（集成电路中的各个电极均从（集成电路中的各个电极均从上表面引出，外延层电阻率较大。上表面引出，外延层电阻率较大。2.减小寄生减小寄生pnp晶体管的影响晶体管的影响（第二章介绍）（第二章介绍）集成集成NPNNPN晶体管的有源寄生效应晶体管的有源寄生效应 （1）NPN晶体管正向有源时晶体管正向有源时P-SubN-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)P
16、NPVBC0 VSC0 VSC0 寄生寄生PNP晶体管正向有晶体管正向有源导通源导通，有电流流向衬底，有电流流向衬底，影响影响NPN晶体管的正常工作。晶体管的正常工作。 集成集成NPNNPN晶体管的有源寄生效应晶体管的有源寄生效应 （3）减小）减小有源寄生效应的措施有源寄生效应的措施P-SubN-epiP+P+PN+N+CEB增加增加n+埋层埋层 掺金掺金降低硼扩浓度降低硼扩浓度集成集成NPNNPN晶体管的寄生效应晶体管的寄生效应n重点n寄生PNP管的结构及存在条件n减小寄生PNP管影响的措施n无源寄生元件集成集成NPNNPN晶体管的无源寄生效应晶体管的无源寄生效应nPN电容n扩散电容反映少子存储电荷与偏压的关系，反偏时由于少子耗尽，可以不考虑。n势垒电容PN结势垒区体现出的电容效应n电极引线延伸电极电容一般可以忽略集成集成NPNNPN晶体管的无源寄生效应晶体管的无源寄生效应n电阻n发射极串联电阻n集电极串联电阻n基极串联电阻
