《DDS任意波形发生器设计实用教案》由会员分享，可在线阅读，更多相关《DDS任意波形发生器设计实用教案（46页珍藏版）》请在金锄头文库上搜索。
1、DDS技术(jsh)直接数字合成技术(DirectDigitalSynthesis，简称DDS)是建立在采样定理基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，再经DA转换器转换为模拟量，将保存的波形重新合成出来。DDS是一种全数字化的频率(pnl)合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。第1页/共45页第一页，共46页。DDS组成部分(zchnbfn)关系时钟频率给定后，输出信号(xnho)的频率取决于频率控制字；频率分辨率取决于累加器位数；相位分辨率取决于ROM的地址线位数；幅度量化噪声取决于ROM的数据位字长和D/
2、A转换器位数。第2页/共45页第二页，共46页。将要(jingyo)产生的波形数据存入波形存储器中，然后在参考脉冲的作用下，对输入的频率数据进行累加，并将累加器输出的一部分作为读取波形存储器的地址，将读出的波形数据经D/A转换为相应的电压信号，D/A转换器输出的一系列的阶梯电压信号经低通滤波器波后便输出了光滑的合成波形的信号。DDS工作(gngzu)原理第3页/共45页第三页，共46页。相位(xingwi)累加器相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在
3、上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。累加器的溢出频率就是(jish)DDS输出的信号频率。第4页/共45页第四页，共46页。DAC部分(bfen)DAC将数字量形式的波形幅值转换成所要求合成频率(pnl)的模拟量形式信号；低通滤波器用于衰减和滤除不需要的取样分量以便输出频谱纯净的正弦波信号。第5页/共45页第五页，共46页。相位幅值转换(zhunhun)部分用相位累加器输出的数据作为取样地址，对正弦波波形(bxn)存储器进行相位幅值转换，即可在给定的时间上确定输出的波形(bxn)幅值。第6页/共45页第六页，共46页。D
4、DS输出(shch)频率第7页/共45页第七页，共46页。DDS最大最小频率(pnl)DDS最低频率(pnl)（分辨率）根据奈奎斯特抽样(chu yn)定理，DDS的最大频率第8页/共45页第八页，共46页。奈奎斯特抽样(chuyn)定理奈奎斯特抽样定理：要从抽样信号中无失真(shzhn)地恢复原信号，抽样频率应大于2倍信号最高频率。抽样频率小于2倍频谱最高频率时，信号的频谱有混叠。抽样频率大于2倍频谱最高频率时，信号的频谱无混叠。第9页/共45页第九页，共46页。DDS特点(tdin)频率分辨率高，输出频点多，可达2N个频点(N为相位累加器位数)；频率切换速度(sd)快，可达us量级；频率切
5、换时相位连续；可以输出宽带正交信号；输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻。第10页/共45页第十页，共46页。DDS集成(jchn)芯片QUALCOMM公司(ns)的Q2334，Q2220，Q2230,Q2240,Q2368；STANFORD公司(ns)的STEL-1175，STEL-1180；AD公司(ns)的AD7008，AD9850，AD9854第11页/共45页第十一页，共46页。DDS技术(jsh)应用广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业(gngy)等领域。第12页/共45页第十二
6、页，共46页。实时模拟(mn)仿真的高精密信号u在DDS的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量(dling)非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。u例如它可以模拟各种各样的神经脉冲之类的波形，重现由数字存储示波器（DSO）捕获的波形。第13页/共45页第十三页，共46页。实现各种复杂(fz)方式的信号调制uDDS也是一种理想的调制器，因为合成信号的三个参量：频率、相位和幅度均可由数字信号精确( jngqu)控制，因此DDS可以通过预置相位累加器的初始值来精确( jngqu)地控制合成信号的相位，从而达到调制的目的。u现代通信
7、技术中调制方式越来越多，BPSK，QPSK，MSK都需要对载波进行精确( jngqu)的相位控制。而DDS的合成信号的相位精度由相位累加器的位数决定。第14页/共45页第十四页，共46页。作为理想(lxing)的频率源实现频率精调uDDS能有效地实现频率精调，它可以在许多锁相环（PLL）设计中代替多重环路。u在一个PLL中保持适当的分频比关系，可以将DDS的高频率分辨率及快速转换(zhunhun)时间特性与锁相环路的输出频率高、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的DDSPLL混合式频率合成技术。第15页/共45页第十五页，共46页。DDS信号源最常见的信号源类型包括任意波形
8、发生器，函数发生器，RF信号源，以及基本的模拟输出模块。信号源中采用DDS技术在当前的测试测量(cling)行业已经逐渐称为一种主流的做法。第16页/共45页第十六页，共46页。DDS-任意(rny)波形发生器任意波形发生器(AWG)通常提供较深的存储器，较大的动态范围以及较宽的带宽，来满足各式各样的应用，包括通信、半导体和系统(xtng)测试。AWG接收来自PC的用户自定义数据，并利用这些数据来生成任意波形。第17页/共45页第十七页，共46页。DDS-函数(hnsh)发生器函数发生器产生固定波形，如正弦波、方波或三角波，频率可调节。函数发生器无需来自计算机或大容量存储缓冲器的连续输入，因为
9、设备本身能够产生这些波形。函数发生器可以基于( jy)模拟技术，也可以基于( jy)数字技术。第18页/共45页第十八页，共46页。DDS方案设计方案(fngn)选择实现DDS的技术方法第19页/共45页第十九页，共46页。方案(fngn)选择方案一：采用(ciyng)单片机函数发生器（如8038），8038可同时产生正弦波、脉冲波，方法简单易行；用D/A转换器的输出来改变调节电压，也可以实现数控调整频率，但步长难以满足要求，且频率稳定度不太高。第20页/共45页第二十页，共46页。方案(fngn)选择方案二：采用锁相式频率合成器，利用锁相环，将压控荡器（VCO）的输出频率锁定在所需频率上，该
10、方案性能良好，但难以达到输出频率覆盖系数的要求，且电路复杂(fz)，不适于产生低频信号。第21页/共45页第二十一页，共46页。方案(fngn)选择方案三：采用直接数字频率合成器（DDS），可用硬件或软件实现。即用累加器按频率要求(yoqi)相对应的相位增量进行累加，再以累加相位值作为地址码，取存放于ROM中的波形数据，经D/A转换、滤波即得所需波形。方法简单，频率稳定度高，易于程控。第22页/共45页第二十二页，共46页。方案(fngn)选择方案四：采用单片机控制动态生成(shnchn)程序。该方法引入动态编程和同时钟技术，使用8031便可产生50kHz的正弦波。第23页/共45页第二十三页
11、，共46页。实现(shxin)DDS的技术方法方法(fngf)一：采用高性能DDS单片电路，主要有Qualcomm、AD、Sciteg和Stanford等公司单片电路（monolithic）。第24页/共45页第二十四页，共46页。实现DDS的技术(jsh)方法方法二：采用低频正弦波DDS单片电路。此方案的典型电路有MicroLinear公司的电源(dinyun)管理事业部推出低频正弦波DDS单片电路ML2035以其价格低廉、使用简单得到广泛应用。第25页/共45页第二十五页，共46页。实现(shxin)DDS的技术方法方法三：基于FPGA/CPLD的DDS设计方法。利用FPGA/CPLD可以
12、需要方便(fngbin)地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。第26页/共45页第二十六页，共46页。基于(jy)FPGA的DDS任意波形发生器设计任务及要求波形发生器技术指标DDS通道的FPGA实现(shxin)系统软件设计第27页/共45页第二十七页，共46页。设计(shj)任务及要求设计任务：基于DDS技术的任意波形发生器主要由微处理器控制模块、键盘与显示(xinsh)模块、DDS通道的FPGA实现模块、DA转换模块以及滤波器模块组成。同时片外扩展了4KB程序存储器SRAM和6KB数据存储器ROM，分别用于存储波形抽样数据和3种标准输出波形抽样数据。第28页/共45
13、页第二十八页，共46页。设计任务(rnwu)及要求要求：1、进行相应(xingyng)的接口设计工作。接口包括：微处理器与扩展器件的接口；微处理器与FPGA模块的接口；微处理器与键盘、显示模块的接口；微处理器与输出幅值调节电路的接口。第29页/共45页第二十九页，共46页。设计任务(rnwu)及要求要求：2、DDS通道(tngdo)的FPGA实现模块。在FPGA中实现相位累加器、地址总线控制器、数据总线控制器；其中，相位累加器是整个DDS系统的关键。这里的相位累加器实质上是一个带反馈的29位加法器，它把输出数据作为反馈数据和由微处理器送来的频率控制字连续相加，从而产生有规律的29位相位地址码。
14、设计中采用流水线技术实现29位加法。当输入所需频率时，转换成频率控制字来驱动FPGA工作，从而产生所需波形频率。第30页/共45页第三十页，共46页。设计任务(rnwu)及要求要求：3、DDS系统的工作频率与D/A转换器转换效率的匹配问题。4、考虑信噪比问题。5、PCB布线要求采取相应手段来减少外界干扰，降低( jingd)输出信号的杂散性，撰写实验报告。第31页/共45页第三十一页，共46页。波形发生器主要(zhyo)技术指标标准(biozhn)波输出：正弦波、方波、三角波、正锯齿波和梯形波。任意波输出：14096点（抽样）。输出频率范围：0.00015MHz。相对频率分辨率：10-3Hz。
15、输出信号电压：5Vp-p。相位噪声：-90dB/Hz。第32页/共45页第三十二页，共46页。系统结构框图(kungt)第33页/共45页第三十三页，共46页。抽样(chuyn)数据原理S R A M作为一个波形抽样数据的公共存储器，当要产生某种波形时输人相应的控制信息(xnx)，系统将抽样数据从R O M里加载到S R A M里以供F PG A工作时寻址查表使用。第34页/共45页第三十四页，共46页。DDS通道(tngdo)的FPGA实现DDS系统(xtng)主要是由相位累加器、地址总线控制器、数据总线控制器与SRAM这四个模块组成。其中，SRAM模块外，其余3个模块都是在FPGA上实现。
16、第35页/共45页第三十五页，共46页。相位(xingwi)累加器 相位累加器是整个D D S 系统运转的关键， 它设计的好坏直接影响到整个系统的功能。 它实质上是1 个带反馈的2 9 位加法器， 把输出数据作为另一路(yl)输人数据和从微处理器送来的频率控制字进行连续相加， 产生有规律的2 9位相位地址码， 设计中采用流水线技术实现2 9 位加法器。第36页/共45页第三十六页，共46页。频率(pnl)控制字设输出信号的频率为f，参考频率为fc,频率控制(kngzh)字为K，则三者的关系为:第37页/共45页第三十七页，共46页。系统软件(xtnrunjin)设计软件系统采用“自顶向下”的设
17、计方法系统控制流程：系统初始化，用户(yngh)控制输入。第38页/共45页第三十八页，共46页。软件平台设计(shj)开发(kif)环境选择NI（美国国家仪器公司）的LabVIEW8.0LabWindows/CVI开发(kif)环境MATLAB第39页/共45页第三十九页，共46页。任意波形信号(xnho)的编辑u绘图法，用户可以自己画出想得到的波形的图形(txng)，但是用这种方法产生出来的信号精度不高，适用于对产生的信号要求不高的用户，其优点是简单方便。u公式法，根据用户输入的公式或者函数语句产生波形信号，这种方法比较科学，精度较高。第40页/共45页第四十页，共46页。任意波形设置(s
18、hzh)界面第41页/共45页第四十一页，共46页。绘图法主要用到MATLAB中的两个函数：ginput（鼠标输入图形）和spline（三次样条多项式拟合）。结合这两个函数，交互式创建(chungjin)二维曲线。第42页/共45页第四十二页，共46页。公式(gngsh)法sin(2*pi*x)+sin(4*pi*x)，其中变量(binling)x的范围为0到1。第43页/共45页第四十三页，共46页。软硬件平台(pngti)联调PC控制软件与硬件平台通过(tnggu)串口进行数据通信。第44页/共45页第四十四页，共46页。感谢您的欣赏(xnshng)！第45页/共45页第四十五页，共46页。内容(nirng)总结DDS技术。DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。相位累加器由N位加法器与N位累加寄存器级联构成。STANFORD公司的STEL-1175，STEL-1180。方法三：基于 FPGA/CPLD的DDS设计方法。利用FPGA/CPLD可以需要方便地实现各种比较复杂的调频(dio pn)、调相和调幅功能，具有良好的实用性。接口包括：微处理器与扩展器件的接口。感谢您的欣赏第四十六页，共46页。
