《DSP最小系统综合最终实用教案》由会员分享，可在线阅读，更多相关《DSP最小系统综合最终实用教案（10页珍藏版）》请在金锄头文库上搜索。
1、1以芯片(xnpin)TPS73HD318设计DSP的电源内核(ni h)电源1.8VI/O电源(dinyun)3.3VTPS73HD318采用了双电源供电机制，以获得更好的电源性能，其工作电压为3.3V和1.8V。与3.3V供电相比，1.8V供电可以大大降低功耗。外部接口引脚仍采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平转换。芯片还提供了两个宽度为200ms的低电平复位脉冲。第1页/共9页第一页，共10页。222.时钟时钟(shzhng)电电路路TMS320VC5402内部(nib)有震荡电路，外接晶体及负载电容即可正常工作。当然也可以不使用内部(nib)震荡电路，直接输入
2、时钟信号。注意：当使用外接晶体时，要配置正确的负载电容（0-30pF），使输出时钟频率精确、稳定。TMS320VC5402有片内锁相环PLL（Phase-Locked Loops)可以对输入的时钟信号进行分频或者是倍频。第2页/共9页第二页，共10页。33TMS320VC5402 片内PLL分频及倍频系数(xsh)由片内寄存器CLKMD控制，CLKMD上电时的值由上电时对外部管脚CLKMD1、 CLKMD2、 CLKMD3电平采样设定。第3页/共9页第三页，共10页。4基于以上原则，以系统(xtng)工作时钟为20MHz为例，选用10MHz无源晶体的时钟电路如图所示。图中根据5402时钟配置原
3、则，将5402的CLKMDl、CLKMD2、CLKMD3引脚分别配置为高电平、低电平、低电平，因此复位时系统(xtng)的工作频率为外部参考时钟源(10MHz)的两倍，即20MHz。时钟时钟(shzhng)设计图设计图第4页/共9页第四页，共10页。53. 3. 复位复位(f wi)(f wi)电路设电路设计计当时钟(shzhng)电路工作后，只要在 引脚上出现2个外部时钟(shzhng)周期以上的低电平，芯片内部所有电路寄存器都初始化复位。只有当此引脚变为高电平后，芯片内的程序才可以从0FF80h地址开始执行。第5页/共9页第五页，共10页。6TMS320VC54X复位有三种方式(fngsh
4、)，即上电复位、手动复位、软件复位。前两种是通过硬件电路实现的复位，后一种是通过指令方式(fngsh)实现的复位。第6页/共9页第六页，共10页。7在系统(xtng)刚接通电源时，复位电路应处于低电平以使系统(xtng)从一个初始状态开始。这段低电平时间应该大于系统(xtng)的晶体振荡启振时间，以便避开振荡器启振时的非线性特性对整个系统(xtng)的影响。工作中复位则要求复位的低电平至少保持6个时钟周期，以使芯片的初始化能够正确完成。第7页/共9页第七页，共10页。8施密特触发器74LS74可以防止复位(f wi)电路受到外界干扰。第8页/共9页第八页，共10页。9感谢您的欣赏(xnshng)！第9页/共9页第九页，共10页。内容(nirng)总结1。与3.3V供电相比，1.8V供电可以大大降低功耗。外部接口引脚仍采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平转换。注意：当使用(shyng)外接晶体时，要配置正确的负载电容（0-30pF），使输出时钟频率精确、稳定。基于以上原则，以系统工作时钟为20MHz为例，选用10MHz无源晶体的时钟电路如图所示。在系统刚接通电源时，复位电路应处于低电平以使系统从一个初始状态开始。第8页/共9页。感谢您的欣赏第十页，共10页。
