《实验21计译显及数字钟电路11冬》由会员分享，可在线阅读，更多相关《实验21计译显及数字钟电路11冬（21页珍藏版）》请在金锄头文库上搜索。
1、4位二进制同步加计数器位二进制同步加计数器表表5.21.4 计数器计数器161功能表功能表CC40161(74LS161)CC40161(74LS161)的逻辑功能的逻辑功能清清零零使使能能数据输入数据输入置数置数进位进位置数置数ET=CTT&CTP高高电平有效电平有效CO=Q3&Q2&Q1&Q0ETCP操作状态操作状态0xxx清除清除10 x预置预置11 0保持保持11 1计数计数教材教材p161面面计计数数器器1 16 61 1的的时时序序波波形形图图*同步预置与同步预置与CP同步，与同步，与ET无关无关构成任意进制计数器的方法构成任意进制计数器的方法利用同步预置利用同步预置置零置零利用异
2、步清零利用异步清零优点：优点： 清零可靠清零可靠输出没有毛刺！输出没有毛刺！以以09十进制为例十进制为例构成多位计数器的级联方法构成多位计数器的级联方法串行进位串行进位（异步）（异步）优点：简单；缺点：相对较慢，优点：简单；缺点：相对较慢，易出现毛刺（竞争冒险）！易出现毛刺（竞争冒险）！六十进制计数器（六十进制计数器（059）六十进制计数器六十进制计数器并行进位（同步）推荐多用并行进位（同步）推荐多用优点：速度较快，稳定可靠；优点：速度较快，稳定可靠；缺点：较复杂！缺点：较复杂！构成多位计数器的级联方法构成多位计数器的级联方法2*图中红线很重要，因为同步预置与图中红线很重要，因为同步预置与CP
3、同步，与同步，与ET无关。无关。特别说明特别说明n单片计数，推荐同步预置方式，不过有时可能预置和清零都单片计数，推荐同步预置方式，不过有时可能预置和清零都要用上，请自行斟酌。要用上，请自行斟酌。n串行级联相对较简单，但出现意料之外同步问题的几率较大。串行级联相对较简单，但出现意料之外同步问题的几率较大。较简单的多级计数电路多采用并行级联。而对于复杂多级计较简单的多级计数电路多采用并行级联。而对于复杂多级计数器电路，一般时序关系紧密的单元电路间多采用单时钟并数器电路，一般时序关系紧密的单元电路间多采用单时钟并行级联构成模块，模块间则根据总体时序关系选择全并行或行级联构成模块，模块间则根据总体时序
4、关系选择全并行或全串行级联；但全串行级联；但不要串并行混乱夹杂不要串并行混乱夹杂。n实际设计中，复杂计数电路都是先仿真，依据仿真结果确定实际设计中，复杂计数电路都是先仿真，依据仿真结果确定电路形式，然后做硬件；再根据硬件实际运行情况调整设计电路形式，然后做硬件；再根据硬件实际运行情况调整设计或对暂态毛刺做滤波处理，或对暂态毛刺做滤波处理，确保暂态不会造成后级误动作确保暂态不会造成后级误动作。LightEmittingDiode(LED)Readout共阴七段显示器共阴七段显示器教材教材p137面面 实验十八实验十八七段显示译码器七段显示译码器CC4511管脚定义管脚定义Top View7段数码
5、管定义段数码管定义表表5.18.1 CC4511功能表功能表灯测试灯测试灭灯灭灯锁存锁存4511不显不显9以上数据。实验箱上的以上数据。实验箱上的74XX显示显示:Q3Q0Q1Q2BCD-to-7SegmentLatch/Decoder/Driver4511标准标准译码译码显示显示电路电路Q3Q2Q1Q0公共限公共限流电阻流电阻200W W会亮些会亮些实验内容和要求设计并组装六十进制计数、设计并组装六十进制计数、译码、显示译码、显示电路。电路。现场验收现场验收 演示功能，演示功能，CP为为3Hz TTL-OUT；记录波形：记录波形：CP为为1kHz正方波，观测并记录六进制计数器正方波，观测并记
6、录六进制计数器(即即十位十位)输出输出Q0、Q1、Q2的波形，波形图应能正确展的波形，波形图应能正确展示它们的时序关系。示它们的时序关系。* *观测波形的方法？上次讲的触发设置不要忘光了观测波形的方法？上次讲的触发设置不要忘光了n单人必作任务单人必作任务：计小时为：计小时为0023；计分钟为；计分钟为0059；校时可快速计时；校时可快速计时；选做选做任务：定时分提醒。任务：定时分提醒。n双人联合必作双人联合必作：计时、分、秒，对时分快速校时，：计时、分、秒，对时分快速校时，定时分秒提醒；定时分秒提醒；选做选做任务：任务： 仿电台报时。仿电台报时。n自行设计小时计数级联控制部分：自行设计小时计数
7、级联控制部分：0009101920-21-22-23-00设计关键之一。设计关键之一。谨慎处理同步异步级谨慎处理同步异步级联设计，若异步暂态能从显示电路上看到就不符合联设计，若异步暂态能从显示电路上看到就不符合要求！要求！n完成后申请检查；检查通过后电路完成后申请检查；检查通过后电路会立即拆掉会立即拆掉。延伸实验简易数字钟MSI硬件设计简易数字钟硬件设计单人要求简易数字钟硬件设计单人要求外信号发生器外信号发生器简易定时提简易定时提醒：醒：7时时54分亮灯分亮灯数数码管上小数码管上小数点点，持续，持续6分钟。分钟。时时时时时时分分分分分分选做选做简易数字钟简易数字钟双人联合双人联合要求要求简易定
8、时提醒：简易定时提醒：xx时时xx分分00亮亮灯，持续灯，持续1分钟分钟选做内容选做内容简易仿电台报时简易仿电台报时功能：在功能：在59分分51秒、秒、53秒、秒、55秒、秒、57秒、秒、59秒时各发出一次高电平信号，持续秒时各发出一次高电平信号，持续1秒钟，点亮发光二秒钟，点亮发光二极管（极管（数码管小数点数码管小数点），结束时刻即为整点。），结束时刻即为整点。必做内容必做内容注意布局和共地共电源问题注意布局和共地共电源问题书面报告：书面报告：n规范画出数字钟整体电路原理图，规范画出数字钟整体电路原理图，标明芯片引脚号。描述电路模块级标明芯片引脚号。描述电路模块级工作原理。工作原理。np14
9、5面思考题面思考题1；p168面思考题面思考题1，2。本实验具体电路可以参考（也只供参考）：本实验具体电路可以参考（也只供参考）：罗杰罗杰 谢自美谢自美电子线路设计电子线路设计.实验实验.测试测试第第7章章7.4节节15参考设计思路图参考设计思路图校时电路的设计校时电路的设计 n当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）n校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能 n为使电路简单，这里只进行分和小时的校时 z对校时电路的要求是 y在小时校正时不影响分和秒的正常计数y在分校正时不影响秒和小时的正常计数 z校时方式有“快校时”和“慢校时”两种 y “快校
10、时”是，通过开关控制，使计数器对1Hz的校时脉冲计数 y“慢校时”是用手动产生单脉冲作校时脉冲 S1为校“分”用的控制开关 S2为校“时”用的控制开关 校时脉冲校时脉冲采用分频采用分频器输出的器输出的1Hz脉冲脉冲 当当S1或或S2分别分别为为“0”时可时可进行进行“快校时快校时” 如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时” 需要注意的是，校时电路是由与非门构需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关成的组合逻辑电路，开关S1或或S2为为“0”或或“1”时，可能会产生抖动，接电容时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改可以缓解抖动。必要时还应
11、将其改为去抖动开关电路为去抖动开关电路闹钟闹钟（定时控制）电路的设计（定时控制）电路的设计 解：解：7时时59分对应数字钟的分对应数字钟的时个位时个位计数器的计数器的状态为状态为(Q3Q 2Q 1Q 0)H1=0111，分十位分十位计数器的计数器的状态为状态为(Q3Q2Q1Q0)M2=0101，分个位分个位计数器的状计数器的状态为态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出若将上述计数器输出为为“1”的所有输出端经过与门电路去控制音响的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在电路，可以使音响电路正好在7点点59分响，持续分响，持续1分钟后（即分钟后（即8点时）停
12、响。点时）停响。 例：例：要求上午要求上午7时时59分发出闹时信号，分发出闹时信号，持续时间为持续时间为1分钟。分钟。仿广播电台正点报时电路仿广播电台正点报时电路秒个位计数器的状态秒个位计数器的状态CP(秒秒)Q3S1Q2S1Q1S1Q0S1功功能能500000510001鸣低音鸣低音520010停停530011鸣低音鸣低音540100停停550101鸣低音鸣低音560110停停570111鸣低音鸣低音581000停停591001鸣高音鸣高音000000停停 当数字钟计时快要到正点时发当数字钟计时快要到正点时发出提醒；仿电台按照出提醒；仿电台按照4 4低音低音1 1高音高音的顺序发出间断声响；
13、最后一声的顺序发出间断声响；最后一声高音结束的时刻为正点时刻。高音结束的时刻为正点时刻。 设定设定4声低音（约声低音（约500Hz）分别分别发生在发生在59分分51秒、秒、53秒、秒、55秒及秒及57秒，最后一声高音（约秒，最后一声高音（约1kHz）发生在发生在59分分59秒，如左表格所示。秒，如左表格所示。每声持续时间均为每声持续时间均为1秒。秒。精品课件精品课件！精品课件精品课件！仿广播电台正点报时电路仿广播电台正点报时电路只有当只有当 分十位的Q2M2Q0M2=11 分个位的Q3M1Q0M1=11 秒十位的Q2S2Q0S2=11秒个位的Q0S1=1时 音响电路才工作音响电路才工作 这里采用的都是这里采用的都是TTLTTL与非门，如果用其它器件与非门，如果用其它器件还会简单一些。若没有音响电路，可用发光管。还会简单一些。若没有音响电路，可用发光管。
