《门电路和组合逻辑.ppt》由会员分享，可在线阅读，更多相关《门电路和组合逻辑.ppt（52页珍藏版）》请在金锄头文库上搜索。
1、13.1 逻辑代数基础逻辑代数基础13.2 分立元件门电路分立元件门电路13.3 逻辑代数基本公式逻辑代数基本公式第第 13 章章 门电路和组合逻辑电路门电路和组合逻辑电路 13.4 组合逻辑电路的分析和设计组合逻辑电路的分析和设计13.5 加法器加法器13.6 编码器编码器13.7 译码器和数字显示译码器和数字显示13.9 应用举例应用举例一一类类称称为为模模拟拟信信号号，它它是是指指时时间间上上和和数数值值上上的的变变化化都都是是连连续续平平滑滑的的信信号号，如如图图( (a) )中中的的正正弦弦信信号号，处处理理模模拟拟信号的电路叫做信号的电路叫做模拟电路模拟电路。电子电路中的信号分为两
2、大类电子电路中的信号分为两大类：一类称为数字信号，它一类称为数字信号，它是指时间上和数值上的变化是指时间上和数值上的变化都是不连续的，如图都是不连续的，如图( (b) )中中的信号，处理数字信号的电的信号，处理数字信号的电路称为路称为数字电路数字电路。( (b) )( (a) )另一状态另一状态一种状态一种状态一、逻辑代数（布尔代数一、逻辑代数（布尔代数、开关代数）开关代数）逻辑：逻辑： 事物因果关系的规律事物因果关系的规律逻辑函数逻辑函数: : 逻辑自变量和逻辑结果的关系逻辑自变量和逻辑结果的关系逻辑变量取值：逻辑变量取值：0、1 分别代表分别代表两种对立的状态两种对立的状态高电平高电平低电
3、平低电平真真假假是是非非有有无无1001概概 述述13. 1. 1 基本和常用逻辑运算基本和常用逻辑运算一、三种基本逻辑运算一、三种基本逻辑运算1. 与逻辑：与逻辑：当决定一事件的所有条件都具备时，事当决定一事件的所有条件都具备时，事件才发生的逻辑关系。件才发生的逻辑关系。功能表功能表灭灭灭灭灭灭亮亮断断 断断断断 合合合合 断断合合 合合与逻辑关系与逻辑关系开关开关A开关开关B灯灯Y电源电源ABY13.1 逻辑代数的基本概念逻辑代数的基本概念真值表真值表 （Truth table）逻辑函数式逻辑函数式 与门与门（AND gate)逻逻辑辑符符号号与与逻辑的表示方法：逻辑的表示方法：ABY&0
4、00100011011功能表功能表灭灭灭灭灭灭亮亮断断 断断断断 合合合合 断断合合 合合ABYABY2. 或逻辑：或逻辑： 决定一事件结果的诸条件中，只要有一个或一个决定一事件结果的诸条件中，只要有一个或一个以上具备时，事件就会发生的逻辑关系。以上具备时，事件就会发生的逻辑关系。或门或门（OR gate) )或逻辑关系或逻辑关系开关开关A开关开关B灯灯Y电源电源真值表真值表逻辑函数式逻辑函数式逻逻辑辑符符号号011100011011ABYABY13. 非逻辑：非逻辑： 只要条件具备，事件便不会发生；条件不具备，只要条件具备，事件便不会发生；条件不具备，事件一定发生的逻辑关系。事件一定发生的逻
5、辑关系。真值表真值表逻辑函数式逻辑函数式逻逻辑辑符符号号非门非门（NOT gate)非逻辑关系非逻辑关系1001AY1开关开关A灯灯Y电源电源RAY(1) 与非逻辑与非逻辑 (NAND)(2) 或非逻辑或非逻辑 (NOR)(3) 与或非逻辑与或非逻辑 (AND OR INVERT)(真值表略真值表略)11100 00 11 01 1AB&1000ABY1Y2Y1、Y2 的真值表的真值表AB1AB&CD1几种常用的逻辑门几种常用的逻辑门(4) 异或逻辑异或逻辑(ExclusiveOR)(5) 同或逻辑同或逻辑(ExclusiveNOR)( (异或非异或非) )AB=101100 00 11 01
6、 1 AB=1= ABABY410010 00 11 01 1ABY5uYuAuBR0D2D1+VCC+10V13. 2. 1 二极管与门和或门二极管与门和或门一、一、二极管与门二极管与门3V0V符号符号:与门与门（AND gate)ABY&0 V0 VUD = 0.7 V0 V3 V3 V0 V3 V3 V真值表真值表A BY0 00 11 01 10001Y = AB电压关系表电压关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通导通 导通导通0.7导通导通 截止截止0.7截止截止 导通导通0.7导通导通 导通导通3.713. 2 分立元器件门电路分立元器件门电路一、半导
7、体三极管非门一、半导体三极管非门T 截止截止T导通导通13. 2. 2 三极管非门（反相器）三极管非门（反相器）饱和导通条件饱和导通条件:+VCC+5V1 k RcRbT+ +- -+ +- -uIuO4.3 k = 30iBiCT 饱和饱和因为因为所以所以电压关系表电压关系表uI/VuO/V0550.3真值表真值表0110AY符号符号函数式函数式+VCC+5V1 k RcRbT+ +- -+ +- -uIuO4.3 k = 30iBiC三极管非门三极管非门: :AY1AYTTL：（：（TransistorTransistor Logic）集成门电路集成门电路CMOS：Complementar
8、y-Metal-Oxide-Semiconductor TTL 与非门集成电路与非门集成电路举例举例&+UC14 13 12 11 10 9 8 1 2 3 4 5 6 7地地74LS00&74LS00 含有含有四个两输入与四个两输入与非门。非门。+5 VABT1R1R2T2T3T4T5R3R5R4YDEUB1= 1 VE = 0 时时， UB1 = 1 V， T2 、T5 截止截止；二极管二极管 D 导通，导通，使使 UB3 = 1 V。T3、T4 截止截止，输出端开路输出端开路( (高阻状态高阻状态) )。E = 1 时，二极管时，二极管 D 截止，截止，Y = AB，同同 TTL 与非门
9、。与非门。UB3= 1 VTTL 三态输出与非门电路三态输出与非门电路ABY&E三态门逻辑符号三态门逻辑符号 E 为为控控制制端端且且高高电电平平有有效效，即即 E = 1 时时，同同 TTL 与与非非门门，Y = AB；E = 0 时，输出端为高阻状态。时，输出端为高阻状态。A B&E用三态门接成总线结构用三态门接成总线结构A B&EA B&EA B&E返回返回+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+ +- -uGSN+ +- -uGSP一、一、电路组成及工作原理电路组成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0 V UTN UTN UTP
10、导通导通截止截止0 VUTN = 2 VUTP = - - 2 V+10VRONPuY +VDD10VSTNTP+10VRONNuY +VDD0VSTNTP13. 2.3 CMOS反相器反相器13.3.1 逻辑代数逻辑代数逻辑代数中的变量称为逻辑变量。它只能取逻辑代数中的变量称为逻辑变量。它只能取“0”或或“1”。1. 逻辑代数运算法则逻辑代数运算法则基本运算法则：基本运算法则：13.3 逻辑代数的基本公式逻辑代数的基本公式交换率：交换率：结合率：结合率：分配率：分配率：证明：证明：吸收率：吸收率：证：证：摩根定理摩根定理：( (1) ) 真值表真值表ABCY00000100000111100
11、001111010101011( (2) ) 逻辑式逻辑式( (1) ) 常采用与常采用与或表达式的形式；或表达式的形式；( (2) ) 在状态表中选出使函数值为在状态表中选出使函数值为 1的变量组合；的变量组合；( (3) ) 变量变量值为值为 1 的写成原变量，为的写成原变量，为 0 的写成反变量，得到其值的写成反变量，得到其值 为为 1 的乘积项组合。的乘积项组合。 ( (4) ) 将这些乘积项加起来将这些乘积项加起来( (逻辑或逻辑或) ) 得到得到 “与与或或”逻辑函数式。逻辑函数式。2. 逻辑函数的表示方法逻辑函数的表示方法( (3) ) 逻辑图逻辑图由由逻辑式得到逻辑图逻辑式得到
12、逻辑图ABC&111Y&3. 逻辑函数的化简逻辑函数的化简 例例 1 应用逻辑代数运算法则化简下列逻辑式：应用逻辑代数运算法则化简下列逻辑式： 解解 已知组合逻辑电路图，确定它们的逻辑功能。已知组合逻辑电路图，确定它们的逻辑功能。( (2) ) 对逻辑函数表达式化简或变换；对逻辑函数表达式化简或变换；组合逻辑电路：组合逻辑电路：逻辑电路在某一时刻的输出状态仅逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。由该时刻电路的输入信号所决定。分析步骤：分析步骤：( (1) ) 根据逻辑图，写出逻辑函数表达式；根据逻辑图，写出逻辑函数表达式；( (4) ) 由状态表确定逻辑电路的功能。由状
13、态表确定逻辑电路的功能。( (3) ) 根据最简表达式列出真值表；根据最简表达式列出真值表；13.4.2 组合逻辑电路的分析组合逻辑电路的分析 例例 1 分析下图逻辑电路的功能。分析下图逻辑电路的功能。真值表真值表A B Y0 0 00 1 11 0 11 1 0功能：功能：当当 A、B 取值不相同时，取值不相同时， 输出为输出为 1。是。是异或门。异或门。AB=1YY&AB&异或门异或门符号符号返回返回一、一、 设计步骤设计步骤逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图逻辑抽象：逻辑抽象：1. 根据根据因果关系因果关系确定输入、输出变量确定输入、输出
14、变量2. 状态赋值状态赋值 用用 0 和和 1 表示信号的不同状态表示信号的不同状态3. 根据功能要求列出根据功能要求列出真值表真值表 根据所用元器件根据所用元器件( (分立元件分立元件 或或 集成芯片集成芯片) )的情况将的情况将函数式进行化简或变换。函数式进行化简或变换。化简或变换：化简或变换：13.4.3 组合电路的基本设计方法组合电路的基本设计方法（1）设定变量：）设定变量：二、二、 设计举例设计举例 例例 1 设计一个表决电路，要求输出信号的电平与三设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。个输入信号中的多数电平一致。 解解 输入输入 A、B、C ， 输出输
15、出 Y（2）状态赋值：）状态赋值：A、B、C ： 0 表示表示 输入信号为低电平输入信号为低电平Y ： 0 表示表示 输入信号中多数为低电平输入信号中多数为低电平1. 逻辑抽象逻辑抽象A、B、C ： 1 表示表示 输入信号为高电平输入信号为高电平Y ： 1 表示表示 输入信号中多数为高电平输入信号中多数为高电平2. 列真值表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113. 写输出表达式并化简写输出表达式并化简最简与或式最简与或式最简与非最简与非-与非式与非式4. 画逻辑图画逻辑图 用与门和或门实现用与门和或门实现ABYC&1&
16、 用与非门实现用与非门实现&13.5.1 半半加器加器 只只求求本本位位和和，不不考考虑虑低低位位的的进进位位。实实现现半半加加操操作作的的电电路路叫做半加器。叫做半加器。 COSCABC = AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号A、B 为两个加数；为两个加数；C 为向高位的进位；为向高位的进位；S 为半加和。为半加和。真值表真值表A B C0 0 00 1 01 0 1 1 S010 11 0=1&ABSC13.5 加法器加法器 被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的进位三者相加称为“全加全加”，实现全加操作的电路叫做全加器。，实现全加操作的电路叫做
17、全加器。Ci-1：来自低来自低位的位的进位进位Ci ：向高位向高位的的进位进位13.5.2 全全加器加器 COCiAiBiCISiCi-1AiBiCi-1Si00000001101110001111010010111011真值表真值表Ci01111000全加器逻辑符号全加器逻辑符号13.5.3 集成全加器集成全加器TTL：74LS183CMOS：C661双全加器双全加器1 2 3 4 5 6 714 13 12 11 10 9 8C661C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 74LS18374LS183VCC 2Ai2Bi
18、2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 二、加法器二、加法器（Adder）实现多位二进制数相加的电路实现多位二进制数相加的电路1. 4 位串行进位加法器位串行进位加法器特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI3. 3. 1 编码器编码器（Encoder）编
19、码：编码：用文字、符号或者数字表示特定对象的过程用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）（用二进制代码表示不同事物）二进制编码器二进制编码器二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码器2nn104或或Y1I1编编 码码 器器Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图13. 6 编码器和译码器编码器和译码器一、二进制编码器一、二进制编码器用用 n 位二进制代码对位二进制代码对 N = 2n 个信号进行编码的电路个信号进行编码的电路1.3 位二进制编码器位二进制编码器(8 线线- 3 线线)简化的编码表
20、简化的编码表函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7输输入入输输出出 I0 I7 是一组是一组互相排斥互相排斥的输入变的输入变量，任何时刻只能有一个端输入有效量，任何时刻只能有一个端输入有效信号。信号。输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I3函数式函数式逻辑图逻辑图 用用或门或门实现实现 用用与非门与非门实现实现Y
21、0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0 &Y0 Y1 Y2优先编码：优先编码：允许几个信号同时输入，但只对优先级别最高允许几个信号同时输入，但只对优先级别最高的进行编码。的进行编码。优先顺序：优先顺序：I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 02. 3 位二进制优先编码
22、器位二进制优先编码器3. 集成集成 8 线线 3 线优先编码器线优先编码器 - 74LS148芯片芯片禁止禁止工作工作芯片芯片正常正常工作工作 选通输入控制端选通输入控制端 选通输出端选通输出端 优先扩展输出端优先扩展输出端集成集成 8 线线 3 线优先编码器线优先编码器 真值表真值表输入：逻辑输入：逻辑0(0(低电平）有效低电平）有效输出：逻辑输出：逻辑0(0(低电平）有效低电平）有效z z zz z z编码的逆过程，将二进制代码翻译为原来的含义编码的逆过程，将二进制代码翻译为原来的含义一、二进制译码器一、二进制译码器 (Binary Decoder) 输入输入 n 位二位二进制代码进制代码
23、如：如： 2 线线 4 线译码器线译码器 3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n13.7 译码器译码器（Decoder）1. 3位二进制译码器位二进制译码器 ( 3 线线 8 线线)真值表真值表函数式函数式A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0
24、 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13 线线 - 8 线译码器逻辑图线译码器逻辑图000 输出低电平有效输出低电平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110111011111111011011011111111011111112. 集成集成 3 线线 8 线译码器线译码器 - 74LS138引脚排列图引脚排列图功能示意图功能示意图输入选通
25、控制端输入选通控制端芯片芯片禁止禁止工作工作芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共共阳极阳极每字段是一只每字段是一只发光二极管发光二极管数码显示器数码显示器aebcfgdabcdefgR+ 5 VYa
26、A3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动01110001111100000000001001000010013.7.2 显示译码器显示译码器共共阴极阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动000011111100001001001100001101101001101000101011001
27、11100010011111001011001110110111011111111000011111111111011aebcfgd显示译码表显示译码表 ( 共阴极共阴极) 集成集成 显示译码器显示译码器 - 74LS48引脚排列图引脚排列图试灯输入端试灯输入端动态灭零输入端动态灭零输入端灭灯输入端灭灯输入端/动态灭零输出端动态灭零输出端用于测试数码管的好坏用于测试数码管的好坏用于消隐无效的零用于消隐无效的零用于显示多位时数用于显示多位时数码管的连接码管的连接 应用练习应用练习 用二用二 - 十进制编码器、译码器、发光十进制编码器、译码器、发光二极管七段显示器，组成一个二极管七段显示器，组成一
28、个 1 位数码显示电路。当位数码显示电路。当 0 9 十个输入端中某一个接地时，显示相应数码。选十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。择合适的器件，画出连线图。YaA3A2A1A0+VCC74LS48显示显示译码器译码器YbYcYdYeYfYg共阴共阴 解解 1111+VCCY3Y2Y1Y074LS14710线线-4线线编码器编码器I0I1I9+VCCS0S1S9作 业P399 13.4.7，13.4.8P400 13.4.12，13.4.161111111111KA1 k MDL+12 V+12 V220 VDKAT1T2HL1 k ABCD正常工作时，正常工作
29、时，ABCD = 1111，T1 导通，导通，M 转动，转动，T2 截止。截止。1111001111113.9.1 故障报警器故障报警器13.9 应用举例应用举例 例例 1 下图所示是一个密码锁控制电路。开锁条件：下图所示是一个密码锁控制电路。开锁条件： ( (1) )要拨对密码；要拨对密码； ( (2) )将开锁开关将开锁开关 S 闭合。闭合。 如果以上两个条件都得到满足，开锁信号为如果以上两个条件都得到满足，开锁信号为 1，报警，报警 信号为信号为 0，锁打开而不报警。否则开锁信号为，锁打开而不报警。否则开锁信号为 0，报警，报警 信号为信号为 1，试分析该电路的密码是多少？，试分析该电路的密码是多少？&1&1&ACY1BD1+5 VRY2开锁信号开锁信号报警信号报警信号13.9.2 电子锁电子锁S13.9.3 水位检测电路水位检测电路&G2 &G3 &G4 &G5 KADL+12 V+12 V电动机电动机控制电路控制电路DKAT1T2&G1 +6 VUABCD 当当水水箱箱无无水水，A D 与与 U 端端断断开开，G1 G4 的的输输入入端端为为低低电电平平，发发光光二二极极管管微微亮亮。水水注注满满 G4 输输出出低低电电平平，G5 输输出出高高电电平平，T1T2 导导通通，电电机机停停转，并发出报警转，并发出报警 。 返回返回
