《4组合逻辑电路2实用教案》由会员分享，可在线阅读，更多相关《4组合逻辑电路2实用教案（42页珍藏版）》请在金锄头文库上搜索。
1、2.全加器：将两个一位二进制数及来自(liz)低位的进位相加输输 入入输出输出A AB BCICIS SCOCO0 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 174LS18374LS183第1页/共41页第一页，共42页。二、多位加法器1.串行进位加法器2.把n位全加器串联起来(qli)，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 缺点缺点(qudin)(qudin)：进位信：进位信号是由低位
2、向高位逐级传号是由低位向高位逐级传递的，速度不高递的，速度不高 优点：简单优点：简单第2页/共41页第二页，共42页。 特点：加到第特点：加到第i i位的进位信位的进位信号是两个号是两个(lin )(lin )加数第加数第i i位位以前各位（以前各位（0 i-10 i-1）的函数，）的函数，可在相加前由可在相加前由A,BA,B两数确定。两数确定。2. 超前进位(jnwi)加法器第3页/共41页第三页，共42页。优点(yudin)：快，每一位的和及最后的进位基本同时产生缺点：电路复杂74LS28374LS28374LS283CO S3 S2 S1 S0A3 A2 A1 A0 B3 B2 B1 B
3、0 CI第4页/共41页第四页，共42页。4.2.5数值(shz)比较器用来比较两个二进制数的数值大小(dxio)一、一位数值比较器A,B比较有三种可能结果第5页/共41页第五页，共42页。二、多位数值(shz)比较器从高位比起，只有高位相等(xingdng)，才比较一下位。4位数值(shz)比较器ABA=BABABA=BABA3A2A1A0B3B2B1B0COMP7485逻辑符号第6页/共41页第六页，共42页。 输入变量： A3 A0 、 B3 B0 及A与B的比较结果，AB、ABB、 A ABBAB）0 0，Y3Y3Y0Y0等于D3D3D0D0，即为十进制数的0 09 9；当D3D3D0
4、D09 9时，Y Y（ABAB）1 1，则加法器将D3D3D0 D0 加上6 6，Y3Y3Y0Y0就等于调整后的十进制数的个位，同时COCO1 1表示(biosh)(biosh)十进制数的十位。结论(jiln)(jiln)： 此电路是将4 4位二进制数D3D3D0D0转化为十进制数的8421BCD8421BCD码的电路。第19页/共41页第十九页，共42页。1、逻辑抽象分析因果关系，确定输入/出变量定义逻辑状态的含意（赋值）列出真值表2、写出函数式3、选定器件类型4、根据所选器件：对逻辑式化简（用门）变换(binhun)（用MSI）或进行相应的描述（PLD）5、画出逻辑电路图，或下载到PLD4
5、.3组合(zh)电路的设计方法组合逻辑电路设计(shj)，就是根据给出的实际逻辑问题，求出实现这一逻辑关系的最佳逻辑电路。 第20页/共41页第二十页，共42页。例1 1：某工厂有三条生产线，耗电分别(fnbi)(fnbi)为1 1号线10kW10kW，2 2号线20kW20kW，3 3号线30kW30kW，生产线的电力由两台发电机提供，其中1 1号机20kW20kW，2 2号机40kW40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。 解：逻辑(lu j)抽象输入变量：1 13 3号生产线以A A、B B、C C表示(biosh)(biosh)， 生产
6、线开工为1 1，停工为0 0；输出变量：1 12 2号发电机以Y1Y1、Y2Y2表示，发电机启动为1 1，关机为0 0；一、用门电路实现一、用门电路实现第21页/共41页第二十一页，共42页。逻辑(lu j)函数式卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 与或式：与非与非式：第22页/共41页第二十二页，共42页。逻辑电路(lu j din l)图与或式与非与非式第23页/共41页第二十三页，共42页。例2：设计一个(y)监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ输入变量输入变量输出输出R
7、RA AG GZ Z0 00 00 01 10 00 01 10 00 01 10 00 00 01 11 11 11 10 00 00 01 10 01 11 11 11 10 01 11 11 11 11 11、抽象输入变量(binling):红（R）、黄（A）、绿（G）输出变量(binling)：故障信号（Z）2、写出逻辑表达式第24页/共41页第二十四页，共42页。3、选用(xunyng)小规模SSI(门电路)器件4、化简5、画出逻辑图第25页/共41页第二十五页，共42页。二、用译码器实现(shxin)1.基本原理3位二进制译码器给出3变量(binling)的全部最小项;。n位二进制
8、译码器给出n变量(binling)的全部最小项; 输 入 输 出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111任意函数任意函数将将n n位二进制译码输出的位二进制译码输出的最小项组合起来，可获得任何形最小项组合起来，可获得任何形式的输入式的输入(shr)(shr)变量不大于变量不大于n n的的组合函数。如组合函数。如2-42-4线译码器线译码器7413974139在在SS0 0时，有下式时，有下式74LS139功能表第26页/共41页第二十六页，共42页。2.举例：利用74LS138设计一个多输出的组合逻辑(luj)电路，输出逻辑(l
9、uj)函数式为：第27页/共41页第二十七页，共42页。三、用数据(shj)选择器实现基本原理具有n位地址(dzh)输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数4选1数据(shj)选择器74LS153如：如：4选选1数据选择器数据选择器74LS153，在，在 S0时有：对应函数所含的对应函数所含的mi 项项, 使数据选择器的使数据选择器的Di=1，对应函数所对应函数所不含不含的的mj 项项, 使数据选择器的使数据选择器的Dj=0，则数据选择器的输出与函数相等（即：使则数据选择器的输出与函数相等（即：使函数卡诺图与数据选择器卡诺图完全一致）。函数卡诺图与数据选择器卡诺图完全一
10、致）。第28页/共41页第二十八页，共42页。例：用74153实现(shxin)（公式法）第29页/共41页第二十九页，共42页。例：用数据例：用数据(shj)(shj)选择器实现逻辑函数（真值表法）选择器实现逻辑函数（真值表法） A B CDF A2 A1 A0 DF=Di 0 0 0 0 0 0 0 110 0 0 1 0 0 0 1 101 0 1 00 0 1 0111 0 1 10 0 1 1100 1 0 00 1 0 0101 1 0 10 1 0 11111 1 001 1 0 1111 1 101 1 1100D0=DD1=DD2=1D3=0D4=DD5=1D6=1D7=0第
11、30页/共41页第三十页，共42页。思考：已知X是3位二进制数（其值小于等于(dngy)5），试实现Y=3X并用7段数码管进行显示?Y=3XY=3X？D2D1D0第31页/共41页第三十一页，共42页。4.4组合电路(dinl)中的竞争-冒险现象一、什么是“竞争-冒险”在组合电路中，某一输入变量经不同途径传输后，由于门电路的传输延迟时间的不同，则到达电路中某一会合点的时间有先有后。或者，当输入量同时向相反(xingfn)的逻辑电平变化，称存在“竞争”。1A&FFAAtpd&ABY第32页/共41页第三十二页，共42页。因因“竞争竞争”而可能在输出产生尖峰脉冲而可能在输出产生尖峰脉冲(michn
12、g)(michng)（毛（毛刺），的现象，称为刺），的现象，称为“竞争竞争- -冒险冒险”。注意：竞争(jngzhng)的存在不一定都会产生冒险（毛刺）。 2-4 2-4线译码器中的竞争线译码器中的竞争- -冒冒险险(mo xin)(mo xin)现象现象第33页/共41页第三十三页，共42页。 一个变量以原变量和反变量出现在逻辑(lu (lu j)j)函数中时，则该变量是具有竞争条件的变量。如果上述现象存在，则检查表达式是否可在一定条件下成为X+XX+X或者XX X X 的形式。若能，则说明与函数表达式对应的电路可能产生险象。二、竞争冒险现象的检查(jinch)方法1. 1. 代数(dish
13、)(dish)识别法例：用代数识别法检查竞争冒险现象。解：A A是具有竞争条件的变量。第34页/共41页第三十四页，共42页。例：用代数(dish)(dish)识别法判断电路是否存在冒险现象。解：A A和C C是具有竞争条件(tiojin)(tiojin)的变量。变量C C不存在冒险(mo (mo xin)xin)现象。第35页/共41页第三十五页，共42页。 当描述电路的逻辑函数为“与或”式时, 可采用卡诺图来判断是否存在险象。即：是否存在“相切”的卡诺圈, 而相切处又未被其它卡诺圈包围，则可能发生冒险现象。图上两卡诺圈相切，当输入变量(binling)ABC由011变为111时，Y从一个卡
14、诺圈进入另一个卡诺圈，A从0变为1，出现AA，函数值可能按 1- 0 -1 变化，从而出现毛刺。2. 2. 卡诺图识别(shbi)(shbi)法ABC0100011110Y Y1111第36页/共41页第三十六页，共42页。00 01 11 1000011110CDAB11111111因此当BD =1，A0时(此时F =C+C )，电路可能由于C 的变化而产生险象。第37页/共41页第三十七页，共42页。 由于毛刺很窄，用很小的电容就可将尖峰削弱到 VTH VTH 以下。因此常在输出端接滤波电容C C，或在本级输出端与下级输入端之间，串接一个(y (y )积分电路，可将尖峰脉冲消除。但C C或
15、R R、C C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。 三、竞争冒险(mo xin)现象的消除1. 1. 接入滤波(lb)(lb)电容第38页/共41页第三十八页，共42页。 毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封锁，待电路进入稳态后，再加选通脉冲使输出门电路开门。这样(zhyng)(zhyng)可以抑制尖峰脉冲的输出。该方法简单易行，但选通信号的作用时间和极性等一定要合适。2. 2. 引入选通脉冲(michng)(michng)选通脉冲(michng)1ABCL&D111第39页/共41页第三十九页，共42页。 只要在其卡诺图上两卡诺圈相切处加一个卡诺
16、圈，即增加了一个冗余(rn y)(rn y)项，就可消除逻辑冒险。3. 3. 修改逻辑设计增加(zngji)(zngji)冗余项ABC0100011110Y Y1111当B=C=1进, 函数由FAA 变成了F1第40页/共41页第四十页，共42页。谢谢您的观看(gunkn)！第41页/共41页第四十一页，共42页。内容(nirng)总结2. 全加器：将两个(lin )一位二进制数及来自低位的进位相加。第2页/共41页。第3页/共41页。A=B。AB。A与B是另外两个(lin )低位数比较结果输入端。第8页/共41页。第9页/共41页。ODD1=1,EVEN1=0。所以,判断FOD2 =1,即可校验传输的正确性.。2.以优先编码器、超前进位加法器、数值比较器为核心的组合逻辑电路。与非与非式：。与非与非式。3位二进制译码器给出3变量的全部最小项。第40页/共41页第四十二页，共42页。
