微机原理与接口技术21

《微机原理与接口技术21》由会员分享，可在线阅读，更多相关《微机原理与接口技术21（50页珍藏版）》请在金锄头文库上搜索。

1、微机原理与接口技术8/5/20248/5/20241 1内容提要内容提要8086CPU8086CPU内部结构内部结构8086CPU8086CPU引脚及功能引脚及功能8086CPU8086CPU存储器组织存储器组织8086CPU8086CPU系统配置系统配置8086CPU8086CPU时序时序第二章第二章 8086系统结构系统结构 17:1417:142 2第二章 8086系统结构 由于制造工艺的原因，早期的微处理器结构受集成电路密由于制造工艺的原因，早期的微处理器结构受集成电路密度和引脚的限制，从而使度和引脚的限制，从而使1616位微处理器基本结构具有如下位微处理器基本结构具有如下特点：特点：

2、 引脚功能复用引脚功能复用引脚功能复用引脚功能复用 由于引脚数限制，部分引脚设计为功能复用。例如，数由于引脚数限制，部分引脚设计为功能复用。例如，数据双向传输可由据双向传输可由“读读/ /写写”信号来控制，决定数据处于输信号来控制，决定数据处于输入还是输出状态。入还是输出状态。 单总线、累加器结构单总线、累加器结构单总线、累加器结构单总线、累加器结构由于集成度较低，使微处理器内部寄存器的数目、数据通由于集成度较低，使微处理器内部寄存器的数目、数据通路位数受到限制。因此，绝大多数微处理器内部采用单总路位数受到限制。因此，绝大多数微处理器内部采用单总线、累加器为基础的结构。线、累加器为基础的结构。

3、17:1417:143 3第二章 8086系统结构可控三态电路可控三态电路可控三态电路可控三态电路微处理器外部总线同时连接多个部件，为避免总线冲突和微处理器外部总线同时连接多个部件，为避免总线冲突和信号串扰，采用可控三态电路与总线相连，不工作器件所信号串扰，采用可控三态电路与总线相连，不工作器件所连的三态电路处于高阻状态。连的三态电路处于高阻状态。总线分时复用总线分时复用总线分时复用总线分时复用由于芯片引脚不够，地址总线和数据总线使用相同的引脚，由于芯片引脚不够，地址总线和数据总线使用相同的引脚，采用分时复用技术，节省了引脚但操作时间增加了。采用分时复用技术，节省了引脚但操作时间增加了。17:

4、1417:144 4第二章 8086系统结构Intel 8086CPU Intel 8086CPU 的特点：的特点：的特点：的特点：l l1616位微处理器，外型为双列直插式，有位微处理器，外型为双列直插式，有4040个引脚；个引脚；l l时钟频率有时钟频率有3 3种：种：80868086型微处理器为型微处理器为5MHz5MHz，8086-28086-2型为型为8MHz8MHz，8086-18086-1型为型为10MHz10MHz；l l8086CPU8086CPU有有1616根数据线和根数据线和2020根地址线，直接寻址空间为根地址线，直接寻址空间为2 22020，即为，即为1M1M字节；字

5、节；l l8088CPU8088CPU内部结构与内部结构与80868086基本相同（但对外数据总线只基本相同（但对外数据总线只有有8 8条，称为准条，称为准1616位微处理器位微处理器) )。17:1417:145 52-1 8086CPU结构 一、一、8086CPU内部结构内部结构 17:1417:146 61.1.总线接口部件总线接口部件总线接口部件总线接口部件BIUBIU（Bus Interface UnitBus Interface Unit） 功能功能功能功能 物理地址形成、取指令、指物理地址形成、取指令、指令排队、读写操作数、总令排队、读写操作数、总线控制。线控制。 组成组成组成组

6、成 l l1616位段地址寄存器位段地址寄存器l l1616位指令指针寄存器位指令指针寄存器 l l2020位物理地址加法器位物理地址加法器 l l总线控制逻辑总线控制逻辑 l l6 6字节指令队列字节指令队列 工作过程工作过程工作过程工作过程 形成物理地址，发读信号形成物理地址，发读信号(/RD)(/RD)，取指令送入指令队列。，取指令送入指令队列。17:1417:147 72.指令执行部件指令执行部件指令执行部件指令执行部件EU(Execution Unit)EU(Execution Unit) 功能功能功能功能 指令译码、执行指令。指令译码、执行指令。组成组成组成组成 l l算术逻辑运算

7、单元算术逻辑运算单元ALU ALU l l标志寄存器标志寄存器PSW PSW l l寄存器组寄存器组 l lEUEU控制器控制器 工作过程工作过程工作过程工作过程 从从BIUBIU的指令队列取得指的指令队列取得指令、进行译码、执行指令、进行译码、执行指令令 。 17:1417:148 88086CPU8086CPU的工作过程的工作过程的工作过程的工作过程 17:1417:149 91.寄存器的作用寄存器的作用寄存器的作用寄存器的作用2.2.存放运算过程中所需要的操作数地址、操作数及中间结果。存放运算过程中所需要的操作数地址、操作数及中间结果。2.寄存器的特点寄存器的特点寄存器的特点寄存器的特点

8、3.3. 存取速度比存存取速度比存储器快得多。储器快得多。3.寄存器的分类寄存器的分类寄存器的分类寄存器的分类l l通用寄存器组通用寄存器组l l指针和变址寄存器指针和变址寄存器l l段寄存器段寄存器l l指令指针及标志位指令指针及标志位寄存器。寄存器。CSDSSSESAXAXBXBXCXCXDXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器计数寄存器数据寄存器代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指针和变址寄存器段寄存器通用寄存器15 8 7 015 8

9、 7 015 015 015 015 015 015 0二、寄存器结构二、寄存器结构17:1417:141010AXAXBXBXCXCXDXDXAHBHCHDHALBLCLDL通用寄存器15 8 7 015 8 7 0累加器基址寄存器计数寄存器数据寄存器CSDSSSESAXAXBXBXCXCXDXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器计数寄存器数据寄存器代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指针和变址寄存器段寄存器通用寄存器15 8 7 015 8

10、 7 015 015 015 015 015 015 01.通用寄存器通用寄存器通用寄存器通用寄存器17:1417:141111寄存器名寄存器名寄存器名寄存器名 特特特特 殊殊殊殊 用用用用 途途途途隐含性质隐含性质隐含性质隐含性质 AX AX，ALAL在在I/OI/O指令中作数据寄存器指令中作数据寄存器在乘法指令中存放被乘数或乘积，在除法指令中存放被除数或商在乘法指令中存放被乘数或乘积，在除法指令中存放被除数或商不能隐含不能隐含 隐含隐含 AH AH在在LAHFLAHF指令中作目标寄存器指令中作目标寄存器 隐含隐含 AL AL在十进制运算指令中作累加器；在在十进制运算指令中作累加器；在XLA

11、TXLAT指令中作累加器指令中作累加器 隐含隐含 BX BX在间接寻址中作基址寄存器在间接寻址中作基址寄存器在在XLATXLAT指令中作基址寄存器指令中作基址寄存器 不能隐含不能隐含 隐含隐含 CX CX 在串操作指令和在串操作指令和LOOPLOOP指令中作计数器指令中作计数器 隐含隐含 CL CL在移位在移位/ /循环移位指令中作移位次数寄存器循环移位指令中作移位次数寄存器不能隐含不能隐含 DX DX在字乘法在字乘法/ /除法指令中存放乘积高位或被除数高位或余数除法指令中存放乘积高位或被除数高位或余数在间接寻址的输入在间接寻址的输入/ /输出指令中作地址寄存器输出指令中作地址寄存器 隐含隐含

12、不能隐含不能隐含 SI SI在字符串运算指令中作源变址寄存器在字符串运算指令中作源变址寄存器在间接寻址中作变址寄存器在间接寻址中作变址寄存器 隐含隐含不能隐含不能隐含 DI DI在字符串运算指令中作目标变址寄存器在字符串运算指令中作目标变址寄存器在间接寻址中作变址寄存器在间接寻址中作变址寄存器 隐含隐含不能隐含不能隐含 BP BP在间接寻址中作基址寄存器在间接寻址中作基址寄存器不能隐含不能隐含 SPSP在堆栈操作中作堆栈指针在堆栈操作中作堆栈指针 隐含隐含寄寄寄寄 存存存存 器器器器 的的的的 特特特特 殊殊殊殊 用用用用 途途途途17:1417:1412122.指针和变址寄存器指针和变址寄存

13、器指针和变址寄存器指针和变址寄存器SPBPSIDI堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器指针和变址寄存器15 015 0CSDSSSESAXAXBXBXCXCXDXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器计数寄存器数据寄存器代数据段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指针和变址寄存器段寄存器通用寄存器15 8 7 015 8 7 015 015 015 015 015 015 017:1417:141313CSDSSSES代码段寄存器数据

14、段寄存器堆栈段寄存器附加段寄存器段寄存器15 015 0CSDSSSESAXAXBXBXCXCXDXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器计数寄存器数据寄存器代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指针和变址寄存器段寄存器通用寄存器15 8 7 015 8 7 015 015 015 015 015 015 03.段寄存器段寄存器段寄存器段寄存器17:1417:141414CSDSSSESAXAXBXBXCXCXDXDXSPBPSIDIAHBHCHD

15、HALBLCLDL累加器基址寄存器计数寄存器数据寄存器代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指针和变址寄存器段寄存器通用寄存器15 8 7 015 8 7 015 015 015 015 015 015 0IP指令指针寄存器15 015 04.指令指针寄存器指令指针寄存器指令指针寄存器指令指针寄存器IPIP17:1417:141515CSDSSSESAXAXBXBXCXCXDXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器计数寄存器数据寄存器代码段寄存器数

16、据段寄存器堆栈段寄存器附加段寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器IPPSW指令指针寄存器标志寄存器指令指针和标志寄存器指针和变址寄存器段寄存器通用寄存器15 8 7 015 8 7 015 015 015 015 015 015 0PSW标志寄存器15 015 05.标志寄存器标志寄存器标志寄存器标志寄存器PSWPSW15 11 10 9 8 7 6 5 4 3 2 1 0 OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCFCF状态标志状态标志(6(6个个) )：CFCF、PFPF、AFAF、ZFZF、SFSF和和OF ) OF ) 控制标志控制标志(

17、3(3个个) )：TFTF、IFIF、DF DF 17:1417:14161615 11 10 9 8 7 6 5 4 3 2 1 0 OFOF DFDFIFIFTFTF SFSF ZFZFAFAFPFPFCFCFCF CF ( (CarrvCarrv Flag Flag) )：进位标志位进位标志位 最高位有进位或借位时，最高位有进位或借位时，CFCF1 1。 PFPF ( (Parity FlagParity Flag) )：奇偶校验标志位奇偶校验标志位 本次运算结果本次运算结果低低低低8 8位位位位中有偶数个中有偶数个“ “1”1”时，时，PFPF1 1；有奇有奇数个数个“ “1”1”时，

18、时，PF PF 0 0。 AFAF( (Auxiliary FlagAuxiliary Flag) )：辅助进位标志位辅助进位标志位 低低4 4位向高位向高4 4位进化或借位时，位进化或借位时，AFAF1 1。 AFAF一般用在一般用在BCDBCD码运算中，判断是否需要十进制调整码运算中，判断是否需要十进制调整。17:1417:14171715 11 10 9 8 7 6 5 4 3 2 1 0 OFOF DFDFIFIFTFTF SFSF ZFZFAFAFPFPFCFCFZFZF( (Zero FlagZero Flag) )：全零标志位全零标志位 本次运算结果为本次运算结果为0 0时，时，

19、ZFZF1 1，否则否则ZF ZF 0 0。SFSF( (Sign FlagSign Flag) )：符号标志位符号标志位 本次运算结果的最高位为本次运算结果的最高位为1 1时，时，SF=1SF=1，否则否则SFSF0 0。即即反映了本次运算结果是正还是负。反映了本次运算结果是正还是负。OFOF( (Overflow FlagOverflow Flag) )：溢出标志位溢出标志位 本次运算过程中产生溢出时，本次运算过程中产生溢出时，OF OF 1 1 。对带符号数，对带符号数，字节运算结果的范围为字节运算结果的范围为-128+127-128+127，字运算结果的范围，字运算结果的范围为为-32

20、768+32767-32768+32767，超过此范围为溢出，超过此范围为溢出。 17:1417:14181815 11 10 9 8 7 6 5 4 3 2 1 0 OFOF DFDFIFIFTFTF SFSF ZFZFAFAFPFPFCFCF例例例例 将将5394H5394H与与777FH777FH两数相加，并说明其标志位状态。两数相加，并说明其标志位状态。777FH777FH的原码为的原码为1111 0111 0111 1111B1111 0111 0111 1111B 补码为补码为1000 1000 1000 0001B1000 1000 1000 0001B0101 0011 100

21、1 0100B0101 0011 1001 0100B1000 1000 1000 0001B1000 1000 1000 0001B（777FH777FH的补码）的补码）1101 1100 0001 0101B1101 1100 0001 0101B+运算结果的补码为：运算结果的补码为：1101 1100 0001 0101B1101 1100 0001 0101B原码为：原码为：1010 0011 1110 1011B1010 0011 1110 1011B， 即为即为23EBH23EBH并置标志位为：并置标志位为：CF=0CF=0、PF=PF=0 0、AF=0AF=0、ZF=0ZF=0、

22、SF=1SF=1、OF=0OF=017:1417:14191915 11 10 9 8 7 6 5 4 3 2 1 0 OFOF DFDFIFIFTFTF SFSF ZFZFAFAFPFPFCFCFTFTF ( (Trap FlagTrap Flag) )：单步标志位单步标志位 调试程序时，可设置单步工作方式，调试程序时，可设置单步工作方式，TFTF1 1时，则每执时，则每执行完一条指令，就自动产生一次内部中断，使用户能逐行完一条指令，就自动产生一次内部中断，使用户能逐条跟踪程序进行调试。条跟踪程序进行调试。IFIF ( (Interrupt FlagInterrupt Flag) )：中断标

23、志位中断标志位 IFIF1 1时，允许时，允许CPUCPU响应可屏蔽中断；当响应可屏蔽中断；当IFIF0 0时，即使时，即使外部设备有中断申请，外部设备有中断申请，CPUCPU也不响应。也不响应。 由由STISTI指令可使指令可使IFIF标志位置标志位置“ “1”1”，由，由CLICLI指令可使指令可使IFIF标志标志位置位置“ “0”0”。17:1417:14202015 11 10 9 8 7 6 5 4 3 2 1 0 OFOF DFDFIFIFTFTF SFSF ZFZFAFAFPFPFCFCFDFDF( (Direction FlagDirection Flag) )：方向标志位方向

24、标志位 控制串操作指令中地址指针变化方向，若在串操作指令中，控制串操作指令中地址指针变化方向，若在串操作指令中，DFDF0 0，地址指针自动增量，即由低地址向高地址进行串地址指针自动增量，即由低地址向高地址进行串操作；若操作；若DFDF1 1，地址指针自动减量，即由高地址向低地地址指针自动减量，即由高地址向低地址进行串操作。址进行串操作。 由由STDSTD指令可使指令可使DFDF标志位置标志位置“1”“1”，由，由CLDCLD指令可使指令可使DFDF标志位置标志位置“0”“0”。17:1417:1421212-2 8086CPU的引脚及其功能 概述：概述：概述：概述：1.1.808680868

25、088 CPU8088 CPU芯片芯片： 包括包括 1616条数据线、条数据线、2020条地址线（低条地址线（低1616位和数据位和数据线复用）、控制线、电源和地线。线复用）、控制线、电源和地线。 封装：封装：4040条引脚，双列直插式。条引脚，双列直插式。2.2.8086808680888088的工作模式：的工作模式： 最小模式最小模式（单机系统）：系统中所需要的控制信（单机系统）：系统中所需要的控制信号全部由号全部由80868086直接提供；直接提供； 最大模式最大模式（多处理机系统）：系统中所需要的（多处理机系统）：系统中所需要的控控控控制信号由总线控制器制信号由总线控制器制信号由总线控

26、制器制信号由总线控制器82888288提供提供提供提供。这样，。这样，24312431脚脚的的8 8条引脚在两种工作模式中具有不同的功能。条引脚在两种工作模式中具有不同的功能。 17:1417:142222通用寄存器组（8个16位寄存器）专用寄存器组ALUALUFLAGSFLAGS总线接口控制电路六字节指令队列2 2BHE/SBHE/S7 7A A1919/S/S6 6A A1616/S/S3 3ADAD15 15 ADAD0 0INTA RD WRINTA RD WRDT/R DEN ALEDT/R DEN ALETESTTESTINTRINTRNMINMIRQ / GTRQ / GTHOL

27、DHOLDHLDAHLDALOCKLOCKQSQS0 0 QS QS1 1S S2 2 S S1 1 S S0 03 3CLK RESET READY MN/MX GNDCLK RESET READY MN/MX GND指令执行单元指令执行单元总线接口单元总线接口单元8086CPU8086CPU内部功能块框图内部功能块框图17:1417:1423232-2 8086CPU的引脚及其功能 1.1.ADAD15 15 ADAD0 0 ( (Address Data Address Data BusBus) )1616条地址数据总线条地址数据总线条地址数据总线条地址数据总线分时复用分时复用分时复用分

28、时复用; ; ; ;三态三态三态三态; ; ; ;双向双向双向双向分时复用：分时复用：在总线周期在总线周期T T1 1状态，状态，A A1515AA0 0；在总线周期；在总线周期T T2 2TT4 4状态，状态，D D1515DD0 0；三态双向：三态双向：传送地址时三态输传送地址时三态输出，传送数据时三态双向输入出，传送数据时三态双向输入输出，在中断响应及系统总输出，在中断响应及系统总线线 保持响应保持响应 周期，高阻状周期，高阻状态。态。一、最小模式中的引脚定义一、最小模式中的引脚定义GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9

29、ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (

30、SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET80868086CPUCPU404039393838373736363535343433333232313130302929282827272626252524242323222221211 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202017:1417:1424242.A A1919/S/S6 6 A

31、 A1616/S/S3 3 ( (Address/StatusAddress/Status) )地址地址地址地址/ /状态线状态线状态线状态线在总线周期在总线周期T T1 1状态，状态，A A1919AA16 16 +A+A1515AA0 0地址地址 在总线周期在总线周期T T2 2TT4 4状态，状态，S S6 6SS3 3输出状态信息。输出状态信息。分时复用分时复用分时复用分时复用; ;三态三态三态三态; ;输出输出输出输出当系统总线处于当系统总线处于“ “保持响应保持响应” ”状态，状态，这些引脚被置成高阻状态。这些引脚被置成高阻状态。GNDGNDADAD1414ADAD1313ADAD

32、1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/

33、 IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET80868086CPUCPU404039393838373736363535343433333232313130302929282827272626252524242323222221211 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202017:14

34、17:142525S S4 4 S S3 3当前正在使用的段寄存器当前正在使用的段寄存器0 00 0ESES0 10 1SSSS1 01 0CS,CS,或不需要使用段寄存器或不需要使用段寄存器（I/OI/O，INTINT）1 11 1DSDSS S6 6=0=0，表明，表明80868086当前连在总线当前连在总线上；上；S S5 5=0=0，禁止一切可屏蔽中断；，禁止一切可屏蔽中断； S S5 5=1=1，允许可屏蔽中断；，允许可屏蔽中断； S S4 4S S3 3：指示当前正在使用哪一：指示当前正在使用哪一个段寄存器个段寄存器V VCCCCADAD1515ADAD1616/ S/ S3 3A

35、DAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET80868086CPUCPU40403

36、939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD2 2ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGND1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202017:1417:14262

37、6高高高高8 8位数据总线允许状态信号位数据总线允许状态信号位数据总线允许状态信号位数据总线允许状态信号三态三态三态三态; ; ; ;输出输出输出输出; ; ; ;低电平有效。低电平有效。低电平有效。低电平有效。3.BHEBHES S7 7( (Bus High EnableBus High EnableStatusStatus) ) 即即1616位数据传送时，在位数据传送时，在T T1 1状态，状态，用用BHEBHE指出高指出高8 8位数据总线上数据位数据总线上数据有效，用有效，用ADAD0 0地址线指出低地址线指出低8 8位数位数据线上数据有效。据线上数据有效。在在T T2 2T T4 4

38、状态，状态，S S7 7输出状态信息输出状态信息( (在在80868086芯片设计中，芯片设计中，S S7 7末赋于实末赋于实际意义际意义) )，在，在“ “保持响应保持响应” ”周期被周期被置成高阻状态。置成高阻状态。80868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3A

39、DAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE

40、 (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202017:1417:142727最小最小最小最小/ / / /最大工作模式选择信号；输入。最大工作模式选择信号；输入。最大工作模式选择信号；输入。最大工作模式选择信号；输入。 当当MN/MXMN/MX接接+5V+5V时：时：CPUCPU工作在最小模式，单处理工作在最小模式，单处理器系统，器系统，CPUCPU提供所有总线控制提供所有总线控制信

41、号；信号；当当MN/MXMN/MX接地时：接地时： CPU CPU工作在最大模式，工作在最大模式，CPUCPU的的S S2 2SS0 0提供给总线控制器提供给总线控制器82888288，由，由82888288产生总线控制信号，以产生总线控制信号，以支持构成多处理器系统。支持构成多处理器系统。4.MNMNMX MX ( Minimum( MinimumMaximum Maximum ) ) 80868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD

42、1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR

43、(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202017:1417:142828l l三态三态三态三态l l输出输出输出输出l l低电平有效低电平有效低电平有效低电平有效 5.RD (RD (ReadRead) ) 读

44、选通信号读选通信号读选通信号读选通信号允许允许CPUCPU读存储器或读存储器或I/OI/O端口，端口，由由M/IOM/IO信号区分读存储器或信号区分读存储器或I/OI/O端端口。口。在读总线周期的在读总线周期的T T2 2、T T3 3、T TWW状状态，态，RDRD为低电平。为低电平。在在“ “保持响应保持响应” ”周期，被置成周期，被置成高阻状态。高阻状态。 80868086CPUCPUV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ M

45、XMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADA

46、D1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGND1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202017:1417:14292980868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424

47、232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(R

48、Q/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020l l三态三态三态三态l l输出输出输出输出l l低电平有效低电平有效低电平有效低电平有效 6.WR (Write) WR

49、 (Write) 写选通信号写选通信号写选通信号写选通信号允许允许CPUCPU写存储器或写存储器或I/OI/O端口，端口，由由M/IOM/IO信号区分读存储器或信号区分读存储器或I/OI/O端口。端口。在写总线周期的在写总线周期的T T2 2、T T3 3、T TWW状态，状态，WRWR为低电平。为低电平。在在DMADMA方式，被置成高阻状方式，被置成高阻状态。态。 17:1417:14303080868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDA

50、DAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1)

51、)WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020存储器或存储器或存储器或存储器或I/OI/O端口控制信号端口控制信号端口控制信号端口控制信号 l l三态三态三态三态l l输出输出输出输出7.MMIO (IO

52、(MemoryMemoryInput and 0utputInput and 0utput) ) M/IOM/IO信号为高电平，信号为高电平，CPUCPU正在正在访问存储器；访问存储器；M/IOM/IO信号为低电平，信号为低电平，CPUCPU正在访问正在访问I/OI/O端口。端口。前一个总线周期的前一个总线周期的T T4 4本周期本周期的的T T4 4状态，状态，M/IOM/IO有效；在有效；在DMADMA方方式时，式时，M/IOM/IO为高阻状态。为高阻状态。 17:1417:14313180868086CPUCPU40403939383837373636353534343333323231

53、313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHO

54、LD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 9101011111212131314141515161617171818191920208.ALE ( ALE ( Address Latch Ena

55、bleAddress Latch Enable ) ) 地址锁存允许信号地址锁存允许信号地址锁存允许信号地址锁存允许信号l l输出输出输出输出l l高电平有效高电平有效高电平有效高电平有效 地址锁存器地址锁存器8282828282838283的片选的片选信号，在信号，在T T1 1状态，状态，ALE=1ALE=1，表示，表示锁存到锁存到8282/82838282/8283中。中。注意注意：ALEALE信号不能浮空。信号不能浮空。 17:1417:14323280868086CPUCPU4040393938383737363635353434333332323131303029292828272

56、7262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/G

57、T0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020l l三态三态l l输出输出l l低电平有效低电平有效 9.DEN DEN (Data(Data

58、 Enable)Enable)数据允许信号数据允许信号数据允许信号数据允许信号在最小模式系统中，用数据在最小模式系统中，用数据收发器收发器8286/82878286/8287增加数据增加数据驱动能力时，驱动能力时，DENDEN作数据收作数据收发器发器8286/82878286/8287的输出允许的输出允许信号，在信号，在DMADMA工作方式时，工作方式时，高阻状态。高阻状态。 17:1417:14333380868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GN

59、DGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT

60、1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020数据发送接收控制信号数据发送接收控制信号数据发送接收控制信号数据发送接收控制信号l l三态三态三态三态l l输出输出输出输出用来控制数据收发器用来控制

61、数据收发器8286/82878286/8287的数据传送方向。的数据传送方向。DT/RDT/R1 1时，时，CPUCPU发送数据，完发送数据，完成写操作；成写操作；DT/RDT/R0 0时，时，CPUCPU从外部接收数从外部接收数据，完成读操作。据，完成读操作。在在DMADMA方式时，被置成高阻状态。方式时，被置成高阻状态。10.DT / R (DT / R (Data TransmitData TransmitReceiveReceive) )17:1417:14343480868086CPUCPU40403939383837373636353534343333323231313030292

62、928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTH

63、OLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202011.READY ( READY ( ReadyReady ) ) 准备就绪信号

64、准备就绪信号l l输入输入输入输入l l高电平有效高电平有效高电平有效高电平有效 由存储器或由存储器或I/OI/O端口发来的响应端口发来的响应信号，表示外部设备已准备好可信号，表示外部设备已准备好可进行数据传送。进行数据传送。CPUCPU在每个总线周期的在每个总线周期的T T3 3状态检状态检测测READYREADY信号线，如果是低电信号线，如果是低电平，在平，在T T3 3状态结束后，状态结束后，CPUCPU插入插入一个或几个一个或几个T TWW等待状态，直到等待状态，直到READYREADY信号有效后，才进入信号有效后，才进入T T4 4状态，完成数据传达过程。状态，完成数据传达过程。17

65、:1417:14353580868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADA

66、D1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 910101111121

67、21313141415151616171718181919202012.RESET (RESET (ResetReset) ) 复位信号复位信号复位信号复位信号l l输入输入输入输入l l高电平有效高电平有效高电平有效高电平有效 CPUCPU接收到复位信号后，停止现行操作，接收到复位信号后，停止现行操作，并出始化段寄存器并出始化段寄存器DSDS、SSSS、ESES，标志标志寄存器寄存器PSWPSW，指令指针指令指针IPIP和指令队列，和指令队列，CS=0FFFFHCS=0FFFFH。RESETRESET信号至少保持信号至少保持4 4个个时钟周期以上的高电平。时钟周期以上的高电平。复位过程复位过

68、程复位过程复位过程：当它变为低电平时，：当它变为低电平时，CPUCPU执执行重启动过程，行重启动过程，8086/80888086/8088将从地址将从地址FFFF0HFFFF0H开始执行指令。通常在开始执行指令。通常在FFFF0HFFFF0H单元开始的几个单元中存放一条无条件单元开始的几个单元中存放一条无条件转移指令，将入口转到引导和装配程序转移指令，将入口转到引导和装配程序中，实现对系统的初始化，引导监控程中，实现对系统的初始化，引导监控程序或操作系统程序。序或操作系统程序。17:1417:14363680868086CPUCPU4040393938383737363635353434333

69、3323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ M

70、XRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202013.INTR (INTR (InterrupI

71、nterrup Request) Request) 可屏蔽中断请求信号可屏蔽中断请求信号可屏蔽中断请求信号可屏蔽中断请求信号l l输入输入输入输入l l电平触发电平触发电平触发电平触发( ( ( (或边沿触发或边沿触发或边沿触发或边沿触发) ) ) )l l高电平有效高电平有效高电平有效高电平有效当外设接口向当外设接口向CPUCPU发出中断申请发出中断申请时，时，INTRINTR信号变成高电平。信号变成高电平。CPUCPU在每条指令周期的最后一个时钟周在每条指令周期的最后一个时钟周期检测此信号，一旦检测到此信号期检测此信号，一旦检测到此信号有效，并且中断允许标志位有效，并且中断允许标志位IFI

72、F1 1时，时，CPUCPU在当前指令执行完后，转在当前指令执行完后，转入中断响应周期，读取外设接口的入中断响应周期，读取外设接口的中断类型码，然后在存储器的中断中断类型码，然后在存储器的中断向量表中找到中断服务程序的入口向量表中找到中断服务程序的入口地址，转入执行中断服务程序。地址，转入执行中断服务程序。17:1417:14373780868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111

73、ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO

74、(S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020中断响应信号中断响应信号中断响应信号中断响应信号l l输出输出输出输出l l低电平有效低电平有效低电平有效低电平有效 CPUCPU对外部发来的中断请求信号对外部发来的中断请求信号INTRINTR的响应信号。的响应信号。在中

75、断响应总线周期在中断响应总线周期T T2 2、T T3 3、T TWW状态，状态，CPUCPU发出两个发出两个INRAINRA负负脉冲，第一个负脉冲通知外设接脉冲，第一个负脉冲通知外设接口已响应它的中断请求，外设接口已响应它的中断请求，外设接口收到第二个负脉冲信号后，向口收到第二个负脉冲信号后，向数据总线上放中断类型号。数据总线上放中断类型号。 14. INTA (INTA (Interrupt Interrupt AcknowIedgeAcknowIedge) )17:1417:14383880868086CPUCPU4040393938383737363635353434333332323

76、1313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDH

77、OLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202015.NMI (NMI (NonNonMaskableMas

78、kable Interrupt Request Interrupt Request) )不可屏蔽中断请求信号不可屏蔽中断请求信号不可屏蔽中断请求信号不可屏蔽中断请求信号输入输入输入输入; ; ; ;边沿触发，正跳变有效边沿触发，正跳变有效边沿触发，正跳变有效边沿触发，正跳变有效 此类中断请求不受中断允许标此类中断请求不受中断允许标志位志位IFIF的影响，也不能用软件的影响，也不能用软件进行屏蔽。进行屏蔽。NMINMI引脚一旦收到一个正沿触引脚一旦收到一个正沿触发信号，在当前指令执行完后，发信号，在当前指令执行完后，自动引起类型自动引起类型2 2中断，转入执中断，转入执行类型行类型2 2中断处理

79、程序。中断处理程序。经常处理电源掉电等紧急情况。经常处理电源掉电等紧急情况。17:1417:14393980868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1

80、515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRES

81、ET1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020l l输入输入输入输入l l低电平有效低电平有效低电平有效低电平有效 16.TEST TEST ( (TestTest) ) 测试信号测试信号测试信号测试信号 在在CPUCPU执行执行WAITWAIT指令期间，指令期间，每隔每隔5 5个时钟周期对个时钟周期对TESTTEST引脚进引脚进行一次测试，若测试到行一次测试，若测试到TESTTEST为高为高电平，电平，CPUCPU处于空转等待状态；处于空转等待状态； 当测试到当测试到TESTTEST有效，空转

82、等有效，空转等待状态结束，待状态结束，CPUCPU继续执行被暂继续执行被暂停的指令。停的指令。WAITWAIT指令是用来使处指令是用来使处理器与外部硬件同步用的理器与外部硬件同步用的 。17:1417:14404080868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD

83、2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GT0)HOLD(RQ/GT0)HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0

84、 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202017.HOLD HOLD ( (Hold RequestHold Request) ) 总线保持请求信号总线保持请求信号总线保持请求信号总线保持请求信号l l输入输入输入输入l l高电平有效高电平有效高电平有效高电平有效 在最小模式系统中，表示其他在最小模式系统中，表示其他共享总线的部件向共享总线的部件向CPUCPU请求使请求使用总线，要求直接与

85、存储器传送用总线，要求直接与存储器传送数据。数据。 17:1417:14414180868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/

86、 S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GT1)HLDA(RQ/GT1)WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 4

87、5 56 67 78 89 91010111112121313141415151616171718181919202018.HLDA HLDA (Hold Acknowledge)(Hold Acknowledge)总线保持响应信号总线保持响应信号总线保持响应信号总线保持响应信号输出输出输出输出; ; ; ;高电平有效。高电平有效。高电平有效。高电平有效。 CPUCPU一旦测试到一旦测试到HOLDHOLD总线请求总线请求信号有效，如果信号有效，如果CPUCPU允许让出总允许让出总线，在当前总线周期结束时，于线，在当前总线周期结束时，于T T4 4状态发出状态发出HLDAHLDA信号，表示响应信

88、号，表示响应这一总线请求，并立即让出总线这一总线请求，并立即让出总线使用权，将三条总线置成高阻状使用权，将三条总线置成高阻状态。态。总线请求部件获得总线控制权后，总线请求部件获得总线控制权后，可进行可进行DMADMA数据传送，总线使用数据传送，总线使用完毕使完毕使HOLDHOLD无效。无效。CPUCPU才将才将HLDAHLDA置成低电平。置成低电平。CPUCPU再次获再次获得三条总线的使用权。得三条总线的使用权。 17:1417:14424280868086CPUCPU404039393838373736363535343433333232313130302929282827272626252

89、52424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )H

90、LDA(RQ/GTHLDA(RQ/GT1 1) )WR(LOCK)WR(LOCK)M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202019.CLK CLK ( ( ClockClock ) )时钟信号时钟信号时钟信号时钟信号输入输入由由82848

91、284时钟发生器产生，时钟发生器产生，8086CPU8086CPU使用的时钟频率，因使用的时钟频率，因芯片型号不同，时钟频率不同。芯片型号不同，时钟频率不同。80868086为为5MHz5MHz，8086-18086-1为为10MHz10MHz，8086-28086-2为为8MHz8MHz。 l lCPUCPU所需电源所需电源VccVcc+5V+5V。l lGNDGND为地线。为地线。 20. VccVcc ( +5V ) ( +5V )，GNDGND ( ( 地地地地 ) )17:1417:144343二、在最大模式中的引脚定义二、在最大模式中的引脚定义 1.S S2 2SS0 0 ( (B

92、usBus Cycle Status Cycle Status ) )总线周期状态信号总线周期状态信号总线周期状态信号总线周期状态信号在最大模式系统中，由在最大模式系统中，由CPUCPU传送给总线控制器传送给总线控制器82888288，82888288译码后产生相应的控制信号代替译码后产生相应的控制信号代替CPUCPU输出。输出。三态；输出三态；输出三态；输出三态；输出。 无源状态：无源状态：无源状态：无源状态：在总线周期的在总线周期的T T3 3、T TWW状态，并且状态，并且READYREADY信号信号为高电平时，为高电平时，S S2 2SS0 0全为高电平，此时一个总线操作过程要结全为高

93、电平，此时一个总线操作过程要结束，而新的总线周期还未开始，称为无源状态。束，而新的总线周期还未开始，称为无源状态。 S S2 2 S S1 1 S S0 0 作作 用用 S S2 2 S S1 1 S S0 0 作作 用用 0 0 0 0 0 0 发中断响应信号发中断响应信号 1 0 0 1 0 0取指令取指令 0 0 1 0 0 1读读I/OI/O端口端口 1 0 1 1 0 1读存储器读存储器 0 1 0 0 1 0写写I/OI/O端口端口 1 1 0 1 1 0写存储器写存储器 0 1 1 0 1 1暂停暂停 1 1 1 1 1 1无源状态无源状态17:1417:144444808680

94、86CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD

95、1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GTHOLD(RQ/GT0 0) )HLDA(RQ/GTHLDA(RQ/GT1 1) )WR(WR(LOCKLOCK) )M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 91010111112121313141415151616

96、1717181819192020l l三态三态三态三态l l输出输出输出输出l l低电平有效低电平有效低电平有效低电平有效 LOCKLOCK有效时，有效时，CPUCPU不允许外不允许外部其它总线主控者获得对总线的部其它总线主控者获得对总线的控制权。控制权。LOCKLOCK信号可由指令前信号可由指令前缀缀LOCKLOCK来设置来设置 ( (即在即在LOCKLOCK前缀前缀后面的一条指令执行期间，保持后面的一条指令执行期间，保持LOCKLOCK有效，封锁其它主控者使有效，封锁其它主控者使用总线，此条指令执行完，用总线，此条指令执行完，LOCKLOCK撤消撤消) )。2.LOCK LOCK ( (

97、Lock Lock ) )总线封锁信号总线封锁信号总线封锁信号总线封锁信号17:1417:14454580868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2ADAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD15

98、15ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GT0)HOLD(RQ/GT0)HLDA(RQ/GT1)HLDA(RQ/GT1)WR(WR(LOCKLOCK) )M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1

99、12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020总线请求信号输入总线请求允许信号输出总线请求信号输入总线请求允许信号输出总线请求信号输入总线请求允许信号输出总线请求信号输入总线请求允许信号输出l l双向双向l l低电平有效低电平有效 输入时表示其它主控者向输入时表示其它主控者向CPUCPU请求使用总线；输出时表示请求使用总线；输出时表示CPUCPU对总线请求的响应信号，两个引对总线请求的响应信号，两个引脚可以同时与两个主控者相连。脚可以同时与两个主控者相连。其中其中RQ/GTRQ/GT0 0比比RQ/GT

100、RQ/GT1 1有较高的有较高的优先权。优先权。 3.RQ/GTRQ/GT0 0、RQ/GTRQ/GT1 1 ( (Request/Grant Request/Grant ) )17:1417:14464680868086CPUCPU40403939383837373636353534343333323231313030292928282727262625252424232322222121GNDGNDADAD1414ADAD1313ADAD1212ADAD1111ADAD1010ADAD9 9ADAD8 8ADAD7 7ADAD6 6ADAD5 5ADAD4 4ADAD3 3ADAD2 2A

101、DAD1 1ADAD0 0NMINMIINTRINTRCLKCLKGNDGNDV VCCCCADAD1515ADAD1616/ S/ S3 3ADAD1717/ S/ S4 4ADAD1818/ S/ S5 5ADAD1919/ S/ S6 6BHE/ SBHE/ S7 7MN/ MXMN/ MXRDRDHOLD(RQ/GT0)HOLD(RQ/GT0)HLDA(RQ/GT1)HLDA(RQ/GT1)WR(WR(LOCKLOCK) )M/ IO (SM/ IO (S2 2) )DT/ R (SDT/ R (S1 1) )DEN (SDEN (S0 0) )ALE (QSALE (QS0 0) )

102、INTA (QSINTA (QS1 1) )TESTTESTREADYREADYRESETRESET1 12 23 34 45 56 67 78 89 910101111121213131414151516161717181819192020输出；高电平有效。输出；高电平有效。 4.QSQS0 0、QSQS1 1(Instruction Queue Status)(Instruction Queue Status) 指令队列状态信指令队列状态信指令队列状态信指令队列状态信号号号号用来指示用来指示CPUCPU中指令队列当前的中指令队列当前的状态，以便外部对状态，以便外部对8086/8088CPU

103、8086/8088CPU内部指令队列的动作跟踪。内部指令队列的动作跟踪。QSQS1 1 QS QS0 0 含含含含 义义义义 0 0 0 0无操作无操作 0 1 0 1从指令队列中取走第一个字节从指令队列中取走第一个字节 1 0 1 0队列已空队列已空 1 1 1 1从指令队列中取走后续字节从指令队列中取走后续字节QSQS1 1 、QSQS0 0编码的功能编码的功能编码的功能编码的功能17:1417:144747三、三、8088和和8086CPU的不同之处的不同之处 1.1.指令队列指令队列指令队列指令队列：80888088的指令队列长度是的指令队列长度是4 4个字节，指令队列中只要个字节，指

104、令队列中只要出现一个空闲字节时，出现一个空闲字节时，CPUCPU就会自动访问存储器，取指令来就会自动访问存储器，取指令来补充指今队列。补充指今队列。2.2.8088CPU8088CPU中，中，BIUBIU的总线控制电路与外部交换数据的的总线控制电路与外部交换数据的总线宽度总线宽度总线宽度总线宽度是是是是8 8 8 8位位位位，而，而EUEU的内部总线是的内部总线是1616位，这样，对位，这样，对1616位数的存储器位数的存储器读读/ /写操作要两个读写操作要两个读/ /写周期才可以完成。写周期才可以完成。3.3.8088CPU8088CPU外部数据总线只有外部数据总线只有8 8条，条，分时复用

105、的地址分时复用的地址分时复用的地址分时复用的地址/ / / /数据总线数据总线数据总线数据总线ADAD7 7ADAD0 0；而；而ADAD1515ADAD8 8成为仅传递地址信息的成为仅传递地址信息的A A1515AA8 8。4.4.80888088用用用用IO/MIO/M信号代替信号代替信号代替信号代替M/IOM/IO信号信号信号信号，IO/MIO/M低电平时选通存储器，低电平时选通存储器，高电平时选通高电平时选通I/OI/O接口。接口。5.5.80888088中，只能进行中，只能进行8 8位数据传输，位数据传输，BHEBHE信号不需要下，改为信号不需要下，改为SSSS0 0，与，与DT/R

106、DT/R、IO/MIO/M一起决定最小模式中的总线周期操作。一起决定最小模式中的总线周期操作。17:1417:144848 IO/M IO/M DT/R DT/R SS SS0 0 含含 义义 0 0 0 0 0 0取指令取指令 0 0 0 0 1 1读存储器读存储器 0 0 1 1 0 0写存储器写存储器 0 0 1 1 1 1无源状态无源状态 1 1 0 0 0 0发中断响应信号发中断响应信号 1 1 0 0 1 1读读I/OI/O端口端口 1 1 1 1 0 0写写I/OI/O端口端口 1 1 1 1 1 1暂停暂停8088CPU8088CPU中中IO/MIO/M、DT/RDT/R、SSSS0 0组合关系组合关系17:1417:144949待 续 ！8/5/202450