《ARM7体系结构(删减版).ppt》由会员分享，可在线阅读，更多相关《ARM7体系结构(删减版).ppt（19页珍藏版）》请在金锄头文库上搜索。
1、嵌入式系统及应用嵌入式系统及应用ARM7体系结构体系结构1、ARM简介简介2、ARM7TDMI3、ARM处理器状态处理器状态4、ARM处理器模式处理器模式5、ARM体系的存储系统体系的存储系统ARM7体系结构体系结构ARM简介简介ooRISC结构特性结构特性 RISCRISC是精简指令集计算机的缩写，其目标是设计是精简指令集计算机的缩写，其目标是设计是精简指令集计算机的缩写，其目标是设计是精简指令集计算机的缩写，其目标是设计出在高时钟频率下单周期执行，简单而有效的指令集。出在高时钟频率下单周期执行，简单而有效的指令集。出在高时钟频率下单周期执行，简单而有效的指令集。出在高时钟频率下单周期执行，
2、简单而有效的指令集。ARMARM内核采用内核采用内核采用内核采用RISCRISC体系结构，因此具有体系结构，因此具有体系结构，因此具有体系结构，因此具有RISCRISC的结构特的结构特的结构特的结构特点：点：点：点： 具有大量的通用存储器；具有大量的通用存储器；具有大量的通用存储器；具有大量的通用存储器； 独特的装载独特的装载独特的装载独特的装载/ /保存（保存（保存（保存（load-storeload-store）结构；）结构；）结构；）结构； 简单的寻址模式简单的寻址模式简单的寻址模式简单的寻址模式; ; 统一和固定长度的指令格式。统一和固定长度的指令格式。统一和固定长度的指令格式。统一和
3、固定长度的指令格式。2.1 ARM简介简介ooARM7系列简介系列简介 该系列包括该系列包括该系列包括该系列包括ARM7TDMIARM7TDMI、ARM7TDMI-SARM7TDMI-S、带有高速、带有高速、带有高速、带有高速缓存处理器宏单元的缓存处理器宏单元的缓存处理器宏单元的缓存处理器宏单元的ARM720TARM720T和扩充了和扩充了和扩充了和扩充了JazelleJazelle的的的的ARM7EJ-SARM7EJ-S。该系列处理器提供。该系列处理器提供。该系列处理器提供。该系列处理器提供Thumb 16Thumb 16位压缩指令位压缩指令位压缩指令位压缩指令集和集和集和集和Embeded
4、ICEEmbededICE软件调试方式，适用于更大规模的软件调试方式，适用于更大规模的软件调试方式，适用于更大规模的软件调试方式，适用于更大规模的SoCSoC设计中。设计中。设计中。设计中。 ARM7ARM7系列广泛应用于多媒体和嵌入式设备，包括系列广泛应用于多媒体和嵌入式设备，包括系列广泛应用于多媒体和嵌入式设备，包括系列广泛应用于多媒体和嵌入式设备，包括InternetInternet设备、网络和调制解调器设备，以及移动电话、设备、网络和调制解调器设备，以及移动电话、设备、网络和调制解调器设备，以及移动电话、设备、网络和调制解调器设备，以及移动电话、PDAPDA等无线设备。等无线设备。等无
5、线设备。等无线设备。简介简介 ARM7TDMI是基于是基于ARM体系结构体系结构V4版本的低端版本的低端ARM核。核。 其弥补了其弥补了ARM6很难很难在低于在低于5V电压下稳定工作的不足，还增加电压下稳定工作的不足，还增加了后缀所对应的功能：了后缀所对应的功能： 注意注意：“ARM核核”并非芯片，并非芯片，ARM核与其核与其它部件如它部件如RAM、ROM、片内外设组合在一、片内外设组合在一起才能构成现实的芯片。起才能构成现实的芯片。ARM7TDMI-S2.2 ARM7TDMI 支持高密度16位的Thumb指令集； 支持片上调试； 支持64位乘法； 支持EmbededICE观察硬件；ARM7T
6、DMI 的可综合（synthesizable）版本（软核），对应用工程师来说其编程模型与ARM7TDMI 一致；2.2 ARM7TDMIoo存储器的字与半字存储器的字与半字n n从偶数地址开始的连续从偶数地址开始的连续从偶数地址开始的连续从偶数地址开始的连续2 2个字节构成一个个字节构成一个个字节构成一个个字节构成一个半字半字半字半字; ;n n以能被以能被以能被以能被4 4整除的地址开始的连续整除的地址开始的连续整除的地址开始的连续整除的地址开始的连续4 4个字节构成一个个字节构成一个个字节构成一个个字节构成一个字字字字；n nARMARM指令的长度刚好是一个字，指令的长度刚好是一个字，指令
7、的长度刚好是一个字，指令的长度刚好是一个字，ThumbThumb指令的长度指令的长度指令的长度指令的长度 刚好是一个半字。刚好是一个半字。刚好是一个半字。刚好是一个半字。2.2 ARM7TDMI 如果一个数据是从偶地址开始的连续存储，那么它如果一个数据是从偶地址开始的连续存储，那么它如果一个数据是从偶地址开始的连续存储，那么它如果一个数据是从偶地址开始的连续存储，那么它就是就是就是就是半字对齐半字对齐半字对齐半字对齐，否则就是，否则就是，否则就是，否则就是非半字对齐非半字对齐非半字对齐非半字对齐； 如果一个数据是以能被如果一个数据是以能被如果一个数据是以能被如果一个数据是以能被4 4整除的地址
8、开始的连续存整除的地址开始的连续存整除的地址开始的连续存整除的地址开始的连续存储，那么它就是储，那么它就是储，那么它就是储，那么它就是字对齐字对齐字对齐字对齐，否则就是，否则就是，否则就是，否则就是非字对齐非字对齐非字对齐非字对齐。方式半字对齐字对齐地址0x40020x40040x40040x4008特征Bit0=0其他位为任意值Bit1=0,Bit0=0其他位为任意值oo存储器的存储方式存储器的存储方式 ARM处理器使用流水线来增加处理器指处理器使用流水线来增加处理器指令流的速度，这样可使几个操作同时进行，令流的速度，这样可使几个操作同时进行，并使处理和存储器系统连续操作，能提供并使处理和存
9、储器系统连续操作，能提供0.9MIPS/MHz的指令执行速度。的指令执行速度。 正常操作过程中，在执行一条指令的同时对下一条正常操作过程中，在执行一条指令的同时对下一条正常操作过程中，在执行一条指令的同时对下一条正常操作过程中，在执行一条指令的同时对下一条( ( ( (第二条第二条第二条第二条) ) ) )指令进行译码，并将第三条指令从存储器中取指令进行译码，并将第三条指令从存储器中取指令进行译码，并将第三条指令从存储器中取指令进行译码，并将第三条指令从存储器中取出。出。出。出。2.2 ARM7TDMIoo三级流水线三级流水线取指译码执行 处理指令并将结果写回寄存器识别将要被执行的指令从寄存器
10、装载一条指令 在在在在ARMARM状态下，流水线上各指令的地址为状态下，流水线上各指令的地址为状态下，流水线上各指令的地址为状态下，流水线上各指令的地址为 ARM7TDMIARM7TDMI的流的流的流的流水线分水线分水线分水线分3 3级，分别为：级，分别为：级，分别为：级，分别为：PCPC-4PC-8 从从ARM状态切换到状态切换到Thumb状态的程序代状态的程序代码如下：码如下：ARM指令集Thumb指令集CODE32LDRR0, =Lable+1BX R0CODE16Lable MOV R1, #12地址最低位为1，表示切换到Thumb状态跳转地址标号程序代码指令集关系执行完BX指令，处理
11、器切换到ARM状态，开始执行ARM指令 从从从从ThumbThumb状态切换到状态切换到状态切换到状态切换到ARMARM状态的程序代码如下：状态的程序代码如下：状态的程序代码如下：状态的程序代码如下：2.4 ARM处理器状态处理器状态oo状态切换的一个例子状态切换的一个例子地址最低位为0，表示切换到ARM状态 使用使用使用使用BXBX指令将指令将指令将指令将ARMARM内核的操作状态在内核的操作状态在内核的操作状态在内核的操作状态在ARMARM状态和状态和状态和状态和ThumbThumb状态之间进行切换。状态之间进行切换。状态之间进行切换。状态之间进行切换。ARM指令集Thumb指令集CODE
12、16LDR R0, =LableBX R0CODE32LableMOV R1, #10程序代码指令集关系执行完BX指令，处理器切换到ARM状态，开始执行ARM指令 这五种模式称为异常模式。它们除了可以通过程序切换进入外，这五种模式称为异常模式。它们除了可以通过程序切换进入外，这五种模式称为异常模式。它们除了可以通过程序切换进入外，这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特定的异常出现时，处理器进入相也可以由特定的异常进入。当特定的异常出现时，处理器进入相也可以由特定的异常进入。当特定的异常出现时，处理器进入相也可以由特定的异常进入。当特定的异常出现时，
13、处理器进入相应的模式。每种异常模式都有一些独立的寄存器，以避免异常退应的模式。每种异常模式都有一些独立的寄存器，以避免异常退应的模式。每种异常模式都有一些独立的寄存器，以避免异常退应的模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状态不可靠。出时用户模式的状态不可靠。出时用户模式的状态不可靠。出时用户模式的状态不可靠。 除用户模式外，其它模式均为除用户模式外，其它模式均为除用户模式外，其它模式均为除用户模式外，其它模式均为特权模式特权模式特权模式特权模式。ARMARM内部寄存器内部寄存器内部寄存器内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允许）特和一些片内外设
14、在硬件设计上只允许（或者可选为只允许）特和一些片内外设在硬件设计上只允许（或者可选为只允许）特和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。此外，特权模式可以自由的切换处理器模式，权模式下访问。此外，特权模式可以自由的切换处理器模式，权模式下访问。此外，特权模式可以自由的切换处理器模式，权模式下访问。此外，特权模式可以自由的切换处理器模式，而用户模式不能直接切换到别的模式。而用户模式不能直接切换到别的模式。而用户模式不能直接切换到别的模式。而用户模式不能直接切换到别的模式。 这两种模式都不能由异常进入，想要进入必须修改这两种模式都不能由异常进入，想要进入必须修改这两种模式
15、都不能由异常进入，想要进入必须修改这两种模式都不能由异常进入，想要进入必须修改CPSRCPSR，而且它们使用完全相同的寄存器组。，而且它们使用完全相同的寄存器组。，而且它们使用完全相同的寄存器组。，而且它们使用完全相同的寄存器组。系统模式系统模式系统模式系统模式是特权模式，是特权模式，是特权模式，是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄不受用户模式的限制。操作系统在该模式下访问用户模式的寄不受用户模式的限制。操作系统在该模式下访问用户模式的寄不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个存器就比较方便，而且
16、操作系统的一些特权任务可以使用这个存器就比较方便，而且操作系统的一些特权任务可以使用这个存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。模式访问一些受控的资源。模式访问一些受控的资源。模式访问一些受控的资源。 oo处理器模式处理器模式何时进入异常模式，具体规定如下：处理器复位之后进入管理模式，操作系统内核通常处于管理模式；当处理器访问存储器失败时，进入数据访问中止模式；当处理器遇到没有定义或不支持的指令时，进入未定义模式；中断模式与快速中断模式分别对ARM处理器2种不同级别的中断作出响应。2.9 ARM体系的存储系统体系的存储系统 ARMARM处处处处理理理理器器
17、器器采采采采用用用用冯冯冯冯 诺诺诺诺依依依依曼曼曼曼（Von Von NeumannNeumann）结结结结构构构构，指指指指令令令令、数数数数据据据据和和和和I/OI/O统统统统一一一一编编编编址址址址（即即即即存存存存在在在在同同同同一一一一个个个个空空空空间间间间）。只只只只有有有有装装装装载载载载、保保保保存存存存和和和和交交交交换换换换指指指指令令令令可可可可访访访访问问问问存储器中的数据。存储器中的数据。存储器中的数据。存储器中的数据。 ARMARM芯芯芯芯片片片片一一一一般般般般在在在在处处处处理理理理器器器器核核核核和和和和外外外外部部部部存存存存储储储储器器器器之之之之间间
18、间间有有有有一一一一个个个个存存存存储储储储器器器器管管管管理理理理部部部部件件件件将局部总线的信号和时序转换为现实的外部总线信号和时序。将局部总线的信号和时序转换为现实的外部总线信号和时序。将局部总线的信号和时序转换为现实的外部总线信号和时序。将局部总线的信号和时序转换为现实的外部总线信号和时序。ARM7处理器核存储器存储器管理器ARM7的规范定义了局部总线的信号和时序。各芯片生产厂商制定了自己的外部总线的信号和时序。2.9 ARM体系的存储系统oo地址空间地址空间 ARMARM结结结结构构构构使使使使用用用用单单单单个个个个平平平平面面面面的的的的2 23232个个个个8 8位位位位字字字
19、字节节节节地地地地址址址址空空空空间间间间。地地地地址址址址空空空空间间间间可可可可以以以以看看看看作作作作是是是是包包包包含含含含2 23030个个个个3232位位位位字字字字，或或或或2 23131个个个个1616位位位位半半半半字字字字。如如如如果果果果地地地地址址址址向向向向上上上上或或或或向向向向下下下下溢溢溢溢出出出出地地地地址址址址空空空空间间间间，通通通通常常常常会会会会发发发发生生生生翻转。翻转。翻转。翻转。 注注注注意意意意：如如如如果果果果在在在在取取取取指指指指操操操操作作作作时时时时地地地地址址址址发发发发生生生生溢溢溢溢出出出出，只只只只要要要要没没没没有执行预取的
20、无效指令，就不会导致异常。有执行预取的无效指令，就不会导致异常。有执行预取的无效指令，就不会导致异常。有执行预取的无效指令，就不会导致异常。2.9 ARM体系的存储系统体系的存储系统oo存储器格式存储器格式 小端存储模小端存储模小端存储模小端存储模式下，式下，式下，式下，0x123456780x12345678在在在在A A地址开始地址开始地址开始地址开始的一个字空间的一个字空间的一个字空间的一个字空间的存储；的存储；的存储；的存储； 10x120x340x560x78A+3A+2A+1A存储器oo存储器系统有两种映射机制：小端存储器系统：在小端格式中，数据的高字节存放在高地址中。存储器系统有
21、两种映射机制：小端存储器系统：在小端格式中，数据的高字节存放在高地址中。存储器系统有两种映射机制：小端存储器系统：在小端格式中，数据的高字节存放在高地址中。存储器系统有两种映射机制：小端存储器系统：在小端格式中，数据的高字节存放在高地址中。大端存储器系统：大端存储器系统：大端存储器系统：大端存储器系统： 在大端格式中，数据的高字节存放在低地址中。在大端格式中，数据的高字节存放在低地址中。在大端格式中，数据的高字节存放在低地址中。在大端格式中，数据的高字节存放在低地址中。A+3A+2A+1A存储器0x780x560x340x12 大端存储模大端存储模大端存储模大端存储模式下，式下，式下，式下，0
22、x123456780x12345678在在在在A A地址开始的地址开始的地址开始的地址开始的一个字空间的一个字空间的一个字空间的一个字空间的存储；存储；存储；存储； 22.9 ARM体系的存储系统体系的存储系统oo非对齐的存储器访问非对齐的存储器访问 ARMARM结结结结构构构构通通通通常常常常希希希希望望望望所所所所有有有有的的的的存存存存储储储储器器器器访访访访问问问问都都都都合合合合理理理理的的的的对对对对齐齐齐齐，具具具具体体体体来来来来说说说说就就就就是是是是字字字字访访访访问问问问的的的的地地地地址址址址通通通通常常常常是是是是字字字字对对对对齐齐齐齐的的的的，而而而而半半半半字字
23、字字访访访访问问问问使使使使用用用用的的的的地地地地址址址址是是是是半半半半字字字字对对对对齐齐齐齐的的的的。不不不不按按按按这这这这种种种种方方方方式式式式对对对对齐齐齐齐的的的的存存存存储储储储器访问称为器访问称为器访问称为器访问称为非对齐的存储器访问非对齐的存储器访问非对齐的存储器访问非对齐的存储器访问。n n 将将将将一一一一个个个个非非非非字字字字（半半半半字字字字）对对对对齐齐齐齐的的的的地地地地址址址址写写写写入入入入R15R15寄寄寄寄存存存存器器器器，将引起将引起将引起将引起非对齐的指令取指非对齐的指令取指非对齐的指令取指非对齐的指令取指；n n 在在在在一一一一个个个个非非非非字字字字（半半半半字字字字）对对对对齐齐齐齐的的的的地地地地址址址址读读读读写写写写一一一一个个个个字字字字（半字），将引起（半字），将引起（半字），将引起（半字），将引起非对齐的数据访问非对齐的数据访问非对齐的数据访问非对齐的数据访问。
