《电工技术课件：第13章 触发器和时序逻辑电路》由会员分享，可在线阅读，更多相关《电工技术课件：第13章 触发器和时序逻辑电路（77页珍藏版）》请在金锄头文库上搜索。
1、1第第13章章 触发器和时序逻辑电路触发器和时序逻辑电路13.1 双稳态触发器双稳态触发器13. 2时序逻辑电路时序逻辑电路13.3 555 555定时器及其应用定时器及其应用( (不要求不要求) )2基本要求基本要求1.掌握掌握掌握掌握 RSRS、JKJK、D D、T T 触发器的逻辑功能及不同结触发器的逻辑功能及不同结触发器的逻辑功能及不同结触发器的逻辑功能及不同结2. 构触发器的动作特点构触发器的动作特点构触发器的动作特点构触发器的动作特点; ;第13章 触发器和时序逻辑电路3. 3. 学会使用本章所介绍的各种集成电路学会使用本章所介绍的各种集成电路学会使用本章所介绍的各种集成电路学会使
2、用本章所介绍的各种集成电路; ; 2.2.2.2.掌握寄存器、移位寄存器、二进制计数器、十掌握寄存器、移位寄存器、二进制计数器、十掌握寄存器、移位寄存器、二进制计数器、十掌握寄存器、移位寄存器、二进制计数器、十 进制计数器的逻辑功能，会分析时序逻辑电路进制计数器的逻辑功能，会分析时序逻辑电路进制计数器的逻辑功能，会分析时序逻辑电路进制计数器的逻辑功能，会分析时序逻辑电路; ; ; ;3输出状态取决于输出状态取决于时序逻辑电路的特点：时序逻辑电路的特点： 双稳态触发器双稳态触发器双稳态触发器双稳态触发器，它是构成时序逻辑电路它是构成时序逻辑电路它是构成时序逻辑电路它是构成时序逻辑电路的基本逻辑的
3、基本逻辑的基本逻辑的基本逻辑单元。单元。单元。单元。时序逻辑电路：时序逻辑电路：时序逻辑电路：时序逻辑电路：具有存贮记忆功能具有存贮记忆功能具有存贮记忆功能具有存贮记忆功能的电路。的电路。的电路。的电路。当输入信号消失后，电路状态仍维持不变当输入信号消失后，电路状态仍维持不变当输入信号消失后，电路状态仍维持不变当输入信号消失后，电路状态仍维持不变。 原来状态原来状态当前输入当前输入413.1 双稳态触发器1. 1. 有有有有两个稳定状态两个稳定状态两个稳定状态两个稳定状态“0”态态态态和和“1”态态； 双稳态触发器：双稳态触发器：双稳态触发器：双稳态触发器： 是一种具有记忆功能是一种具有记忆功
4、能是一种具有记忆功能是一种具有记忆功能的逻辑单元电路，它能储存一的逻辑单元电路，它能储存一的逻辑单元电路，它能储存一的逻辑单元电路，它能储存一位二进制码。位二进制码。位二进制码。位二进制码。特点：特点：3.3.3.3.输入信号消失后，能保存输入信号消失后，能保存输入信号消失后，能保存输入信号消失后，能保存“0 0”或或“1 1”态，即态，即态，即态，即 具有记忆功能。具有记忆功能。具有记忆功能。具有记忆功能。2.2.能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成能根据输入信号将触发器置成“0 0 0 0”或或或或“1 1 1 1”态态态态；5&QQQQG1& G
5、2S SD DR RD D13.1.1 基本基本 RS 触发器触发器两互补输出端两互补输出端两输入端两输入端 正常情况下，两正常情况下，两正常情况下，两正常情况下，两输出端的状态保持输出端的状态保持输出端的状态保持输出端的状态保持相反。相反。相反。相反。 通常以通常以通常以通常以QQ端的逻端的逻端的逻端的逻辑电平表示触发器辑电平表示触发器辑电平表示触发器辑电平表示触发器的状态，即的状态，即的状态，即的状态，即 Q=1Q=1，称为，称为，称为，称为“ “1”1”态；态；态；态； Q=0Q=0，称为，称为，称为，称为“ “0”0”态。态。态。态。反馈线反馈线6触发器输出与输入的逻辑关系触发器输出与
6、输入的逻辑关系 ？100 01设触发器原态为设触发器原态为“1”态态翻转为翻转为“0”态态 (1) SD=1，RD = 01 10 01 10 0&QQQQG1& G2S SD DR RD D7设原态为设原态为“0”态态10 00 01 11 11 10触发器为触发器为“0”态态复位复位0 0 结论结论: 不论触发器原来为何不论触发器原来为何种状态，当种状态，当 时，将使触发器时，将使触发器置置“0”或或称为称为复位复位。&QQQQG1& G2S SD DR RD D (1) SD=1，RD = 080 01 1设原态为设原态为“0”态态0 01 11 11 10 00翻转为翻转为“1”态态(
7、2) SD=0，RD = 1&QQQQG1& G2S SD DR RD D9设原态为设原态为“1”态态01 11 10 00 00 01触发器为触发器为“1”态态置位置位1 1&QQQQG1&G2S SD DR RD D结论结论: 不论触发器原不论触发器原来为何种状态，来为何种状态，当当 时，时，将使触发器将使触发器置置“1”或称为或称为置位置位。(2) SD=0，RD = 1101 11 1设原态为设原态为“0”态态0 01 10 00 01 11保持保持“0”态态(3) SD=1，RD = 1&QQQQG1&G2S SD DR RD D11设原态为设原态为“1”态态11 11 10 00
8、00 011 1&QQG1&G2S SD DRD D结论结论: 当当 时，时，触发器触发器保持原来的保持原来的状态状态，即触发器具，即触发器具有保持、记忆功能有保持、记忆功能(3) SD=1，RD = 1保持保持“1”态态12110011(4) SD=0，RD = 0若若G1先翻转：先翻转： 触发器为触发器为“0”态态触发器为触发器为“1”态态若若G2先翻转：先翻转：结论结论: 当当 时，触发器两互补输时，触发器两互补输出端均为出端均为“1”，非，非触发器定义状态；触发器定义状态；&QQQQG1& G2S SD DR RD D不确定，禁止不确定，禁止13基本基本基本基本 RS RS 触发器状态
9、表触发器状态表触发器状态表触发器状态表逻辑符号逻辑符号R RD D(Reset Direct)-(Reset Direct)-直接置直接置直接置直接置“0”“0”端端端端( (复位端复位端复位端复位端) )S SD D(Set Direct)-(Set Direct)-直接置直接置直接置直接置“1”“1”端端端端( (置位端置位端置位端置位端) )QQSDRDSDRDQ1 0 0 置置00 1 1 置置11 1 不变不变 保持保持0 0 同时变同时变 1后不确定后不确定功能功能低电平有低电平有效效14不定不定不定不定设原态为设原态为“1”态态当当 SD, RD 撤去时，撤去时，触发器状态不定触
10、发器状态不定1513.1.2 时钟控制触发器（同步触发器）时钟控制触发器（同步触发器）基本基本RS触发器触发器时钟控制电路时钟控制电路& G4SR& G3CP& G1& G2SDRDQQ时钟脉冲时钟脉冲 触发器的翻转时刻受统一时钟脉冲的控制触发器的翻转时刻受统一时钟脉冲的控制1. 1. 钟控钟控钟控钟控RSRS触发器触发器触发器触发器16当当CP=0时：时：01111& G1& G2SDRDQQ& G4SR& G3CP S SD D，R RD D 为直接置为直接置为直接置为直接置 1 1置置置置 0 0 端，用于端，用于端，用于端，用于预置预置预置预置触发触发触发触发器的初始状态，器的初始状态
11、，器的初始状态，器的初始状态， 工作过程中处于工作过程中处于工作过程中处于工作过程中处于高电高电高电高电平平平平，对电路工作状态无，对电路工作状态无，对电路工作状态无，对电路工作状态无影响。影响。影响。影响。说明：说明：被封被封锁锁 R、S 输入状态不输入状态不起作用，触发器状态起作用，触发器状态不变不变171打开打开11打开打开打开打开 触发器的触发器的触发器的触发器的翻转翻转翻转翻转时刻时刻时刻时刻受受受受CPCP控制控制控制控制（CPCP高电平时翻高电平时翻高电平时翻高电平时翻转转转转），而触发器的，而触发器的，而触发器的，而触发器的状态状态状态状态由由由由R R、S S的状的状的状的状
12、态态态态决定。决定。决定。决定。& G1& G2SDRDQQ& G4SR& G3CP当当CP=1时：时： 触发器状态由触发器状态由R、S 输入状态决定。输入状态决定。18101(1) S=0, R=00011触发器保持原态触发器保持原态11& G1& G2SDRDQQ& G4SR& G3CP功能分析：功能分析：10(2) S = 0, R= 1触发器置触发器置“0”101900111触发器置触发器置“1”11&G1&G2SDRDQQ&G4SR&G3CP(4) S =1, R= 1 当时钟由当时钟由 1变变 0 后后触发器状态不定触发器状态不定010111若先翻若先翻若先翻若先翻若先翻若先翻若先
13、翻若先翻Q=1Q=0011(3) S =1, R= 01120QQn n时钟到来前触发器的状态时钟到来前触发器的状态时钟到来前触发器的状态时钟到来前触发器的状态Qn+1时钟到来后触发器的状态时钟到来后触发器的状态逻辑符号逻辑符号QQSRCPSDRDCPCP高电平时触发器状态由高电平时触发器状态由高电平时触发器状态由高电平时触发器状态由R R、S S确定确定确定确定CPSRQn+111100Qn111010复位复位111101置位置位11111不定不定/禁用禁用110Qn钟控钟控RS触发器状态表触发器状态表21例：例：例：例：画出钟控画出钟控画出钟控画出钟控 RS RS 触发器的输出波形触发器的
14、输出波形触发器的输出波形触发器的输出波形（设设原态为原态为“0”态）态）RSCP不定不定不定不定钟控钟控钟控钟控 RSRS状态表状态表状态表状态表 CP高电平高电平时触发时触发器状态由器状态由R、S确定确定Q0 0 SR0 1 01 0 11 1 不定不定Q1234220 将钟控将钟控RS触发器上增加两条反馈线触发器上增加两条反馈线2. JK触发器触发器JK&G2&G1&G4&G3SRCPCPJK Qn+1说明说明功能表功能表00100Q保持保持111计数计数0Q保持保持1010复位复位10011101 置位置位101110101 S SD D， R RD D 用于用于用于用于预置预置预置预置
15、触发器触发器触发器触发器的初始状态，触发器工作过的初始状态，触发器工作过的初始状态，触发器工作过的初始状态，触发器工作过程中应处于程中应处于程中应处于程中应处于高电平高电平高电平高电平0 1023逻辑符号逻辑符号CPQJKSDRDQ次态方程次态方程JK 触发器工作波形触发器工作波形(设初态为设初态为0 ) CPJKQ计数功能计数功能24 将钟控将钟控RS触发器上加触发器上加一条反馈线一条反馈线 3. D触发器触发器CPDQn+1说明说明100复位复位111置位置位0Q保持保持逻辑符号逻辑符号D S SD D， R RD D 用于用于用于用于预置预置预置预置触发器的触发器的触发器的触发器的初始状
16、态，触发器工作过程中初始状态，触发器工作过程中初始状态，触发器工作过程中初始状态，触发器工作过程中应处于应处于应处于应处于高电平高电平高电平高电平功能表功能表次态方程次态方程&G2&G1Q&G4&G3SRCP1001101100D CPQQ1025例：例：例：例：D D 触发器工作波形图触发器工作波形图触发器工作波形图触发器工作波形图 CPDQ上升沿触发翻转上升沿触发翻转上升沿触发翻转上升沿触发翻转26 可由可由D触发器转换触发器转换成成T触发器触发器 4. T触发器触发器CPTQn+1说明说明10Q保持保持11计数计数逻辑符号逻辑符号功能表功能表次态方程次态方程QCPC1S1DRT=1T C
17、PQQ27电位触发存在的问题：电位触发存在的问题：电位触发存在的问题：电位触发存在的问题： 时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。时钟脉冲期间触发器翻转一次以上。时钟脉冲期间触发器翻转一次以上。时钟脉冲期间触发器翻转一次以上。CPQ 若将若将 T 端固定接端固定接1，其逻辑功能？，其逻辑功能？ 是一种具有计数功是一种具有计数功能的触发器，称它为能的触发器，称它为T触发器。触发器。 则次态方程为：则次态方程为：2813.1.3
18、主从型主从型JK触发器触发器1.1.1.1.电路结构电路结构电路结构电路结构从触发器从触发器主触发器主触发器1 互补时钟互补时钟控制主、控制主、从触发器从触发器不能同时不能同时翻转翻转RS C从触发器从触发器QQQSDRD C主触发器主触发器JKCP2912. 工作原理工作原理主触发器主触发器打开打开打开打开 主触发器主触发器状态由状态由状态由状态由J J、KK决定，接收信决定，接收信决定，接收信决定，接收信号并暂存。号并暂存。号并暂存。号并暂存。从触发器封锁从触发器封锁从触发器封锁从触发器封锁 从触发器状态保从触发器状态保从触发器状态保从触发器状态保持不变。持不变。持不变。持不变。CP=1时
19、：时：CP1RS C从触发器从触发器QQQSDRD C主触发器主触发器JK3010 输出状态不受输入输出状态不受输入输出状态不受输入输出状态不受输入影响保持不变影响保持不变影响保持不变影响保持不变 从触发器的状态取决于从触发器的状态取决于从触发器的状态取决于从触发器的状态取决于主触发器，并保持主、从主触发器，并保持主、从主触发器，并保持主、从主触发器，并保持主、从状态一致，因此称之为主状态一致，因此称之为主状态一致，因此称之为主状态一致，因此称之为主从触发器。从触发器。从触发器。从触发器。从触发器打开从触发器打开从触发器打开从触发器打开主触发器封锁主触发器封锁CP101RS 从触发器从触发器Q
20、QQSDRD JKCP 主触发器主触发器CP由由1变为变为0后：后：3101注意：要求注意：要求CP高电平高电平期间期间J、K的状态保持不变。的状态保持不变。1RS 从触发器从触发器QQQSDRD JKCP 主触发器主触发器01CP总结：总结：1. CP1时：时：主触发器主触发器接收输入信号，从触发器接收输入信号，从触发器状态保持不变状态保持不变 2. CP下降沿下降沿( 由由1到到0 )：触发器翻转触发器翻转(主、从触发器主、从触发器状态一致状态一致)。3.CP0时：时：主触发器主触发器封锁封锁, J、K不起作用不起作用321RS 从触发器从触发器QQQSDRD JKCP 主触发器主触发器0
21、1CP010 JKJK触发器的逻辑触发器的逻辑触发器的逻辑触发器的逻辑功能分析：功能分析：功能分析：功能分析：(1)J=1, K=1 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态11 0110101001主从状主从状主从状主从状态一致态一致态一致态一致01状态状态不变不变状态状态不变不变333. JK3. JK触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能Q10 0 1 1 1 0 0Q 0 1 J K QJ K Q Qn+1 0 00 0 0 1 0 1 1 01 0 1 11 1 JKJK触发器状态表触发器状态表触发器状态表触发器状态表0 1 0 1 0
22、1 0 1 CPQJKSDRDQ下降沿触下降沿触发翻转发翻转逻辑符号逻辑符号 S SD D 、 R RD D为直接置为直接置为直接置为直接置 1 1、置、置、置、置 0 0 端，端，端，端，34主从型主从型主从型主从型JK 触发器工作波形触发器工作波形下降沿触发翻转下降沿触发翻转 CP高电平时，高电平时，主触发器状态由主触发器状态由J、K决定，从触发器决定，从触发器状态不变。状态不变。 CP下降沿下降沿( )触发器翻转触发器翻转(主、从触发主、从触发器状态一致）。器状态一致）。因此因此触发器不会触发器不会“空翻空翻”。CPJKQ3513. 1.5 触发器逻辑功能的转换触发器逻辑功能的转换1 1
23、） 将将将将JKJK触发器转换为触发器转换为触发器转换为触发器转换为 D D 触发器触发器触发器触发器当当当当J=DJ=D，K=DK=D时，时，时，时，两触发器状态相同两触发器状态相同两触发器状态相同两触发器状态相同D D触发器状态表触发器状态表触发器状态表触发器状态表D Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JKJK触发器状态表触发器状态表触发器状态表触发器状态表D1CPQJKSDRDQ下降沿下降沿触发翻转触发翻转362. 2. 将将将将JKJK触发器转换为触发器转换为触发器转换为触发器转换为 T T 触发器触发器触发器触发器T CPQJ K
24、SDRDQT T触发器状态表触发器状态表触发器状态表触发器状态表T T Q Qn+1n+1 0 01 1QQn nQQn nJ K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JKJK触发器状态表触发器状态表触发器状态表触发器状态表 当当当当J=KJ=K时，两触时，两触时，两触时，两触发器状态相同发器状态相同发器状态相同发器状态相同37将将将将 D D 触发器转换为触发器转换为触发器转换为触发器转换为 TT触发器触发器触发器触发器触发器仅具有计数功能触发器仅具有计数功能触发器仅具有计数功能触发器仅具有计数功能 CPQD= QD D触发器状态表触发器状态表触发器状态表触发器状态
25、表D Qn+1 0101CPQQD 即要求来一个即要求来一个即要求来一个即要求来一个CPCP，触发器，触发器，触发器，触发器就翻转一次。就翻转一次。就翻转一次。就翻转一次。013813.2时序逻辑电路时序逻辑电路13.2.1时序逻辑电路概述时序逻辑电路概述 时序逻辑电路的结构时序逻辑电路的结构组合电路组合电路存储电路存储电路Z1ZjY1YrQ1QrX1Xi输输入入信信号号输输出出信信号号存存储储电电路路的的输输入入输输出出状状态态逻辑电路中存在反馈，时序电路的输出由逻辑电路中存在反馈，时序电路的输出由电路的输入和电路原来的状态共同决定。电路的输入和电路原来的状态共同决定。3913.2.2 寄存
26、器寄存器 寄存器是数字系统常用的逻辑部件，它用来存放数寄存器是数字系统常用的逻辑部件，它用来存放数寄存器是数字系统常用的逻辑部件，它用来存放数寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只码或指令等。它由触发器和门电路组成。一个触发器只码或指令等。它由触发器和门电路组成。一个触发器只码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放能存放一位二进制数，存放能存放一位二进制数，存放能存放一位二进制数，存放 n n 位二进制时，要位二进制时，要位二进制时，要位二进制时，要 n n个触发个触发个触发个触发器。器。器。器。按功能分按功
27、能分数码寄存器数码寄存器数码寄存器数码寄存器移位寄存器移位寄存器移位寄存器移位寄存器40RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q31 数码寄存器数码寄存器仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能。 清零清零寄存指令寄存指令通常由通常由通常由通常由D D触发器或触发器或触发器或触发器或R-SR-S触发器组成触发器组成触发器组成触发器组成并行输入方式并行输入方式并行输入方式并行输入方式00001101寄存数码寄存数码寄存数码寄存数码1101触发器状态不变触发器状态不变412 移位寄存器移位寄存器不仅能不仅能不仅能不仅能寄存寄存寄存寄
28、存数码，还有数码，还有数码，还有数码，还有移位移位移位移位的功能。的功能。的功能。的功能。 所谓移位，就是每来一个移位脉冲，寄存器中所寄所谓移位，就是每来一个移位脉冲，寄存器中所寄所谓移位，就是每来一个移位脉冲，寄存器中所寄所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。存的数据就向左或向右顺序移动一位。存的数据就向左或向右顺序移动一位。存的数据就向左或向右顺序移动一位。按移位方式分类按移位方式分类按移位方式分类按移位方式分类单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器双向移位寄存器42寄存数码寄存数码寄存数码
29、寄存数码单向移位寄存器单向移位寄存器单向移位寄存器单向移位寄存器清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010010 010 011 1010 01101110 011 1QJKFF0Q1QJKFF2QJKFF1QJKFF3 数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，数据依次向左移动，称左移寄存器，输入方式为串行输入。输入方式为串行输入。输入方式为串行输入。输入方式为串行输入。QQQ从高位向低从高位向低位依次输入位依次输入数码输入数码输入431110 0010110011000输出输出再输入四个移位再输入四
30、个移位再输入四个移位再输入四个移位脉冲，脉冲，脉冲，脉冲，10111011由高由高由高由高位至低位位至低位位至低位位至低位依次从依次从依次从依次从Q Q3 3端输出。端输出。端输出。端输出。串行输出方式串行输出方式串行输出方式串行输出方式清零清零D10111QQ3Q1Q2RD101110 011 1QJKFF0Q1QJKFF2QJKFF2QJKFF3QQQ5移位脉冲移位脉冲786数码输入数码输入44左移寄存器波形图左移寄存器波形图12345678CP11110 011DQ0Q3Q2Q11110 0待存待存数据数据10111011存入寄存器存入寄存器存入寄存器存入寄存器0111从从从从Q Q3
31、3取出取出取出取出4513.2.3 计数器计数器 计数器是数字电路和计算机中广泛应用的一种逻辑部计数器是数字电路和计算机中广泛应用的一种逻辑部计数器是数字电路和计算机中广泛应用的一种逻辑部计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序件，可累计输入脉冲的个数，可用于定时、分频、时序件，可累计输入脉冲的个数，可用于定时、分频、时序件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。控制等。控制等。控制等。分类分类分类分类加法计数器加法计数器加法计数器加法计数器减法计数器减法计数器减法计数器减法计数器可逆计数器可逆计数器可逆计数器可逆计数器 (
32、(按计数功能按计数功能按计数功能按计数功能 ) )异步计数器异步计数器异步计数器异步计数器同步计数器同步计数器同步计数器同步计数器( (按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式按计数脉冲引入方式) ) 二二二二进制计数器进制计数器进制计数器进制计数器十十十十进制计数器进制计数器进制计数器进制计数器 N N 进制计数器进制计数器进制计数器进制计数器( (按计数制按计数制按计数制按计数制) )461 二进制计数器二进制计数器 按二进制的规律累计脉冲个数，它也是构成其它按二进制的规律累计脉冲个数，它也是构成其它按二进制的规律累计脉冲个数，它也是构成其它按二进制的规律累计脉冲个数，它也是
33、构成其它进制计数器的基础。要构成进制计数器的基础。要构成进制计数器的基础。要构成进制计数器的基础。要构成 n n位二进制计数器，需用位二进制计数器，需用位二进制计数器，需用位二进制计数器，需用 n n个具有计数功能的触发器。个具有计数功能的触发器。个具有计数功能的触发器。个具有计数功能的触发器。1). 1). 异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲异步计数器：计数脉冲C C不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器不是同时加到各位触发器。最低最低最低最低位触发器由计数脉
34、冲触发翻转，其他各位触发器有时需位触发器由计数脉冲触发翻转，其他各位触发器有时需位触发器由计数脉冲触发翻转，其他各位触发器有时需位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，由相邻低位触发器输出的进位脉冲来触发，由相邻低位触发器输出的进位脉冲来触发，由相邻低位触发器输出的进位脉冲来触发，因此各位触因此各位触因此各位触因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转发器状态变换的时间先后不一，只有在前级触发器翻转发器状态变换的时间先后不一，只有在前级触发器翻转发器状态变换的时间先后不一，只有在前级触发器翻转后后后后, , , ,后级触发器才能翻转
35、。后级触发器才能翻转。后级触发器才能翻转。后级触发器才能翻转。47 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(CP)二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表 从状态表可看出：从状态表可看出：从状态表可看出：从状态表可看出： 最低位触发器来最低位触发器来最低位触发器来最低位触发器来 一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转一个脉冲就翻转 一次，一次，一次，一次，每个触发每个触发每个触发每个触发 器由
36、器由器由器由 1 1变为变为变为变为 0 0 时，时，时，时， 要产生进位信号要产生进位信号要产生进位信号要产生进位信号, , 这个进位信号应这个进位信号应这个进位信号应这个进位信号应 使相邻的高位触使相邻的高位触使相邻的高位触使相邻的高位触 发器翻转。发器翻转。发器翻转。发器翻转。481010 当当当当J J、K K=1=1时，具有计数功能，每来一个时，具有计数功能，每来一个时，具有计数功能，每来一个时，具有计数功能，每来一个脉冲触发器就翻转一次脉冲触发器就翻转一次脉冲触发器就翻转一次脉冲触发器就翻转一次. .清零清零RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲计数
37、脉冲三位异步二进制加法计数器三位异步二进制加法计数器在电路图中在电路图中J、悬空表示悬空表示J、K=1下降沿下降沿下降沿下降沿触发翻转触发翻转触发翻转触发翻转每来一个每来一个每来一个每来一个CPCP翻转一次翻转一次翻转一次翻转一次 当相邻低位触发器当相邻低位触发器由由1变变 0 时翻转时翻转49异步二进制加法器工作波形异步二进制加法器工作波形2 2分频分频分频分频4 4分频分频分频分频8 8分频分频分频分频 每个触发器翻转的时间有先后，每个触发器翻转的时间有先后，与计数脉冲不同步与计数脉冲不同步 CP12345678 Q0Q1Q250用用用用D D触发器构成三位二进制异步加法器触发器构成三位二
38、进制异步加法器触发器构成三位二进制异步加法器触发器构成三位二进制异步加法器？2 2、若构成减法计数器、若构成减法计数器、若构成减法计数器、若构成减法计数器CPCP又如何连接？又如何连接？又如何连接？又如何连接？思考思考1、各触发器、各触发器CP应如何连接？应如何连接？各各各各D D触发器已接成触发器已接成触发器已接成触发器已接成T T 触发器，即具有计数功能触发器，即具有计数功能触发器，即具有计数功能触发器，即具有计数功能CP清零清零清零清零RDQDQQ0F0QDQQ1FF1QDQQ2FF2512). 同步二进制加法计数器同步二进制加法计数器异步二进制加法计数器线路联接简单。异步二进制加法计数
39、器线路联接简单。异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。同步计数器：同步计数器：同步计数器：同步计数器：计数脉冲同时接到各位触发器，各触发器计数脉冲同时接到各位触发器，各触发器计数脉冲同时接到各位触发器，各触发器计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。状态的变换与计数脉冲同步。状态的变换与计数脉冲同步。状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。同步计数器由于各触发
40、器同步翻转，因此工作速度快。同步计数器由于各触发器同步翻转，因此工作速度快。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。但接线较复杂。但接线较复杂。但接线较复杂。同步计数器组成原则同步计数器组成原则同步计数器组成原则同步计数器组成原则: : 根据翻转条件根据翻转条件根据翻转条件根据翻转条件, ,确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式确定触发器级间连接方式找出找出找出找出J J、K K输入端的联接方式。输入端的联接方式。输入端的联接方式。输入端的联接方式。52 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3
41、 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(CP)二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表二进制加法计数器状态表 从状态表可看出：从状态表可看出：从状态表可看出：从状态表可看出：最低位触发器最低位触发器最低位触发器最低位触发器FFFF0 0每每每每来一个脉冲就翻转来一个脉冲就翻转来一个脉冲就翻转来一个脉冲就翻转一次；一次；一次；一次；FFFF1 1：当：当：当：当Q Q0 0=1=1时，再时，再时，再时，再来一个脉冲则翻转来一个脉冲则翻转来一个脉冲则翻转来一个脉冲则翻转一次；一次；一次；一次；FFFF2 2：当
42、：当：当：当Q Q0 0= =Q Q1 1= 1= 1时，时，时，时，再来一个脉冲则翻转再来一个脉冲则翻转再来一个脉冲则翻转再来一个脉冲则翻转一次。一次。一次。一次。53计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0012345678 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 00 12345678计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0
43、 0 1 1 0 1 1 1 1 0 1 1 1 19 101112131415 16 0 0 0 0 0 四位四位二进制加法计数器的状态表二进制加法计数器的状态表54四位二进制同步加法计数器级间连接的逻辑关系四位二进制同步加法计数器级间连接的逻辑关系 由由由由J J、K K端逻辑表达式，可得出四位同步二进制计数器的端逻辑表达式，可得出四位同步二进制计数器的端逻辑表达式，可得出四位同步二进制计数器的端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。逻辑电路。逻辑电路。逻辑电路。 触发器翻转条件触发器翻转条件触发器翻转条件触发器翻转条件 J J、K K端逻辑表达式端逻辑表达式端逻辑表达式端逻辑
44、表达式J J、K K端逻辑表达式端逻辑表达式端逻辑表达式端逻辑表达式FF0每输入一每输入一C翻一次翻一次FF1FF2FF3J0 =K0 =1Q0 =1J1 =K1 = Q0Q1 = Q0 = 1J2 =K2 = Q1 Q0Q2 = Q1 = Q0 = 1J3 =K3= Q2 Q1 Q0J0 =K0 =1J1 =K1 = Q0J2 =K2 = Q1 Q0J3 =K3 = Q2 Q1 Q0（加法）（加法）（加法）（加法）（减法）（减法）（减法）（减法）55 计数脉冲同时加到各位触发器上，计数脉冲同时加到各位触发器上，当每个到来后当每个到来后触发器状态是否改变要看触发器状态是否改变要看J、K的状态。
45、的状态。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主从型由主从型 JK 触发器组成的同步四位二进制加法计数器触发器组成的同步四位二进制加法计数器 最低位触发器最低位触发器最低位触发器最低位触发器FFFF0 0每一个脉冲就翻每一个脉冲就翻每一个脉冲就翻每一个脉冲就翻转一次；转一次；转一次；转一次；FFFF1 1：当：当：当：当Q Q0 0=1=1时，时，时，时，再来一个脉冲则翻再来一个脉冲则翻再来一个脉冲则翻再来一个脉冲则翻转一次；转一次；转一次；转一次；FFFF2 2：当：当：当：当Q Q1 1= =Q Q0 0= 1= 1时，再来一个脉时，再来一个脉时，再来一个脉
46、时，再来一个脉冲则翻转一次。冲则翻转一次。冲则翻转一次。冲则翻转一次。FFFF3 3：当当Q2=Q1 = Q0=1 时再来一时再来一个时钟个时钟FFFF3 3翻转。翻转。56 74LS161型型四位同步二进制计数器四位同步二进制计数器(a) 外引线排列图；外引线排列图； (b) 逻辑符号逻辑符号A0A1A3A2UCC:16 GND:8EPETCPLDRD34561112131415Q0Q3Q1Q2RCO74LS161710291A01CP234RCO5A36EP7GND8911101213141516+UCC74LS161LDA1A2ETQ0Q3Q1Q2RD(a)(b)3)集成电路集成电路74
47、LS161型四位同步二进制计数器型四位同步二进制计数器5701111 1 10 0 RD CPEP ET 表表表表12.3.4 74LS16112.3.4 74LS161型型型型同步二进制计数器的同步二进制计数器的功能表功能表功能表功能表 0111LD输输输输 入入入入输输输输 出出出出Q3Q2Q1Q0A3A2A1A0 d3d2d1d0 d3d2d1d0计计 数数保保 持持 保保 持持 0 0 0 058 例例: :分析图示逻辑电路的逻辑功能分析图示逻辑电路的逻辑功能, ,说明其用处。说明其用处。 设初始状态为设初始状态为“ “000000” ”。RDQJKQQ0FF0QJKQQ1FF1QJK
48、QQ2FF2 CP计数脉冲计数脉冲59解：解：解：解：1. 1. 写出写出写出写出各触发器各触发器各触发器各触发器 J J、K K端和端和端和端和CPCP端的逻辑表达式端的逻辑表达式端的逻辑表达式端的逻辑表达式 CP0= CP K0 =1 J0 =Q2K1 =1 J1 =1CP1= Q0J2=Q0Q1K2 =1CP2= CP RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP计数脉冲计数脉冲60解：当解：当解：当解：当初始状态为初始状态为初始状态为初始状态为“ “000000” ”时，时，时，时， 各触发器各触发器各触发器各触发器J J、K K端和端和端和端和C C端的电平端的电
49、平端的电平端的电平为为为为 CP0= CP=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 CP1= Q0=0J2=Q0Q1=0K2 =1CP2= CP=0 RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2 CP计数脉冲计数脉冲61011111CPCPJ J2 2= =Q Q0 0Q Q1 1K K2 2 =1=1 J J1 1 = = K K1 1 =1=1K K0 0 =1=1 J J0 0 = =Q Q2 2Q Q2 2 Q Q1 1 Q Q0 0011111011111111111011101011111000010012010301141005000由表可知，经由
50、表可知，经由表可知，经由表可知，经5 5个脉冲循环一次，个脉冲循环一次，个脉冲循环一次，个脉冲循环一次，为五进制计数器。为五进制计数器。为五进制计数器。为五进制计数器。2.2.列写状态转换表，分析其状态转换过程列写状态转换表，分析其状态转换过程CP1= Q0 由于计数脉冲没有同时加到各位触发器上，所以为由于计数脉冲没有同时加到各位触发器上，所以为由于计数脉冲没有同时加到各位触发器上，所以为由于计数脉冲没有同时加到各位触发器上，所以为异异异异步计数器步计数器步计数器步计数器。62异步五进制计数器工作波形异步五进制计数器工作波形异步五进制计数器工作波形异步五进制计数器工作波形CP12345Q0Q1
51、Q2632 十进制计数器十进制计数器十进制计数器：十进制计数器：十进制计数器：十进制计数器： 计数规律：计数规律：计数规律：计数规律：“ “逢十进一逢十进一逢十进一逢十进一” ”。它是用。它是用。它是用。它是用四位二进制数四位二进制数四位二进制数四位二进制数表表表表示对应的示对应的示对应的示对应的十进制数十进制数十进制数十进制数，所以又称为二，所以又称为二，所以又称为二，所以又称为二- -十进制计数器。十进制计数器。十进制计数器。十进制计数器。 四位二进制可以表示十六种状态，为了表示十进制四位二进制可以表示十六种状态，为了表示十进制四位二进制可以表示十六种状态，为了表示十进制四位二进制可以表示
52、十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状数的十个状态，需要去掉六种状态，具体去掉哪六种状数的十个状态，需要去掉六种状态，具体去掉哪六种状数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用态，有不同的安排，这里仅介绍广泛使用态，有不同的安排，这里仅介绍广泛使用态，有不同的安排，这里仅介绍广泛使用 84218421编码的十编码的十编码的十编码的十进制计数器。进制计数器。进制计数器。进制计数器。1.同步同步十进制计数器十进制计数器十进制计数器十进制计数器64十进制加法计数器状态表十进制加法计数器状态表十进制加法计数器状态表十进制加法
53、计数器状态表二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(CP)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 00123456789065RDQJKQFF0QJKQFF1 CP计数脉冲计数脉冲QJKQFF2QJKQQ3FF3Q2Q1Q0十进制同步加法计数器十进制同步加法计数器十进制同步加法计数器十进制同步加法计数器66Q0Q1Q2Q3CP12345678910十进制计数器工作波形十进制计数器工作波形十进制计数器工作波形十进制计数器工作波形 常用常用7
54、4LS160型同步十进制加法计数器型同步十进制加法计数器, 其外引脚排其外引脚排列及功能表与列及功能表与74LS161型计数器相同。型计数器相同。672. 2. 异步十进制计数器异步十进制计数器异步十进制计数器异步十进制计数器(1) 74LS290(1) 74LS290型型型型二二二二- - - -五五五五- - - -十进制计数器十进制计数器十进制计数器十进制计数器Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF068逻辑功能及外引线排列逻辑功能及外引线排列110 10清零清零0000（1 1） R R
55、01 01 、 R R02 02 ： 置置置置“ “0 0” ”输入端输入端输入端输入端逻辑功能逻辑功能逻辑功能逻辑功能Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF069逻辑功能及外引线排列逻辑功能及外引线排列0置置“9”1100（1 1） S S91 91 、 S S92 92 ： 置置置置“ “9 9” ”输入端输入端输入端输入端逻辑功能逻辑功能逻辑功能逻辑功能 1 1 Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0Q
56、JKQFF070逻辑功能及外引线排列逻辑功能及外引线排列计数功能计数功能计数功能计数功能 0 011Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF071 0 011输入脉冲输入脉冲输出二进制输出二进制输入脉冲输入脉冲输出五进制输出五进制Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF072 0 011输入脉冲输入脉冲输出十进制输出十进制Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJ
57、KQFF3Q3RDRDRDSDSD CP1Q0QJKQFF07374LS29074LS290型计数器功能表型计数器功能表型计数器功能表型计数器功能表输输 入入输输 出出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为有任一为“0”有任一为有任一为“0”计数计数计数计数清零清零清零清零置置置置9 9 74输入计数输入计数脉冲脉冲84218421异步十进制计数器异步十进制计数器异步十进制计数器异步十进制计数器十分频输出十分频输出(进位输出进位输出)计数状态计数状态计数器输出计数器输出(2) 74LS290(2) 74LS290的应用的
58、应用的应用的应用S91N74LS290S92Q2Q1NUCCR01R02CP0CP1Q0Q3地地外引线排列图外引线排列图外引线排列图外引线排列图17814S92S91Q3Q0Q2Q1R01R02CP1CP075如何构成如何构成如何构成如何构成 N N进制计数器进制计数器进制计数器进制计数器 反馈置反馈置反馈置反馈置“ “0 0” ”法：法：法：法：当满足一定的条件时，利用计数器当满足一定的条件时，利用计数器当满足一定的条件时，利用计数器当满足一定的条件时，利用计数器的复位端强迫计数器清零的复位端强迫计数器清零的复位端强迫计数器清零的复位端强迫计数器清零, , 重新开始新一轮计数。重新开始新一轮
59、计数。重新开始新一轮计数。重新开始新一轮计数。 利用反馈置利用反馈置利用反馈置利用反馈置“ “0 0” ”法可用已有的计数器得出小于原进法可用已有的计数器得出小于原进法可用已有的计数器得出小于原进法可用已有的计数器得出小于原进制的计数器。制的计数器。制的计数器。制的计数器。 例：用一片例：用一片例：用一片例：用一片74LS29074LS290可构成十进制计数器，如将十进可构成十进制计数器，如将十进可构成十进制计数器，如将十进可构成十进制计数器，如将十进制计数器适当改接制计数器适当改接制计数器适当改接制计数器适当改接, , 利用其清零端进行反馈清零，则可得利用其清零端进行反馈清零，则可得利用其清
60、零端进行反馈清零，则可得利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。出十以内的任意进制计数器。出十以内的任意进制计数器。出十以内的任意进制计数器。761111六进制计数器六进制计数器六进制计数器六进制计数器S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数脉冲计数脉冲计数脉冲计数器清零计数器清零七进制计数器七进制计数器七进制计数器七进制计数器 当出现当出现当出现当出现 01100110（6 6）时，）时，）时，）时，应应应应立即使立即使立即使立即使计数器清零，重计数器清零，重计数器清零，重计数器清零，重新开始新一轮计数。新开始新一轮计数。新开始新一轮计数。新开始新一轮计数。 当出现当出现当出现当出现 0111(7)0111(7)时，时，时，时，计数器计数器计数器计数器立即立即立即立即清零，重新清零，重新清零，重新清零，重新开始新一轮计数。开始新一轮计数。开始新一轮计数。开始新一轮计数。S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数脉冲计数脉冲计数脉冲计数器清零计数器清零&.77 (2) (2) 反馈置数法反馈置数法反馈置数法反馈置数法
