基于DDS原理构建的函数发生器学习教案

上传人:cn****1 文档编号:570333053 上传时间:2024-08-03 格式:PPT 页数:23 大小:3.20MB
返回 下载 相关 举报
基于DDS原理构建的函数发生器学习教案_第1页
第1页 / 共23页
基于DDS原理构建的函数发生器学习教案_第2页
第2页 / 共23页
基于DDS原理构建的函数发生器学习教案_第3页
第3页 / 共23页
基于DDS原理构建的函数发生器学习教案_第4页
第4页 / 共23页
基于DDS原理构建的函数发生器学习教案_第5页
第5页 / 共23页
点击查看更多>>
资源描述

《基于DDS原理构建的函数发生器学习教案》由会员分享,可在线阅读,更多相关《基于DDS原理构建的函数发生器学习教案(23页珍藏版)》请在金锄头文库上搜索。

1、会计学1基于基于DDS原理构建原理构建(u jin)的函数发生器的函数发生器第一页,共23页。第2页利用利用利用利用(lyng) DDS (lyng) DDS (lyng) DDS (lyng) DDS 原理构建的函原理构建的函原理构建的函原理构建的函数发生器数发生器数发生器数发生器( DDS : Direct Digital Frequency Synthesis )( DDS : Direct Digital Frequency Synthesis ) 1 1、DDS DDS 与基于与基于 PLL PLL 的频率合成器相比具有简便、精确、快速、廉价和灵活等优点。的频率合成器相比具有简便、精

2、确、快速、廉价和灵活等优点。 2 2、DDS DDS 的基本工作原理:以数控振荡器的方式产生频率、相位可控制的任意函数波形。的基本工作原理:以数控振荡器的方式产生频率、相位可控制的任意函数波形。 3 3、DDS DDS 的基本组成:包括基准时钟、频率累加器、相位累加器、幅度的基本组成:包括基准时钟、频率累加器、相位累加器、幅度(fd) / (fd) / 相位转化器、相位转化器、D/AD/A转换器和低通滤波器等。转换器和低通滤波器等。概述概述概述概述(i (i (i (i sh)sh)sh)sh):第1页/共22页第二页,共23页。第3页基于基于基于基于 DDS DDS DDS DDS 原理原理

3、原理原理(yunl)(yunl)(yunl)(yunl)的的的的正弦波发生器框图正弦波发生器框图正弦波发生器框图正弦波发生器框图基本基本基本基本(jbn)(jbn)(jbn)(jbn)关系式:关系式:关系式:关系式:频率分辨率:频率分辨率:频率分辨率:频率分辨率:全加器全加器全加器全加器XXYYDACDAC寄存器寄存器寄存器寄存器波形波形波形波形(b xn)(b xn)(b xn)(b xn)数据数据数据数据存储器存储器存储器存储器时钟发生器时钟发生器时钟发生器时钟发生器控制逻辑控制逻辑控制逻辑控制逻辑频率基准频率基准频率基准频率基准FFclkclkFFoutout频率设定频率设定频率设定频率

4、设定第2页/共22页第三页,共23页。第4页波形数据访问示意波形数据访问示意波形数据访问示意波形数据访问示意YYXX此处地址此处地址此处地址此处地址(dzh)(dzh)(dzh)(dzh)溢出溢出溢出溢出波型取样波型取样波型取样波型取样(qyng)(qyng)(qyng)(qyng)点点点点maxmax第3页/共22页第四页,共23页。第5页DDSDDS有关有关有关有关(yugun)(yugun)计算公计算公计算公计算公式式式式 第4页/共22页第五页,共23页。第6页“串行进位串行进位串行进位串行进位(jnwi)” 2-Bit (jnwi)” 2-Bit 加加加加法器法器法器法器第5页/共2

5、2页第六页,共23页。第7页Module dds;Module dds;X=.x.;X=.x.;a0_1,a1_1,b0_1,b1_1,c1_i,z0_1,z1_1,c1_o pin;a0_1,a1_1,b0_1,b1_1,c1_i,z0_1,z1_1,c1_o pin;TEST_VECTORSTEST_VECTORS(c1_i,b1_1,b0_1,a1_1,a0_1-c1_o,z1_1,z0_1);(c1_i,b1_1,b0_1,a1_1,a0_1-c1_o,z1_1,z0_1);0,0,0,0,0-X,X,X;0,0,0,0,0-X,X,X;0,0,0,0,1-X,X,X;0,0,0,0,

6、1-X,X,X;0,0,0,1,0-X,X,X;0,0,0,1,0-X,X,X;0,0,0,1,1-X,X,X;0,0,0,1,1-X,X,X;0,0,1,0,0-X,X,X;0,0,1,0,0-X,X,X;0,0,1,0,1-X,X,X;0,0,1,0,1-X,X,X;0,0,1,1,0-X,X,X;0,0,1,1,0-X,X,X;1,1,0,1,0-X,X,X;1,1,0,1,0-X,X,X;1,1,0,1,1-X,X,X;1,1,0,1,1-X,X,X;1,1,1,0,0-X,X,X;1,1,1,0,0-X,X,X;1,1,1,0,1-X,X,X;1,1,1,0,1-X,X,X;1,1,

7、1,1,0-X,X,X;1,1,1,1,0-X,X,X;1,1,1,1,1-X,X,X;1,1,1,1,1-X,X,X;ENDEND“ “串行进位串行进位串行进位串行进位” ” 2-Bit2-Bit 加法加法加法加法器器器器时序仿真时序仿真时序仿真时序仿真第6页/共22页第七页,共23页。第8页Module dds;Module dds;c,X=.c.,.x.;c,X=.c.,.x.;a0_1,a1_1,z0_1,z1_1,clk pin;a0_1,a1_1,z0_1,z1_1,clk pin;TEST_VECTORSTEST_VECTORS(clk,a1_1,a0_1-(clk,a1_1,a

8、0_1-z1_1,z0_1);z1_1,z0_1);c,0,0-X,X;c,0,0-X,X;c,0,0-X,X;c,0,0-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;c,0,1-X,X;ENDEND2-Bit 2-Bit 累加器及其仿累加器及其仿累加器及其仿累加器及其仿真真真真(fn zhn)(fn zhn)第7页/共22页第八页,共23页。第9页具有具有具有具有(jyu)(jyu)强制复位和强制复位和强制复位

9、和强制复位和BFSKBFSK调制功能调制功能调制功能调制功能的的的的 “ “串行进位串行进位串行进位串行进位” 12-Bit ” 12-Bit 频率累加器频率累加器频率累加器频率累加器第8页/共22页第九页,共23页。第10 64K64K(8K88K8)电可擦除)电可擦除)电可擦除)电可擦除(EEPROMsEEPROMs)AT28c64AT28c64管脚及其管脚及其管脚及其管脚及其“读读读读”时序时序时序时序(sh x)(sh x)第9页/共22页第十页,共23页。第11 数字信号到模拟信号的转换数字信号到模拟信号的转换数字信号到模拟信号的转换数字信号到模拟信号的转换(zhunhun)(zhu

10、nhun) “ “权电流权电流权电流权电流” DAC” DAC基本原理基本原理基本原理基本原理IIRR=V=VREFREF / R / RIIRR / 2 / 211 IIRR / 2 / 222 IIR R / 2/ 288 Data =( 0Data =( 0255 )255 )1010bb00bb55bb66bb77IO第10页/共22页第十一页,共23页。第12 8-Bit8-Bit 数模转换器数模转换器数模转换器数模转换器DAC0832DAC0832DAC0832DAC0832第11页/共22页第十二页,共23页。第13 DAC0832 DAC0832 DAC0832 DAC0832

11、 单缓冲接法及其简化单缓冲接法及其简化单缓冲接法及其简化单缓冲接法及其简化(jinhu)(jinhu)(jinhu)(jinhu)时时时时序序序序VCC (+5V)VCC (+5V)片选片选片选片选 CSCS写入写入写入写入 WRWRDATADATACSCSWRWR第12页/共22页第十三页,共23页。第14 低通低通低通低通滤波器滤波器滤波器滤波器(LPFLPF)计算公式计算公式计算公式计算公式 + +RR11RR22CC11CC22第13页/共22页第十四页,共23页。第15 实际使用实际使用实际使用实际使用(shyng)(shyng)的三阶低的三阶低的三阶低的三阶低通滤波器通滤波器通滤波

12、器通滤波器第14页/共22页第十五页,共23页。LPFLPF频率特性频率特性频率特性频率特性 第第第第1616 第15页/共22页第十六页,共23页。LPFLPF频率特性频率特性频率特性频率特性 第第第第1717 第16页/共22页第十七页,共23页。第18 27-27-分频器分频器分频器分频器第17页/共22页第十八页,共23页。第19 基于基于基于基于 DDS DDS DDS DDS原理原理原理原理(yunl)(yunl)(yunl)(yunl)的的的的FM FM FM FM / PM / PM / PM / PM 调制器框图调制器框图调制器框图调制器框图波形波形波形波形(b xn)(b

13、xn)(b xn)(b xn)数据数据数据数据存储器存储器存储器存储器寄存器寄存器寄存器寄存器控制控制控制控制(kngzh)(kngzh)(kngzh)(kngzh)逻辑逻辑逻辑逻辑时钟发生器时钟发生器时钟发生器时钟发生器频率基准频率基准频率基准频率基准FFclkclkFFooffFFn+1n+1XXYYnn第18页/共22页第十九页,共23页。第20 一、技术指标(基本要求):一、技术指标(基本要求):一、技术指标(基本要求):一、技术指标(基本要求): 1 1 1 1、输出波形:正弦函数(、输出波形:正弦函数(、输出波形:正弦函数(、输出波形:正弦函数(5V/p-p5V/p-p5V/p-p

14、5V/p-p) 2 2 2 2、输出频率:、输出频率:、输出频率:、输出频率:100Hz100Hz100Hz100Hz100KHz100KHz100KHz100KHz 3 3 3 3、分辨率:、分辨率:、分辨率:、分辨率:100Hz100Hz100Hz100Hz 4 4 4 4、数字键盘设定:频率、数字键盘设定:频率、数字键盘设定:频率、数字键盘设定:频率 5 5 5 5、显示:频率、显示:频率、显示:频率、显示:频率二、技术指标(发挥提高二、技术指标(发挥提高二、技术指标(发挥提高二、技术指标(发挥提高(t go)(t go)(t go)(t go)) : 1 1 1 1、产生、产生、产生、

15、产生100Hz100Hz100Hz100Hz20KHz20KHz20KHz20KHz的三角波、方波、锯齿波的三角波、方波、锯齿波的三角波、方波、锯齿波的三角波、方波、锯齿波 (含(含(含(含5 55 5次谐波)次谐波)次谐波)次谐波) (5V/p-p5V/p-p5V/p-p5V/p-p) 2 2 2 2、数字键盘设定:频率、波形代码、数字键盘设定:频率、波形代码、数字键盘设定:频率、波形代码、数字键盘设定:频率、波形代码 3 3 3 3、显示:频率、波形、显示:频率、波形、显示:频率、波形、显示:频率、波形 4 4 4 4、如何优化系统,提高、如何优化系统,提高、如何优化系统,提高、如何优化系

16、统,提高(t go)(t go)(t go)(t go)综合性价比?综合性价比?综合性价比?综合性价比? 5 5 5 5、给出、给出、给出、给出BFSK BFSK BFSK BFSK 或或或或 BPSK BPSK BPSK BPSK 调制器的设计方案调制器的设计方案调制器的设计方案调制器的设计方案实验实验实验实验(shyn)(shyn)(shyn)(shyn)要求要求要求要求 第19页/共22页第二十页,共23页。第21 实验实验实验实验(shyn)(shyn)(shyn)(shyn)要求要求要求要求 系统基本系统基本系统基本系统基本(jbn)(jbn)(jbn)(jbn)要求结构:要求结构:

17、要求结构:要求结构: 显示显示显示显示键盘键盘键盘键盘MCUMCU频率数频率数频率数频率数DDSDDS输出输出输出输出波形波形波形波形数据数据数据数据ROMROMROMROM第20页/共22页第二十一页,共23页。第22 实验实验实验实验(shyn)(shyn)(shyn)(shyn)要求要求要求要求 系统发挥提高系统发挥提高系统发挥提高系统发挥提高(t go)(t go)(t go)(t go)结构:结构:结构:结构: 显示显示显示显示键盘键盘键盘键盘MCUMCU频率数频率数频率数频率数DDSDDS波形下载波形下载波形下载波形下载输出输出输出输出波形波形波形波形数据数据数据数据RAMRAM第21页/共22页第二十二页,共23页。内容(nirng)总结会计学。利用 DDS 原理构建的函数发生器。2、DDS 的基本工作原理:以数控振荡器的方式产生频率、相位可控制的任意函数波形。X=.x.。c,X=.c.,.x.。(clk,a1_1,a0_1-z1_1,z0_1)。c,0,1-X,X。“串行进位” 12-Bit 频率累加器。 “权电流” DAC基本原理。1、输出波形:正弦(zhngxin)函数(5V/p-p)。1、产生100Hz20KHz的三角波、方波、锯齿波第二十三页,共23页。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 研究生课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号