三章组合逻辑电路

上传人:s9****2 文档编号:570312307 上传时间:2024-08-03 格式:PPT 页数:65 大小:804.50KB
返回 下载 相关 举报
三章组合逻辑电路_第1页
第1页 / 共65页
三章组合逻辑电路_第2页
第2页 / 共65页
三章组合逻辑电路_第3页
第3页 / 共65页
三章组合逻辑电路_第4页
第4页 / 共65页
三章组合逻辑电路_第5页
第5页 / 共65页
点击查看更多>>
资源描述

《三章组合逻辑电路》由会员分享,可在线阅读,更多相关《三章组合逻辑电路(65页珍藏版)》请在金锄头文库上搜索。

1、第三章第三章 组合逻辑电路组合逻辑电路嘿岸丝蚜尔骄麓彪扛犯颗蔫旨袒咯察鹏氮夺菠冈拢路煎届堂贵贼彻号日咋三章组合逻辑电路三章组合逻辑电路学习要求:学习要求:了解组合逻辑电路的特点;熟练掌握组合电路分析和设计的基本方法;了解竞争、冒险的概念;掌握消除冒险的基本方法。埋妙钓千弃砚寄奠韩垢玛桨击争踏没奇紫绎柠吊闭冯秦话踌薯梧木哦周窖三章组合逻辑电路三章组合逻辑电路定义定义定义定义: : 如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关, 则称该电路为组合逻辑电路.组合逻辑电路需要讨论的两个基本问题是分析与设计.撼给托术馈嚷峰熙森靳群触颐粹老牛床倪蔷竟钵草证

2、柿注泼藏誉朝材魁明三章组合逻辑电路三章组合逻辑电路3.1 逻辑门电路的逻辑符号及外部特性逻辑门电路的逻辑符号及外部特性3.1.1 简单逻辑门电路简单逻辑门电路实现与、或、非三种基本运算的门电路称为简单门电路。FAB&(a)FAB1(b)FA1(c)高电平:5v 低电平:0v正逻辑:高电平用1表示,低电平用0表示。3.1.1冗蔬辊往招汤疡逃祖陪泽碉昏邹瓷帖蝎锚种瑟俄画当怠啮老慷煎蓬课驭研三章组合逻辑电路三章组合逻辑电路一、一、一、一、 与与与与 门门门门有两个或两个以上的输入端、一个输出端。上图(a)的逻辑表达式为FA BFAB& 二、二、二、二、 或或或或 门门门门有两个或两个以上的输入端,一

3、个输出端。上图(b)的逻辑表达式为FA +BFAB1 三、三、 非非 门门 只 有 一 个 输 入 端, 一个输出端。如右图的逻辑表达式为AF1戌沛抠粕凳奴恰太绳恫暗亲乡飘钒藩诅侥善撒浸绝舜狄垂姻虞秘耳哲鄙果三章组合逻辑电路三章组合逻辑电路3.1.2 复合逻辑门电路复合逻辑门电路复合门在逻辑功能上是简单逻辑门的组合,实际性能上有所提高。常用的复合门有与非门,或非门、与或非门和异或门等。FAB1(b)FAB&(a)FA1&BC D(c)FA=1(d)B股惦世露竟癣艳迂去兵技咐绘糕慢喻纹斯沉谊宪袍衔托猜饼烤竖鸽镊撮闻三章组合逻辑电路三章组合逻辑电路二、二、二、二、 或非或非或非或非 门门门门或非门

4、也是一种通用门。FAB1(b)一、一、一、一、 与非与非与非与非 门门门门使用与非门可以实现与、或、非3种基本运算, 并可构成任何逻辑电路, 故称为通用逻辑门。FAB&(a)盔核周墓犯掂呜彭扳泉瞩纳玩被养剩爷跪讣攀验席服粉衡匀颠廖里痰嵌栏三章组合逻辑电路三章组合逻辑电路FA=1(d)BFA=1(e)B“同或”运算用符号表示,逻辑表达式为:“异或”运算是一种特殊的逻辑运算, 用符号表示,逻辑表达式为:四、四、四、四、 异或异或异或异或 门门门门三、三、三、三、 与或非与或非与或非与或非 门门门门与或非门也是一种通用门。FA1&BC D(c)仟匈距卿挡翰疵圭湃碑胺映惕聊评亿驹屁坟鹤吵畸栏骏屈拾泛沽

5、岗迂沟淀三章组合逻辑电路三章组合逻辑电路3.2 逻辑函数的实现逻辑函数的实现 函数的表现形式和实际的逻辑电路之间有着对应的关系,而实际逻辑电路大量使用“与非”门、“或非”门、“与或非”门等。3.2.1 用用“与非与非”门实现逻辑函数门实现逻辑函数第一步 求出函数的最简“与或”表达式。第二步 将其变换成“与非与非”表达式。第三步 画出函数表达式对应的逻辑电路图。佑献躇肉懂别障兼贮肇库禽址蚌拎擂扰戴伶膳发法学兆盅垒攘顺汁瑞糟合三章组合逻辑电路三章组合逻辑电路例:用“与非”门实现逻辑函数 F(A,B,C,D)=ABC+ABC+BCD+BC解:第一步第一步:00 01 11 1000011110ABC

6、D1111111F=AB+BC+BD第二步:第二步:F=ABBCBD湍乖九欢颊烂南絮皇主洪哺跳志挫峦吴教星钢共讥站颂戒盼瘟果浸阉例囱三章组合逻辑电路三章组合逻辑电路第三步:第三步: 该电路是一个两级“与非”电路。 如不限制级数,该电路可进一步简化。F=AB+BC+BD=B(A+C+D)=BACD=BACDAFBC&BCD&F1&A&DCB躇褥盗臭古帅痢计剐着糊倘屡殿畦蹈踌帧挑箭赊郝拾目松个走韩覆借腹纪三章组合逻辑电路三章组合逻辑电路吉林大学远程教育课件(第十四讲第十四讲)主讲人主讲人 : 魏魏 达达 学学 时:时:48数 字 逻 辑掺织不调拂抬毁澎养耪滩笋性坏换略恩驻聚破蛊吸一山纷咖榨后釜窖左

7、肾三章组合逻辑电路三章组合逻辑电路3.2.2 用用“或非或非”门实现逻辑函数门实现逻辑函数第一步 求出函数的最简“或与”表达式。第二步 将其变换成“或非或非”表达式。第三步 画出函数表达式对应的逻辑电路图。例:用“或非”门实现逻辑电路。F(A,B,C,D)=CD+ACD+ABD+ACD解: 第一步第一步:F=AC+ADF=F=(A+C)(A+D)00 01 11 1000011110ABCD0000000011111111故踪本死服腺吐渭翼诞哦鼓起弦圃厦疥创敷荒误獭赞狂坤悠当寓汾炒暖限三章组合逻辑电路三章组合逻辑电路第二步:第二步:F=(A+C)(A+D) =(A+C)+(A+D)第三步:第三

8、步:F1AC1AD1盖胡拐待喷窟母刘瞒囱赡拱要罢惜屹处涎可锐增遗瞎铭恫唾惫梆订抄耪吠三章组合逻辑电路三章组合逻辑电路3.2.3 用用“异或非异或非”门实现逻辑函数门实现逻辑函数第一步 求出函数的最简“与或”表达式。第二步 将其变换成“与或非”表达式。第三步 画出函数表达式对应的逻辑电路图。例:用“与或非”门实现逻辑电路。F(A,B,C,D)=m(1,3,4,5,6,7,12,14)解:第一步第一步:00 01 11 1000011110ABCD0000000011111111第二步:第二步:F(A,B,C,D)=AD+BDF(A,B,C,D)=AD+BDFA1&BDD第三步:第三步:雨扑馒模脊

9、擎鸟抠颧口礁骑铲浇轿悸膛谩摔枚虽婚使伎涛耐敦递稿恳谴祟三章组合逻辑电路三章组合逻辑电路3.2.4 用用“异或异或”门实现逻辑函数门实现逻辑函数第一步 求出函数的最简形式。第二步 将其变换成“异或”表达式。第三步 画出函数表达式对应的逻辑电路图。例:用异或门实现逻辑电路。F(A,B,C,D)=m(1,2,4,7,8,11,13,14)解: 第一步第一步:00 01 11 1000011110ABCD0000000011111111 由卡诺图可知该逻辑函数已不能化简。址杯灸宰钳遮朱峨龋邱诛翻桂消生赏蓖腥贡至蛆印视巳瀑灾阮椰蝉友蛆蛰三章组合逻辑电路三章组合逻辑电路第二步:第二步:F=ABCD+ABC

10、D+ABCD+ABCD+ ABCD+ABCD+ABCD+ABCD=AB(CD+CD)+AB(CD+CD)+ AB(CD+CD)+AB(CD+CD)=(CD+CD)(AB+AB)+(CD+CD)(AB+AB)=(A B)(C D)+(A B)(C D)=(A B)(C D)+(A B)(C D)=(A B) (C D) = A B C D第三步:第三步:FA=1B=1=1CD乃俏足剖卜孩毡裸睹坤报掖肉纠皇屋案么执领碧媚起敷帘镜碰鞘悄一慷盾三章组合逻辑电路三章组合逻辑电路3.3 组合逻辑电路的分析组合逻辑电路的分析分析的任务分析的任务分析的任务分析的任务:根据给定的组合电路,写出逻辑函数表达式,并

11、以此来描述它的逻辑功能,确定输入与输出的关系,必要时对其设计的合理性进行评定。分析的一般步骤:分析的一般步骤:分析的一般步骤:分析的一般步骤:第一步:第一步:第一步:第一步:写出给定组合电路的逻辑函数表达式;第二步:第二步:第二步:第二步:化简逻辑函数表达式;第三步:第三步:第三步:第三步:根据化简的结果列出真值表;第四步:第四步:第四步:第四步:功能评述。3.3捷颜习弃端岔主咸科腺梳括嫉艺锑襟蔡设李喝厘版溉拷讶革涝遁圭棺肌刮三章组合逻辑电路三章组合逻辑电路解:解:化简:1ACBACFP1P2P3P4B&例例1:分析下图给定的组合电路。&1ACB1F幢蜗唬闭的辐酸音颜突卵滦积培轻雌靡嗓属办枯摔

12、蕉钟勇玩蝴柏谈附媚咨三章组合逻辑电路三章组合逻辑电路列出真值表功能评述由真值可知, 当A、B、C取相同值时, F为1, 否则F为0。所以该电路是一个“一致性判定电路。A B CF0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 11弘涟差锅砒灶亚锭炳系漳狄膜记算肌史显想氓错防脖尉抄恍氰聂束桑念桂三章组合逻辑电路三章组合逻辑电路例例2:分析下图给定的组合电路。=1ACBACFP2P3P4B&P1P5P6BC111解:一:写出逻辑表达式P1 = A + BP2 = A + CP3 = B CP4 = B + CP5 = P1P2 = (A + B)(A +

13、 C)P6 = P3P4 = (B C)(B + C) F = P5P6 =(A + B)(A + C)(B C)(B + C)密扳撕晰遮自峭设南垣吃穿师茸蒋另简喻盐钒燎击寓椰酞误讥霹镊避拾汝三章组合逻辑电路三章组合逻辑电路二:化简F=(A + B)(A + C)(B C)(B + C) =(A + B)(A + C)(BC + BC)(B + C)=(AB + A + C)(BC + BC)(B +C) =(B + A + C)(BC + BC)(B +C)=(BC + BC)(B +C)=BC + BC=B CA B CF0 0 000 0 110 1 010 1 101 0 001 0

14、111 1 011 1 10三:列出逻辑函数的真值表四:逻辑问题评述 等效逻辑电路略。繁恒清栅肩肃撼奋肺曳吭霉禁丽琳霉闲玩委毗跺浦掘司颓帘寄扣恕扣迹如三章组合逻辑电路三章组合逻辑电路吉林大学远程教育课件(第十五讲第十五讲)主讲人主讲人 : 魏魏 达达 学学 时:时:48数 字 逻 辑掳悦认链经娇冷籽轧便优全瑟压沪澜务拟净蒜当添贴挛措三憎皑旗萄时越三章组合逻辑电路三章组合逻辑电路3.4 组合逻辑电路的设计组合逻辑电路的设计设计任务:设计任务:根据给定要求的文字描述或逻辑函数,在特定条件下,找出用最少的逻辑门来实现给定逻辑功能的方案,并画出逻辑电路图。设计的一般步骤:设计的一般步骤:设计的一般步骤

15、:设计的一般步骤:第一步第一步第一步第一步:根据逻辑要求建立真值表;第二步:第二步:第二步:第二步:根据真值表写出逻辑函数的最小项之和表达式;第三步:第三步:第三步:第三步:化简并转换为适当的形式;第四步:第四步:第四步:第四步:根据表达式画出逻辑电路图;3.4肾敦哨欢逆超冯铝骸颊漓栗挑玉堤沤坡睡氨宋靴纂势舔陆托泥里霉溢淌肠三章组合逻辑电路三章组合逻辑电路例1:假设有两个正整数,每个都由两位二进制数组成用X=x1x2,Y=y1y2表示,要求用“与非”门设计一个判别XY的逻辑电路。解:第一步 建立真值表x1 y1 x2 y2 F1 0 d d0 0 1 01 1 1 01 1 1第二步 写出逻辑

16、表 达式F(x1,y1,x2,y2)=x1y1+x1y1x2y2+x1y1x2y2第三步 化简x1y100 01 11 1000011110x2y20001000110010110F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y23.4.1 单输出组合电路设计单输出组合电路设计谷予率鹰振策左犹华叮纯杖传叉西水错靳昨揖排顾煎社戴降易慎猛柿经护三章组合逻辑电路三章组合逻辑电路第四步 画出逻辑电路图F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2F(x1,y1,x2,y2)=x1y1y1x2y2x1x2y2x1Fx1&x2y1&y2饿疟鳃寐柜缅承茨镁绅仆辉非滦貉掌闯

17、浩诽栋笼住出悬竞姚纳裸绳俺命冲三章组合逻辑电路三章组合逻辑电路例2:用与非门设计一个三变量多数表决电路。解:解:第一步第一步第一步第一步:建立真值表; 输入即表达者, 共有3个, 分别用A、B、C表示, 并设“同意”为1,“反对”为0。 输出即决议是否通过, 用F表示, 并设通过为1, 否决为0。A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11胳祁晨姜斤湍凶咕盯筐踏萧镇淑鉴纹著神阳苇洲粪证磅罢沏狈桨斑佣守掀三章组合逻辑电路三章组合逻辑电路第二步:第二步:第二步:第二步:写出最小项之和表达式;第三步:第三步:第三步:第三步:化简并转换成

18、适当形式;第四步:第四步:第四步:第四步:画出逻辑图。100 01 11 1001ABC111&ACBF&F(A, B, C)=m(3, 5, 6, 7)F(A, B, C)=AB+AC+BC=AB+AC+BC =ABAC BC部荔张禄构应椰挣谚玩茎惧翘也坝媚议擒僧周臣玛炯剪威眶姚保轴晃呕烩三章组合逻辑电路三章组合逻辑电路例3:用与非门设计一位数制范围指示器,十进制数用8421BCD码表示,当输入大于5时,电路输出为1,否则为0。解: 第一步 建立真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11

19、 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A B C D F0000011111dddddd8421BCD码只利用了十种组合,还冗余六种组合。柜卷珊串评旭作赡拈足校圃铜硅咳殖慢凝绸劲饱味盛卯骏育龄恋碱逞甭彤三章组合逻辑电路三章组合逻辑电路00 01 11 1000011110ABCDdd11001dd10001dd第二步 写出逻辑表达式第三步 化简F(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)F(A,B,C,D)=A+BD+BC元撒光发短镭没潞俏叠沈余椭尾满送痈除击瓦绸豫彬噶佩叁雪偿根哆铡拼三章组合逻辑电路三章组

20、合逻辑电路第四步 画出逻辑电路图AFB1&C&DF(A,B,C,D)=A + BD + BC=ABDBC惋煤普四贺啄粱弱峙彩戏屯驯虾浴浆壁闪享绣萨硅烟盛话房莆蚁矗琅稳赂三章组合逻辑电路三章组合逻辑电路吉林大学远程教育课件(第十六讲第十六讲)主讲人主讲人 : 魏魏 达达 学学 时:时:48数 字 逻 辑攫念锯畸薄囚冠霄庆宙佩椰锡裤堂腰顾入富种坚奖轧踢踞豁酿擒啄才假恨三章组合逻辑电路三章组合逻辑电路例4:设计一个四位二进制码奇偶位发生器和奇偶检测器。解:第一步 建立真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01

21、 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B8 B4 B2 B1 P0110100110010110 奇偶位发生器四位二进制码用B8、B4、B2、B1表示,输出的奇偶位用P表示,采用偶校验偶校验原则。哮朔吠总屯噪诛沈救叔结呻筏温桐通烩憨饵鼎矽郝坊衬唤夹绢要货帛誊赞三章组合逻辑电路三章组合逻辑电路00 01 11 1000011110B8B4B2B10000000011111111第二步 写出逻辑表达式第三步 化简P(B8,B4,B2,B1)=m(1,2,4,7,8,11,13,14)P(B8,B4,B2,B1)= B8 B4 B2 B1聚俊

22、螺惠傈髓嚎渝嫂玖毗捂萍斯像轴稼窑认绥畏翘斑贮樟愈啄让肄炉郑以三章组合逻辑电路三章组合逻辑电路第四步 画出逻辑电路图PB8=1B4=1=1B2B1奇偶检测器:B8F=1B4=1=1B2B1=1P奇偶检测器的输出为F。阿逻吗串扣羌澜挑姐缴注缩孜符庇襄荆隆讣末规颇锌赵罩懈耸讫秸戍十打三章组合逻辑电路三章组合逻辑电路3.4.2 多输出组合电路设计多输出组合电路设计例例1:设计一个一位半加器解:第一步:第一步:第一步:第一步:建立真值表 要完成一位“被加数”与“加数”两者相加,要产生“本位和”及向高位的“进位”,因此该电路有2个输入,2个输出。 设“被加数”,“加数” 分别为A和B; “本位和”与向高位

23、的“进位”分别为SH和 CH。羊耘唁衰贩贩陆尺栖蓖桃摈挛溯茸联舍霹勒痰予蔡嚎蘑隆浚摧到瑶章保邻三章组合逻辑电路三章组合逻辑电路 A BSH CH 0 00 0 0 11 0 1 01 0 1 10 1第二步:第二步:第二步:第二步:写出最小项之表达式;SH = AB +ABCH = AB些汝委骸皂曲轮尸诌粉菲座欧辞闪否剿时体航湍醇渤压届棵鸯狼驰挂瘪局三章组合逻辑电路三章组合逻辑电路第三步:第三步:第三步:第三步:化简:0 00 1 0 1 01ABCH0 11 0 0 1 01ABSH由卡诺图可知,已最简。第四步:第四步:第四步:第四步:画出电路图假设只提供原变量,而不提供反变量,用与非门实现

24、该电路。射娶韵婪荔宇汇绽筐愁猪耙备畅娩后耙柿穷斤刊蛀肇磁琐党显软泰纵谰吾三章组合逻辑电路三章组合逻辑电路1)SH=AB+AB=AB2)SH=AB+ABCH=ABCH=AB1BSHA&CH&BSHA=11CH&ABSCCO=AB+BB+AB+AA=A(A+B)+B(A+B)=AABBAB逻辑符号:取虚必沃姆领谣人碘雷铅此责上堰哩篮谨卫姜抵擞挫洲靡配员凑用页展甜三章组合逻辑电路三章组合逻辑电路例例2:设计一个一位全加器 要完成一位被加数与加数及低位送来的进位三者相加,产生本位和及向高位的进位,因此该电路有3个输入,2个输出。 设“被加数”,“加数”和低位来的进位分别为Ai, Bi, Ci-1, 本

25、位和与向高位的进位分别为Si, Ci.纂差葡拂趣煌蔫胯倒锐队足割鱼尤纹谚现在扬掀蛛吱说渍信獭端呀孺认辈三章组合逻辑电路三章组合逻辑电路Ai Bi Ci-1Si Ci 0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1舷法慕恒些骚侵炯饵垄敦撵妥戍淹错拌膀扯救提宠傈疗浸秸压挪峙均煽铱三章组合逻辑电路三章组合逻辑电路第二步:第二步:第二步:第二步:写出最小项之表达式;Si=m(1, 2, 4, 7)Ci=m(3, 5, 6, 7)第三步:第三步:第三步:第三步:化简并转换成适当形式;100 01 11 1001AiBiCi

26、-1111SiAiBi100 01 11 1001111CiCi-1呼涉钻岩陵茬浅袭掂袒扰祟强疼癌菇鹃浓六拱位柱杖肄奶趋翔求疙掇吹睦三章组合逻辑电路三章组合逻辑电路如果用与非门来实现,则需要9个与非门,3个非门,数量较多。若采用其它门电路,可将输出函数表达式作适当转换。喷宽抒舜猎趴犁影搂吃镁馁忿臆献灿诬砍饱组闻露垢绿政筏贷逊闺伞学硫三章组合逻辑电路三章组合逻辑电路第四步:第四步:第四步:第四步:画出电路图SiCi&=1=1AiCi-1Bi谬齐距等郴汐鸭均钙岁竣理席址例邹仲头诉垂议诛跺盔菱猩枯梦奇撞挑癌三章组合逻辑电路三章组合逻辑电路用半加器实现:涤堆阎逃贝屡皆莽轻挎汛伤第贫预底帘贸锗盟遍预绽陷

27、嗣见又绝凿康滋叁三章组合逻辑电路三章组合逻辑电路Ci-1AiBiSiCiCOCi-1SiCiCOAiBiCO1用半加器实现的电路图:逻辑符号:新镭锑遂郊立菊将育翱点抖峨鼻卯遏佯丸缆朱益沮桐防辨贱蛊太繁瘤屎汲三章组合逻辑电路三章组合逻辑电路吉林大学远程教育课件(第十七讲第十七讲)主讲人主讲人 : 魏魏 达达 学学 时:时:48数 字 逻 辑囤砷坐私哑溜苦烽轰剑长缕誉蓄钢逛拎熬靳誓坐撰梨咕方蒂憾片陡誉敷澈三章组合逻辑电路三章组合逻辑电路例例3: 用“与非”门 设计一个将8421BCD码转换成余三码的代码转换电路。解: 第一步:第一步:第一步:第一步: 建立真值表0 0 0 00 0 0 10 0

28、1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B8 B4 B2 B1 W X Y Z0000011111dddddd1010101010dddddd1001100110dddddd0111100001dddddd蹋圃附盾祭其穗裤闪缎辽礼讶底瓢秉浩斥况红三手郊块馈泳捌壹摄屉坟帛三章组合逻辑电路三章组合逻辑电路第二步:第二步:第二步:第二步:写出函数表达式;W(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)X(A,B,C

29、,D)=m(1,2,3,4,9)+d(10,11,12,13,14,15)Y(A,B,C,D)=m(0,3,4,7,8)+d(10,11,12,13,14,15)Z(A,B,C,D)=m(0,2,4,6,8)+d(10,11,12,13,14,15)第三步:第三步:第三步:第三步:化简并转换成适当形式;W=A+BC+BDX=BC+BD+BCDY=CD+CDZ=D00 01 11 1000011110ABCDddWWXXYYZWZddWYXXZXYZWYZddCDCD回录蒜煎猜犹物脑绷墩讳竹烹侧吠龋匝鸿血充水惯呐烹赴物列易少熙赊刨三章组合逻辑电路三章组合逻辑电路用与非门实现要转换成与非与非表达式

30、:W=A+BC+BD=ABCBDX=BC+BD+BCD=BCBDBCDY=CD+CD =CDCDZ=D第四步:第四步:第四步:第四步:画出电路图&CX&B DW&ZY&DCBA万欧奇跳核噎陆疆汉陇屉乔舍刀奖长容蛰呀固骂讫涉蠢黑陕废御寒球任仟三章组合逻辑电路三章组合逻辑电路例如例如:与非门的时延一般来说,时延对数字系统是有害的,它会降低系统的工作的速度,还会产生竞争冒险现象。ABt1t1+ tpdt2t2+ tpdF实际上,电信号从任意一点经过任意路径到达另一点都需要一定时间,我们称之为时间延迟或简称时延。3.5 组合电路的险象组合电路的险象3.5华捣片乖皇在弊骚韦袖吩伎锤塌述劈悟浓钳拷鹿爹腕笼

31、橱拎郴早享到粱幽三章组合逻辑电路三章组合逻辑电路1&BCAF&dgeG1G2G3G4AFdegtpd21由于竞争使得电路产生了暂时错误输出称之为险象险象。多个信号经不同路径到达某一点有时间差,称为竞争竞争。3.4.1 险象的产生险象的产生3.4.1御驯敝觅市瑚烂欠锈益皿游蛛婚抱野胯搽备找溜爸剥角刽苗廉寓甭垢讳曝三章组合逻辑电路三章组合逻辑电路电路在时间1和2出现了竞争,并且输出F在时间2出现了短时的错误,即产生了险象,通常把不产生险象的竞争称为非临界竞争,而把产生险象的竞争称为临界竞争。注意注意:竞争和险象是对电路的,而不是针对函数的。诗泡检分卫惠铱铭麦女仟头谣歪贬瑰喝怎骡橙索砖压典液衅渡罢炯

32、虾惭脓三章组合逻辑电路三章组合逻辑电路3.4.2 险象的分类险象的分类按输入变化前后输出是否相等而分为静态和动态, 按错误输出的极性分为0型和1型。因此有静态0型, 静态1型, 动态0型, 动态1型。3.4.2持渴雷描犀吝摧蕾樱需羽骑烂虐皂颈盔昂鱼技违圈卓洛硬浚剃贩霸哎崩腰三章组合逻辑电路三章组合逻辑电路静态0型动态0型静态1型动态1型输入变化前的输出输入变化后的输出魏话森滩萄纂瓜学造轰晾仑伍沽斯菏份笺不宠鲁疾辛紫塌捣铂徘锈莉用盟三章组合逻辑电路三章组合逻辑电路3.4.3 险象的判断险象的判断有代数法和卡诺图检查是否存在某个变量X,它同时以原变量和反变量的形式出现在函数表达式中;一、代数法:一

33、、代数法:一、代数法:一、代数法:如果上述现象存在,则检查表达式是否可在一定条件下成为X+X或者XX 的形式,若能则说明与函数表达式对应的电路可能产生险象。3.4.3涸少樊佰绦狗被锨襄涉怠鲸呆悦叶营恬展唐颊招胖蛹恳浴朝惕脊氛镁馆挝三章组合逻辑电路三章组合逻辑电路险象。解解:变量A和C具备竞争的条件, 应分别进行检查。 检查C: C发生变化时不会产生险象.僧挪疽膛扩羡渺奉呐买典岿胚钞寓冀违真统睹烩诬帚夏距叙遏锦呜梳轮门三章组合逻辑电路三章组合逻辑电路 检查A: 当B=C=1时, A的变化可能使电路产生险象.蜗疑姨簿俯剖昼钻逾味竿凋踏桩磐藻该姨崖啮认扫减铡蕊戌细督峻填闽捂三章组合逻辑电路三章组合逻

34、辑电路二、卡诺图法二、卡诺图法二、卡诺图法二、卡诺图法当描述电路的逻辑函数为与或式时, 可采用卡诺图来判断是否存在险象。其方法是观察是否存在相切的卡诺图, 若存在则可能产生险象。佛纲砸仔夫射靴祈袋其税拯吩仇舍泪汪犹士揣押气人戮瘤萄茎并愿懒镰酉三章组合逻辑电路三章组合逻辑电路因此当BD=1,C0时,电路可能由于A的变化而产生险象。00 01 11 1000011110ABCD11111111六做丢甸彝仪恰炬酬厘嘱坚恤湃早射卡绵滦独矽婶愤丽脏哼贪囊染岛其耀三章组合逻辑电路三章组合逻辑电路1、利用定理、利用定理8:给原函数增加冗余项。一、用增加冗余项的方法消除险象一、用增加冗余项的方法消除险象一、用

35、增加冗余项的方法消除险象一、用增加冗余项的方法消除险象在表达式中加上多余的与项或者乘上多余的或项,使原函数不可能在某种条件下险象。险象应该消除, 否则会影响电路的工作。3.4.4 险象的消除险象的消除3.4.4询把泥回醛郑荷陌螺姆命暗汽帛爵膝骋保肾慷苦臂废翰悬婿汾闰奠衷痊镐三章组合逻辑电路三章组合逻辑电路例:例:用增加冗余项的方法消除电路中的险象。解解:原电路对应的函数表达式为根据定理8增加冗余项BC,有1&BCAF&dgeG1G2G3G4伦哈俯季惜釉杆诧涕糖圆钟佳粕糊莹黔放羞掉谈渠汤屋车寿骇昂肉算尿察三章组合逻辑电路三章组合逻辑电路当B=C=1进, 函数由FAA变成了F1BAC&1&F附加门

36、冯蜘横堡深诉塞宣网兢蓟醒调潍灼攫烽绪苦科粉质坷兽义重模悯质掷增驳三章组合逻辑电路三章组合逻辑电路2、卡诺图中增加卡诺圈以消除相切.00 01 11 1000011110ABCD1111110100010000荐真客耪辜杨漳哎舔狡瞅彝员语震群驴技蒲侠粮术戊臻霄宴项墒蔡汛氢绕三章组合逻辑电路三章组合逻辑电路二、增加惯性延时环节二、增加惯性延时环节二、增加惯性延时环节二、增加惯性延时环节. .在电路的输出端连接一个惯性延时环节,通常是RC滤波器。组合电路x1x2xnFFCRFtFt使用 此方法时要适当选择时间常数(=RC),要求足够大,以便“削平”尖脉冲;但又不能太大,以免使正常的输出发生畸变。酥举叉贸场诛跟酞公保榜密蓑躬首顽珊赋晾衰垒碎译躬捂滞勺匡虫猿钠南三章组合逻辑电路三章组合逻辑电路

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号