《项目七数字钟电路分析与制作》由会员分享，可在线阅读，更多相关《项目七数字钟电路分析与制作（159页珍藏版）》请在金锄头文库上搜索。
1、项目实施一、理论知识项目实施一、理论知识项目实施二、技能训练项目实施二、技能训练1项目要求项目要求知识目标知识目标:1.了解数字电路基本知识了解数字电路基本知识;理解基本逻辑门电路的符号及功能。理解基本逻辑门电路的符号及功能。2.掌握触发器、寄存器、译码显示器的组成及逻辑功能。掌握触发器、寄存器、译码显示器的组成及逻辑功能。3.掌握常用集成产品的功能及其应用。掌握常用集成产品的功能及其应用。4.掌握任意进制计数器的设计方法。掌握任意进制计数器的设计方法。5.掌握数字电子钟的电路组成与工作原理。掌握数字电子钟的电路组成与工作原理。下一页返回2项目要求项目要求能力目标能力目标:1.能借助资料读懂集
2、成电路的型号，明确各引脚功能。能借助资料读懂集成电路的型号，明确各引脚功能。2.会识别并测试常用集成触发器、寄存器、译码显示器、计会识别并测试常用集成触发器、寄存器、译码显示器、计数器。数器。3.能完成数字电子钟的设计、安装与调试。能完成数字电子钟的设计、安装与调试。上一页返回3项目实施项目实施 一、理论知识一、理论知识(一一)数字电路基本知识数字电路基本知识1.数制数制数制是一种计数的方法，它是进位计数制的简称。这些数制数制是一种计数的方法，它是进位计数制的简称。这些数制所用的数字符号称为数码，某种数制所用数码的个数称为基所用的数字符号称为数码，某种数制所用数码的个数称为基数。数。1) 十进
3、制十进制目常生活中入们最习惯用的是十进制。十进制是以目常生活中入们最习惯用的是十进制。十进制是以10为基数为基数的计数制。的计数制。下一页返回4项目实施项目实施 一、理论知识一、理论知识2)二进制二进制数字电路中应用最广泛的是二进制。二进制是以数字电路中应用最广泛的是二进制。二进制是以2为基数的计为基数的计数制。在二进制中，每位只有数制。在二进制中，每位只有0和和1两个数码，它的进位规则两个数码，它的进位规则是是“逢二进一逢二进一”。3)二二-十进制的相互转换十进制的相互转换(1)二进制数转换成十进制数，只要将二进制数的各位加权二进制数转换成十进制数，只要将二进制数的各位加权系数求和即可。系数
4、求和即可。(2)十进制数转换成二进制数，用十进制数转换成二进制数，用“除除2取余数后余先排取余数后余先排”法。法。 4)八进制和十六进制八进制和十六进制用二进制表示数时，数码串很长，书写和显示都不方便，在用二进制表示数时，数码串很长，书写和显示都不方便，在计算机上常用八进制和十六进制。计算机上常用八进制和十六进制。上一页 下一页返回5项目实施项目实施 一、理论知识一、理论知识2.编码编码在数字系统中，二进制数码不仅可表示数值的大小，而且常在数字系统中，二进制数码不仅可表示数值的大小，而且常用于表示特定的信息。将若干个二进制数码用于表示特定的信息。将若干个二进制数码0和和1按一定的规按一定的规则
5、排列起来表示某种特定含义的代码，称为二进制代码。建则排列起来表示某种特定含义的代码，称为二进制代码。建立这种代码与图形、文字、符号或特定对象之间一一对应关立这种代码与图形、文字、符号或特定对象之间一一对应关系的过程，就称为编码。系的过程，就称为编码。上一页 下一页返回6项目实施项目实施 一、理论知识一、理论知识将十进制数的将十进制数的09十个数字用二进制数表示的代码，称为二十个数字用二进制数表示的代码，称为二-十进制码，又称十进制码，又称BCD码。常用的二码。常用的二-十进制代码为十进制代码为8421 BCD码，这种代码每一位的权值是固定不变的，为恒权码。码，这种代码每一位的权值是固定不变的，
6、为恒权码。它取了它取了4位自然二进制数的前位自然二进制数的前10种组合，即种组合，即0000 (0)1001 (9)，从高位到低位的权值分别是，从高位到低位的权值分别是8, 4, 2, 1。由于去掉了后由于去掉了后6种组合种组合10101111，所以称为，所以称为8421 BCD码。码。表表7. 1所示是十进制数与所示是十进制数与8421BCD码的对应关系。码的对应关系。上一页 下一页返回7项目实施项目实施 一、理论知识一、理论知识(二二)基本逻辑门电路基本逻辑门电路1.基本逻辑门基本逻辑门逻辑门电路是指能实现一些基本逻辑关系的电路，简称逻辑门电路是指能实现一些基本逻辑关系的电路，简称“门门电
7、路电路”或或“逻辑元件逻辑元件”，是数字电路的最基本单元。门电路，是数字电路的最基本单元。门电路通常有一个或多个输入端，输入与输出之间满足一定的逻辑通常有一个或多个输入端，输入与输出之间满足一定的逻辑关系。实现基本逻辑运算的电路称为基本逻辑门电路，基本关系。实现基本逻辑运算的电路称为基本逻辑门电路，基本逻辑门电路有与门、或门、非门。逻辑门电路有与门、或门、非门。逻辑门电路可以由二极管、三极管及阻容等分立元件构成，逻辑门电路可以由二极管、三极管及阻容等分立元件构成，也可由也可由TTL型或型或CMOS型集成电路构成。目前所使用的逻辑型集成电路构成。目前所使用的逻辑门电路一般是集成逻辑门电路。门电路
8、一般是集成逻辑门电路。上一页 下一页返回8项目实施项目实施 一、理论知识一、理论知识最基本的逻辑关系有最基本的逻辑关系有3种种:与逻辑、或逻辑和非逻辑，与之相与逻辑、或逻辑和非逻辑，与之相对应的逻辑门电路有与门、或门和非门。它们的逻辑关系、对应的逻辑门电路有与门、或门和非门。它们的逻辑关系、电路组成、逻辑功能及符号见电路组成、逻辑功能及符号见表表7. 2。2.复合逻辑门复合逻辑门与非门、或非门、与或非门电路分别是与、或、非与非门、或非门、与或非门电路分别是与、或、非3种门电路种门电路的串联组合其逻辑电路如的串联组合其逻辑电路如图图7. 2所示。所示。异或门电路的特点是两个输入端信号相异时输出为
9、异或门电路的特点是两个输入端信号相异时输出为1，相同时，相同时输出为输出为0，其逻辑电路如，其逻辑电路如图图7. 3所示。同或门电路的特点是所示。同或门电路的特点是两个输入端信号相同时输出为两个输入端信号相同时输出为1,相异时输出为相异时输出为0，其逻辑电，其逻辑电路如路如图图7. 4所示。所示。上一页 下一页返回9项目实施项目实施 一、理论知识一、理论知识表表7. 3列出了几种常见的复合逻辑门电路的逻辑表达式，逻列出了几种常见的复合逻辑门电路的逻辑表达式，逻辑功能及逻辑符号。辑功能及逻辑符号。3. TTL集成门电路集成门电路用分立元件组成的门电路，使用元件多、焊接点多、可靠性用分立元件组成的
10、门电路，使用元件多、焊接点多、可靠性差、体积大、功耗大、使用不便，因此在数字设备中一般极差、体积大、功耗大、使用不便，因此在数字设备中一般极少采用，而目前广泛使用的是少采用，而目前广泛使用的是TTL系列和系列和CMOS系列的集成系列的集成门电路。门电路。TTL集成门电路，即晶体管一晶体管逻辑电路，该电路的内集成门电路，即晶体管一晶体管逻辑电路，该电路的内部各级均由晶体管构成。部各级均由晶体管构成。上一页 下一页返回10项目实施项目实施 一、理论知识一、理论知识 集成门电路通常为双列直插式塑料封装，集成门电路通常为双列直插式塑料封装，图图7. 5为为74 LS00四二输入与非门的逻辑电路芯片结构
11、及外引线分布，四二输入与非门的逻辑电路芯片结构及外引线分布，在一块集成电路芯片上集成了在一块集成电路芯片上集成了4个与非门，各个与非门互相独个与非门，各个与非门互相独立，可以单独使用，但它们共用一根电源引线和一根地线。立，可以单独使用，但它们共用一根电源引线和一根地线。不管使用哪种门，都必须将不管使用哪种门，都必须将 接接+5 V电源，地线引脚接电源，地线引脚接公共地线。下面介绍几种常用的公共地线。下面介绍几种常用的TTL集成门。集成门。1) TTL与非门与非门74LS00内含内含4个二输入与非门，其引脚排列如个二输入与非门，其引脚排列如图图7. 5所示。所示。上一页 下一页返回11项目实施项
12、目实施 一、理论知识一、理论知识74 LS00的逻辑表达式为的逻辑表达式为:74LS20内含内含2个四输入与非门，其引脚排列如个四输入与非门，其引脚排列如图图7. 6所示，所示，74 LS20的逻辑表达式为的逻辑表达式为:2) TTL与门与门74LS08内含内含4个二输入与门，其引脚排列如个二输入与门，其引脚排列如图图7. 7所示，所示，74 LS08的逻辑表达式为的逻辑表达式为:上一页 下一页返回12项目实施项目实施 一、理论知识一、理论知识 3) TTL非门非门74LS04内含内含6个非门，其引脚排列如个非门，其引脚排列如图图7. 8所示，所示， 74LS04的逻辑表达式为的逻辑表达式为:
13、4) TTL或非门或非门74LS02内含内含4个二输入或非门，其引脚排列如个二输入或非门，其引脚排列如图图7. 9所示，所示，74 LS02的逻辑表达式为的逻辑表达式为: 上一页 下一页返回13项目实施项目实施 一、理论知识一、理论知识5) TTL异或门异或门74LS86内含内含4个二输入异或门，个二输入异或门，74LS86的逻辑表达式为的逻辑表达式为:6) TTL集成门电路参数集成门电路参数在使用在使用TTL集成逻辑门时，应注意以下几个主要参数。集成逻辑门时，应注意以下几个主要参数。(1)输出高电平输出高电平 和输出低电平和输出低电平(2)阈值电压值电压(3)扇出系数扇出系数(4)平均传输延
14、迟时间平均传输延迟时间上一页 下一页返回14项目实施项目实施 一、理论知识一、理论知识(5)输出低电平时电源电流输出低电平时电源电流 和输出高电平时电源电流和输出高电平时电源电流7)TTL集成门电路使用注意事项集成门电路使用注意事项(1) TTL输出端输出端TTL电路电路(OC门、三态门除外门、三态门除外)的输出端不允许并联使用，也的输出端不允许并联使用，也不允许直接与不允许直接与+5 V电源或地线相连。否则，将会使电路的逻电源或地线相连。否则，将会使电路的逻辑混乱并损坏器件。辑混乱并损坏器件。(2)多余输入端的处理多余输入端的处理悬空悬空:相当于接高电平相当于接高电平与其他输入端并联使用与其
15、他输入端并联使用:可增加电路的可靠性。可增加电路的可靠性。直接或通过电阻直接或通过电阻(100 10k )与电源相接以获得高与电源相接以获得高电平输入。电平输入。上一页 下一页返回15项目实施项目实施 一、理论知识一、理论知识(3)电源滤波电源滤波一般可在电源的输入端并接一个一般可在电源的输入端并接一个100 F的电容作为低频滤的电容作为低频滤波，在每块集成电路电源输入端接一个波，在每块集成电路电源输入端接一个0. 01 F0. 1 F的电容作为高频滤波，如的电容作为高频滤波，如图图7. 13所示。所示。(4)严禁带电操作严禁带电操作要在电路切断电源以后，插拔和焊接集成电路的电路方块，要在电路
16、切断电源以后，插拔和焊接集成电路的电路方块，否则容易引起电路块的损坏。否则容易引起电路块的损坏。4. CMOS集成门电路集成门电路CMOS门电路是由门电路是由N沟道增强型沟道增强型MOS场效应晶体管和场效应晶体管和P沟道沟道增强型增强型MOS场效应晶体管构成的一种互补对称场效应管集成场效应晶体管构成的一种互补对称场效应管集成门电路。是近年来国内外迅速发展、广泛应用的一种电路。门电路。是近年来国内外迅速发展、广泛应用的一种电路。上一页 下一页返回16项目实施项目实施 一、理论知识一、理论知识1.常用常用CMOS集成门集成门1) CMOS与非门与非门CD4011是一种常用的四二输入与非门，采用是一
17、种常用的四二输入与非门，采用14引脚双列引脚双列直插塑料封装，其引脚排列如直插塑料封装，其引脚排列如图图7. 14所示。所示。2) CMOS反相器反相器CD40106是一种常用的六输入反相器，采用是一种常用的六输入反相器，采用14引脚双列直引脚双列直插塑料封装，其引脚排列如插塑料封装，其引脚排列如图图7.15所示。所示。3) CMOS传输门传输门CC4016是是4双向模拟开关传输门，其引脚排列如双向模拟开关传输门，其引脚排列如图图7. 16所示，互换型号有所示，互换型号有CD4016B, MC140168等。其逻辑符等。其逻辑符号如号如图图7. 17所示。其模拟开关真值表如所示。其模拟开关真值
18、表如表表7. 4所示。所示。上一页 下一页返回17项目实施项目实施 一、理论知识一、理论知识2. CMOS门电路的主要特点门电路的主要特点(1)静态功耗低。静态功耗低。(2)电源电压范围宽。电源电压范围宽。(3)抗干扰能力强。抗干扰能力强。(4)制造工艺较简单。制造工艺较简单。(5)集成度高，宜于实现大规模集成。集成度高，宜于实现大规模集成。(6)它的缺点是速度比它的缺点是速度比74 LS系列低。系列低。上一页 下一页返回18项目实施项目实施 一、理论知识一、理论知识3. CMOS集成门电路使用注意事项集成门电路使用注意事项(1)防静电。防静电。(2)焊接。焊接。(3)输入、输出端。输入、输出
19、端。(4)电源。电源。(5)输入信号。输入信号。(6)接地。接地。上一页 下一页返回19项目实施项目实施 一、理论知识一、理论知识(三三)触发器触发器触发器是一个具有记忆功能的二进制信息存储器件，是构成多种触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0”和和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。另一个稳定状态。触发器的种类较多，按照电路结构形式的不同，触发器可分为基触发器的种类较多，按照电路结构
20、形式的不同，触发器可分为基本触发器、时钟触发器。其中时钟触发器有同步触发器、主从触本触发器、时钟触发器。其中时钟触发器有同步触发器、主从触发器、边沿触发器。发器、边沿触发器。根据逻辑功能的不同，触发器可分为根据逻辑功能的不同，触发器可分为RS触发器、触发器、JK触发器、触发器、D触触发器、发器、T触发器和触发器和T触发器。触发器。1.基本基本RS触发器触发器基本基本RS触发器是各类触发器中最简单的一种，是构成其他触发器触发器是各类触发器中最简单的一种，是构成其他触发器的基本单元，电路结构可由与非门组成，也可由或非门组成，以的基本单元，电路结构可由与非门组成，也可由或非门组成，以下将讨沦由与非门
21、组成的下将讨沦由与非门组成的RS触发器。触发器。上一页 下一页返回20项目实施项目实施 一、理论知识一、理论知识1)电路组成及符号电路组成及符号 由与非门及反馈电路构成的基本由与非门及反馈电路构成的基本RS触发器电路如触发器电路如图图7. 18 ( a )所示，触发器的逻辑符号如所示，触发器的逻辑符号如图图7.18 (b)所示，输入端所示，输入端有有 ，电路有两个互补的输出端，电路有两个互补的输出端 其中其中Q称为触发称为触发器的状态，有器的状态，有0, 1两种稳定状态，若两种稳定状态，若Q=1， 则称为触则称为触发器处于发器处于1态态;若若Q=0、 则称为触发器处于则称为触发器处于0态。触发
22、态。触发器的逻辑符号如器的逻辑符号如图图7.18 (b)所示。所示。上一页 下一页返回21项目实施项目实施 一、理论知识一、理论知识2)逻辑功能分析逻辑功能分析 不是触发器的定义状态，此状态被不是触发器的定义状态，此状态被称为不定状态。要避免不定状态，则对输入信号要有约束条称为不定状态。要避免不定状态，则对输入信号要有约束条件件: 触发器的初态不管是触发器的初态不管是0还是还是1，由于，由于 则则 门的输出门的输出 ， 门的输入全为门的输入全为1则输出则输出Q为为0，触，触发器置发器置0。 由于由于则则 门的输出门的输出Q=1， 门的门的输出输出 触发器置触发器置1。根据以上的分析，把逻辑关系
23、列成真值表，这种真值表称为根据以上的分析，把逻辑关系列成真值表，这种真值表称为触发器的特性表触发器的特性表(功能表功能表)，如，如表表7. 5所示。所示。上一页 下一页返回22项目实施项目实施 一、理论知识一、理论知识3)基本基本RS触发器的特点触发器的特点(1)基本基本RS触发器的动作特点。触发器的动作特点。输入信号输入信号 直接加在与非门的输入端，在输入信号作直接加在与非门的输入端，在输入信号作用的全部时间内，用的全部时间内， 都能直接改变触发器的都能直接改变触发器的输出输出Q和和 状态，这就是基本状态，这就是基本RS触发器的动作特点。因此触发器的动作特点。因此把把 称为直接复位端，称为直
24、接复位端， 称为直接置位端。称为直接置位端。(2)基本基本RS触发器的优缺点触发器的优缺点优点优点:电路简单，是构成各种触发器的基础。电路简单，是构成各种触发器的基础。缺点缺点:输出受输入信号直接控制，不能定时控制输出受输入信号直接控制，不能定时控制;有约束条件。有约束条件。上一页 下一页返回23项目实施项目实施 一、理论知识一、理论知识2.同步同步RS触发器触发器 在数字系统中，为协调各部分的工作状态，需要由时钟在数字系统中，为协调各部分的工作状态，需要由时钟CP来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触发器称为时钟触发器。时钟触
25、发器又可分为同步触发器、主发器称为时钟触发器。时钟触发器又可分为同步触发器、主从触发器、边沿触发器。这里主要讨沦同步从触发器、边沿触发器。这里主要讨沦同步RS触发器。触发器。 1)电路组成和符号电路组成和符号同步同步RS触发器是在基本触发器是在基本RS触发器的基础上增加两个控制门触发器的基础上增加两个控制门及一个控制信号，让输入信号经过控制门传送，如及一个控制信号，让输入信号经过控制门传送，如图图7. 19所示。所示。上一页 下一页返回24项目实施项目实施 一、理论知识一、理论知识门门 组成基本组成基本RS触发器，门触发器，门 是控制门，是控制门，CP为为控制信号常称为时钟脉冲信号或选通脉冲。
26、在控制信号常称为时钟脉冲信号或选通脉冲。在图图7.19 (b)所所示逻辑符号中，示逻辑符号中，CP为钟控端，控制门为钟控端，控制门 ，的开通和，的开通和关闭，关闭，R, S为信号输入端，为信号输入端， 为输出端。为输出端。2)逻辑功能分析逻辑功能分析CP = 0时，门时，门 被封锁，输出为被封锁，输出为1，不沦输入信号，不沦输入信号R, S如何变化，触发器的状态不变。如何变化，触发器的状态不变。CP =1时，门时，门 被打开，输出由被打开，输出由R、S决定，触发决定，触发器的状态随输入信号器的状态随输入信号R,S的不同而不同。的不同而不同。根据与非门和基本根据与非门和基本RS触发器的逻辑功能，
27、可列出同步触发器的逻辑功能，可列出同步RS触触发器的功能真值表，如发器的功能真值表，如表表7. 6所示。所示。上一页 下一页返回25项目实施项目实施 一、理论知识一、理论知识同步同步RS触发器的特性方程为触发器的特性方程为3.主从触发器主从触发器 为了提高触发器的可靠性，规定了每一个为了提高触发器的可靠性，规定了每一个CP周期内输出端周期内输出端的状态只能动作一次，主从触发器是建立在同步触发器的基的状态只能动作一次，主从触发器是建立在同步触发器的基础上，解决了触发器在础上，解决了触发器在CP=1期间内，触发器的多次翻转的期间内，触发器的多次翻转的空翻现象。空翻现象。上一页 下一页返回26项目实
28、施项目实施 一、理论知识一、理论知识 1)基本结构基本结构主从触发器的基本结构包含有两个结构相同的同步触发器，主从触发器的基本结构包含有两个结构相同的同步触发器，即主触发器和从触发器，它们的时钟信号相位相反，框图见即主触发器和从触发器，它们的时钟信号相位相反，框图见图图7. 20 (a)，符号见，符号见图图7. 20 (b) 。 2)特点特点如如图图7. 20所示的主从所示的主从RS触发器，触发器，CP=1期间，主触发器接期间，主触发器接收输入信号收输入信号;CP = 0期间，主触发器保持不变，而从触发器期间，主触发器保持不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在接受主触发
29、器状态。因此，主从触发器的状态只能在CP下降下降沿时刻翻转。这种触发方式称为主从触发式，克服了空翻现沿时刻翻转。这种触发方式称为主从触发式，克服了空翻现象。象。上一页 下一页返回27项目实施项目实施 一、理论知识一、理论知识4.边沿触发器边沿触发器为了进一步提高触发器的抗干扰能力和可靠性，希望触发器为了进一步提高触发器的抗干扰能力和可靠性，希望触发器的输出状态仅仅取决于的输出状态仅仅取决于CP上沿或下沿时刻的输入状态，而在上沿或下沿时刻的输入状态，而在此前和此后的输入状态对触发器无任何影响，具有此特性的此前和此后的输入状态对触发器无任何影响，具有此特性的触发器就是边沿触发器。触发器就是边沿触发
30、器。5.触发器的转换触发器的转换常用的触发器按逻辑功能分有常用的触发器按逻辑功能分有5种，种，RS触发器、触发器、JK触发器、触发器、D触发器、触发器、T触发器和触发器和T触发器，实际上没有形成全部集成电触发器，实际上没有形成全部集成电路产品，但可通过触发器转换的方法，达到各种触发器相互路产品，但可通过触发器转换的方法，达到各种触发器相互转换的目的。转换的目的。上一页 下一页返回28项目实施项目实施 一、理论知识一、理论知识(1) JK触发器转换为触发器转换为D触发器。触发器。JK触发器的特性方程变为：触发器的特性方程变为：JK触发器是功能最齐全的触发器，把现有触发器是功能最齐全的触发器，把现
31、有JK触发器稍加改动触发器稍加改动便转换为便转换为D触发器，将触发器，将JK触发器的特性方程触发器的特性方程:与与D触发器的特性方程触发器的特性方程:作比较，如果令作比较，如果令J=D， 则则JK触发器的特性方程变为：触发器的特性方程变为： 将将JK触发器的触发器的J端接到端接到D, K端接到端接到 ，就可实现，就可实现JK触发器触发器转变为转变为D触发器，电路如触发器，电路如图图7. 21所示。所示。上一页 下一页返回29项目实施项目实施 一、理论知识一、理论知识T触发器是具有保持和翻转功能的触发器，其特性方程为触发器是具有保持和翻转功能的触发器，其特性方程为:要把要把JK触发器转换为触发器
32、转换为T触发器，则令触发器，则令J=T, K=T，也就是把，也就是把JK触发器的触发器的J和和K端相连作为端相连作为T输入端，就可实现输入端，就可实现JK触发器转触发器转变为变为T触发器，电路如触发器，电路如图图7. 22所示。所示。(2) JK触发器转换为触发器转换为T触发器。触发器。T触发器是翻转触发器，其特性方程为触发器是翻转触发器，其特性方程为:将将JK触发器的触发器的J端和端和K端并联接到高电平构成了端并联接到高电平构成了T触发器，电触发器，电路如路如图图7. 23所示。所示。上一页 下一页返回30项目实施项目实施 一、理论知识一、理论知识(3) D触发器转换为触发器转换为T触发器触
33、发器电路如电路如图图7. 24所示。所示。比较比较D触发器的特性方程触发器的特性方程 与与T触发器的特性方程触发器的特性方程: 只需只需 即可，电路如即可，电路如图图7.24所所示。示。6.常用集成触发器的产品简介常用集成触发器的产品简介1)集成集成JK触发器触发器(1)引脚排列和逻辑符号。引脚排列和逻辑符号。上一页 下一页返回31项目实施项目实施 一、理论知识一、理论知识常用的集成芯片型号有常用的集成芯片型号有74LS112(下降边沿触发的双下降边沿触发的双JK触触发器发器)、C04027(上升沿触发的双上升沿触发的双JK触发器触发器)和和74LS276四四JK触发器触发器(共用置共用置1、
34、置、置0端端)等下面介绍的等下面介绍的74LS112双双JK触发器每片集成芯片包含两个具有复位、置位端的下降沿触发器每片集成芯片包含两个具有复位、置位端的下降沿触发的触发的JK触发器，通常用于缓冲触发器、计数器和移位寄存触发器，通常用于缓冲触发器、计数器和移位寄存器电路中器电路中74LS112双双JK触发器的引脚排列图和逻辑符号如触发器的引脚排列图和逻辑符号如图图7. 25所示。所示。上一页 下一页返回32项目实施项目实施 一、理论知识一、理论知识 (2)逻辑功能逻辑功能JK触发器是功能最完备的触发器，具有保持、置触发器是功能最完备的触发器，具有保持、置0、置、置1,翻翻转功能转功能表表7.
35、7为为74LS112双双JK触发器功能真值表。触发器功能真值表。JK触发器的特性方程为触发器的特性方程为:2)集成集成D触发器触发器(1)引脚排列和逻辑符号。引脚排列和逻辑符号。目前国内生产的集成目前国内生产的集成D触发器主要是维持阻塞型，这种触发器主要是维持阻塞型，这种D触发触发器都是在时钟脉冲的上升沿触发翻转。器都是在时钟脉冲的上升沿触发翻转。上一页 下一页返回33项目实施项目实施 一、理论知识一、理论知识常用的集成电路有常用的集成电路有74 LS74双双D触发器、触发器、74 LS75四四D触发触发器和器和74LS76六六D触发器等。触发器等。74 LS74双双D触发器的引脚排触发器的引
36、脚排列图和逻辑符号如列图和逻辑符号如图图7. 26所示。所示。(2)逻辑功能逻辑功能D触发器具有保持、置触发器具有保持、置0和置和置1功能。功能。表表7. 8为为74 LS74触触发器功能真值表。发器功能真值表。D触发器特性方程为触发器特性方程为:74LS175四四D触发器每片集成芯片包含触发器每片集成芯片包含4个上升沿触发的个上升沿触发的D触发器，其逻辑功能与触发器，其逻辑功能与74 LS74一样，引脚排列图和逻辑符一样，引脚排列图和逻辑符号如号如图图7. 27所示。所示。 为清零端，低电平有效。为清零端，低电平有效。上一页 下一页返回34项目实施项目实施 一、理论知识一、理论知识例例7.
37、1如如图图7. 28所示，已知所示，已知D触发器输入触发器输入CP , D的波形的波形如如图图7. 29所示。试画出所示。试画出Q端的波形端的波形(设初态设初态Q=0)。(四四)计数器计数器在数字系统中，经常需要对脉冲的个数进行计数，能实现计在数字系统中，经常需要对脉冲的个数进行计数，能实现计数功能的电路称为计数器。计数器的类型较多，它们都是由数功能的电路称为计数器。计数器的类型较多，它们都是由具有记忆功能的触发器作为基本计数单元组成，各触发器的具有记忆功能的触发器作为基本计数单元组成，各触发器的连接方式不一样，就构成了各种不同类型的计数器。连接方式不一样，就构成了各种不同类型的计数器。上一页
38、 下一页返回35项目实施项目实施 一、理论知识一、理论知识1.二进制计数器二进制计数器二进制计数器就是按二进制计数进位规律进行计数的计数器。二进制计数器就是按二进制计数进位规律进行计数的计数器。1)工作原理工作原理若为二进制加法计数器，其工作波形如若为二进制加法计数器，其工作波形如图图7. 34所示，状态所示，状态转换如转换如图图7. 35所示。所示。若为二进制减法计数器，其工作波形如若为二进制减法计数器，其工作波形如图图7. 36所示，状态所示，状态转换如转换如图图7. 37所示。所示。上一页 下一页返回36项目实施项目实施 一、理论知识一、理论知识2)集成二进制计数器芯片介绍集成二进制计数
39、器芯片介绍集成二进制计数器芯片有许多品种。集成二进制计数器芯片有许多品种。74LS161是四位同步是四位同步二进制加法计数器，其引脚排列如二进制加法计数器，其引脚排列如图图7. 38所示。其功能如所示。其功能如表表7. 9所示，可见，所示，可见，74LS161具有上升沿触发、异步清零、具有上升沿触发、异步清零、并行送数、计数、保持等功能。并行送数、计数、保持等功能。2.十进制计数器十进制计数器1)工作原理工作原理用二进制数码表示十进制数的方法，称为二用二进制数码表示十进制数的方法，称为二-十进制编码，简十进制编码，简称称BCD码码8421 BCD码是最常用也是最简单的一种十进制码是最常用也是最
40、简单的一种十进制编码。常用的集成十进制计数器多数按编码。常用的集成十进制计数器多数按8421 BCD编码。状编码。状态转换图如态转换图如图图7. 39所示。所示。上一页 下一页返回37项目实施项目实施 一、理论知识一、理论知识2)集成十进制计数器芯片介绍集成十进制计数器芯片介绍集成十进制计数器应用较多，以下介绍两种比较常用的计数集成十进制计数器应用较多，以下介绍两种比较常用的计数器。器。(1)同步十进制加法计数器同步十进制加法计数器CD4518，主要特点是时钟触发，主要特点是时钟触发可用上升沿，也可用下降沿，采用可用上升沿，也可用下降沿，采用8421 BCD编码。编码。CD4518的引脚排列图
41、如的引脚排列图如图图7. 40所示。所示。 CD4518内含两内含两个功能完全相同的十进制计数器。每一计数器，均有两时钟个功能完全相同的十进制计数器。每一计数器，均有两时钟输入端输入端CP和和EN,若用时钟上升沿触发，则信号由若用时钟上升沿触发，则信号由CP端输入，端输入，同时将同时将EN端设置为高电平端设置为高电平;若用时钟下降沿触发，则信号由若用时钟下降沿触发，则信号由EN端输入，同时将端输入，同时将CP端设置为低电平。端设置为低电平。CD4518的的 为为清零信号输入端，当在该脚加高电平或正脉冲时，计数器各清零信号输入端，当在该脚加高电平或正脉冲时，计数器各输出端均为零电平。输出端均为零
42、电平。CD4518的逻辑功能如的逻辑功能如表表7. 10所示。所示。上一页 下一页返回38项目实施项目实施 一、理论知识一、理论知识(2) 74LS390是双十进制计数器，管脚排列如是双十进制计数器，管脚排列如图图7. 41所所示，内部的每一个十进制计数器的结构由一个二进制计数器示，内部的每一个十进制计数器的结构由一个二进制计数器和一个五进制计数器构成。和一个五进制计数器构成。如如表表7.11所示为常用的中规模集成计数器的主要品种。所示为常用的中规模集成计数器的主要品种。3.实现实现N进制计数器的方法进制计数器的方法 1) NM的情况的情况这时必须用多片这时必须用多片M进制计数器组合起来，才能
43、构成进制计数器组合起来，才能构成N进制计进制计数器。数器。【例例7. 2】用两片用两片74LS161级联成级联成256进制同步加法计数进制同步加法计数器，如器，如图图7. 44所示。所示。解解:第第1片的工作状杰榨制端片的工作状杰榨制端 和和 恒为恒为1使计数器始终处使计数器始终处在计数工作状态。以第在计数工作状态。以第1片的进位输出片的进位输出 作为第作为第2片的片的 或或 输入，每当第输入，每当第1片计数到片计数到15 (1111)时时 变为变为1，下个，下个脉冲信号到达时第脉冲信号到达时第2片为计数工作状态，计入片为计数工作状态，计入1，而第，而第1片重片重复计数到复计数到0(0000)
44、，它的，它的 端回到低电平，第端回到低电平，第2片为保持片为保持原状态不变。电路能实现从原状态不变。电路能实现从0000 0000到到1111 1111的的256进制计数。进制计数。上一页 下一页返回40项目实施项目实施 一、理论知识一、理论知识【例【例7. 3】用两片】用两片74LS161级联成五级联成五i一进制计数器，如一进制计数器，如图图7. 45所示。所示。 解解:第第1片的工作状态控制端片的工作状态控制端EP和和ET恒为恒为1，使计数器始终处，使计数器始终处在计数工作状态。以第在计数工作状态。以第1片的进位输出片的进位输出CO作为第作为第2片的片的EP或或ET输入，当第输入，当第1片
45、计数到片计数到15(1111)时，时，CO变为变为1，下个脉冲，下个脉冲信号到达时第信号到达时第2片为计数工作状态，计入片为计数工作状态，计入1,而第而第1片计数到片计数到0(0000)，它的，它的CO端回到低电平，第端回到低电平，第2片为保持原状态不变片为保持原状态不变因为十进制数因为十进制数50对应的二进制数为对应的二进制数为0011 0010,所以当第所以当第2片片计数到计数到3（0011）,第第1片计数到片计数到2（0010）时，通过与非门）时，通过与非门控制使第控制使第1片和第片和第2片同时清零，从而实现从片同时清零，从而实现从0000 0000到到0011 0001的五十进制计数。
46、在此电路工作中，的五十进制计数。在此电路工作中，0011 0010状态会瞬间出现，但并不属于计数器的有效状态。状态会瞬间出现，但并不属于计数器的有效状态。上一页 下一页返回41项目实施项目实施 一、理论知识一、理论知识 【例【例7. 4】试用一片双】试用一片双BCD同步十进制加法计数器同步十进制加法计数器CD4518构成二十四进制计数器。构成二十四进制计数器。 解解:CD4518内含两个功能完全相同的十进制计数器。每当内含两个功能完全相同的十进制计数器。每当个位计数器计数到个位计数器计数到9(1001)时，下个脉冲信号到达，即个位时，下个脉冲信号到达，即个位计数器计数到计数器计数到0(0000
47、)时，十位计数器的时，十位计数器的2EN端获得一个端获得一个脉冲下降沿使十位计数器处于计数工作状态，计入脉冲下降沿使十位计数器处于计数工作状态，计入1。当十位。当十位计数器计数到计数器计数到2 (0010)，个位计数器计数到，个位计数器计数到4(0100)时，时，通过与门控制使十位计数器和个位计数器同时清零，从而实通过与门控制使十位计数器和个位计数器同时清零，从而实现二十四进制计数，如现二十四进制计数，如图图7. 46所示。所示。上一页 下一页返回42项目实施项目实施 一、理论知识一、理论知识 【例【例7. 5】试用一片双】试用一片双BCD同步十进制加法计数器同步十进制加法计数器CD4518构
48、成六十进制计数器，如构成六十进制计数器，如图图7. 47所示。所示。 解解:CD4518内含两个功能完全相同的十进制计数器。每当内含两个功能完全相同的十进制计数器。每当个位计数器计数到个位计数器计数到9(1001)时，下个脉冲信号到达，即个位时，下个脉冲信号到达，即个位计数器计数到计数器计数到0(0000)时，十位计数器的时，十位计数器的2EN端获得一个端获得一个脉冲下降沿使十位计数器处于计数工作状态，计入脉冲下降沿使十位计数器处于计数工作状态，计入1。当十位。当十位计数器计数到计数器计数到6(0110)时，通过与门控制使十位计数器清零，时，通过与门控制使十位计数器清零，从而实现六十进制计数。
49、从而实现六十进制计数。上一页 下一页返回43项目实施项目实施 一、理论知识一、理论知识 【例【例7. 6】试用一片双十进制计数器】试用一片双十进制计数器74LS390构成六十进构成六十进制计数器，如制计数器，如图图7. 48所示。所示。 解解:(1)先将图中先将图中1Q0连接连接 连接连接 使使74LS390接成十进制计数器。接成十进制计数器。 (2) 每当个位计数器计数到每当个位计数器计数到9(1001)时，时，下个脉冲信号到达，即个位计数器计数到下个脉冲信号到达，即个位计数器计数到0(0000)时，十位时，十位计数器的计数器的 端获得一个脉冲下降沿使十位计数器处于计端获得一个脉冲下降沿使十
50、位计数器处于计数工作状态，计入数工作状态，计入1。当十位计数器计数到。当十位计数器计数到6(0110)时，通时，通过与门控制使十位计数器清零，从而实现六十进制计数。过与门控制使十位计数器清零，从而实现六十进制计数。上一页 下一页返回44项目实施项目实施 一、理论知识一、理论知识(五五)寄存器寄存器1.数码寄存器数码寄存器1)电路组成电路组成如如图图7. 49所示为由所示为由4个个D触发器构成的四位数码寄存器，触发器构成的四位数码寄存器，4个个D触发器的触发输入端触发器的触发输入端 作为数码寄存器的并行数作为数码寄存器的并行数码输入端，码输入端， 认为数据输出端。认为数据输出端。4个时钟脉冲端个
51、时钟脉冲端CP连接连接在一起作为送数脉冲端。在一起作为送数脉冲端。 端为复位清端为复位清“0”端端(在在图图7. 49中未画出中未画出)。上一页 下一页返回45项目实施项目实施 一、理论知识一、理论知识2)工作原理工作原理 根据根据D触发器的工作原理触发器的工作原理:在触发脉冲到来后，触发器的状态在触发脉冲到来后，触发器的状态为为D端的状态。寄存器在送数脉冲端的状态。寄存器在送数脉冲CP的上升沿作用下，将四的上升沿作用下，将四位数码位数码( )寄存到寄存到4个个D触发器触发器( )中，即触发器中，即触发器Q端的状态与端的状态与D端相同。送数时，特别要注意的是端相同。送数时，特别要注意的是:由于
52、由于CP脉冲脉冲触发是边沿触发，故在送数脉冲信号触发是边沿触发，故在送数脉冲信号CP到来之前，必须要准到来之前，必须要准备好输入的数码，以保证寄存器的正常工作。备好输入的数码，以保证寄存器的正常工作。上一页 下一页返回46项目实施项目实施 一、理论知识一、理论知识2.集成数码寄存器集成数码寄存器将构成寄存器的多个触发器电路和控制逻辑门电路集成在一将构成寄存器的多个触发器电路和控制逻辑门电路集成在一个芯片上，就可以得到集成数码寄存器。集成数码寄存器种个芯片上，就可以得到集成数码寄存器。集成数码寄存器种类较多，常见的有四位寄存器类较多，常见的有四位寄存器74HC175、六位寄存器、六位寄存器74
53、HC 174和八位寄存器和八位寄存器74HC374等。等。3.移位寄存器移位寄存器1)电路组成电路组成如如图图7. 50所示为用所示为用4个个D触发器组成的单向移位寄存器。其触发器组成的单向移位寄存器。其中每个触发器的输出端中每个触发器的输出端Q依次接到高一位触发器的依次接到高一位触发器的D端，只有端，只有第一个触发器第一个触发器 的的D端接收数据。端接收数据。4个触发器的复位端个触发器的复位端 (低电平有效低电平有效)并联在一起作为清并联在一起作为清“0”复位端，时钟端复位端，时钟端CP并并联在一起作为移位脉冲输入端联在一起作为移位脉冲输入端CP。因此，它是一个同步时序。因此，它是一个同步时
54、序电路，属于串行输入、并行输出的单向移位型寄存器。电路，属于串行输入、并行输出的单向移位型寄存器。上一页 下一页返回47项目实施项目实施 一、理论知识一、理论知识2)工作原理工作原理在移位脉冲在移位脉冲CP(上升沿有效上升沿有效)到来时，串行输入数据便依次地到来时，串行输入数据便依次地移入一位因为每个触发器的移入一位因为每个触发器的Q端接到上一位的端接到上一位的D端，所以它的端，所以它的状态也同时依次移给高一位触发器，这种输入方式称为串行状态也同时依次移给高一位触发器，这种输入方式称为串行输入。输入。可以同时从可以同时从4个触发器的口端输出数据个触发器的口端输出数据“1011”，这种输出方，这
55、种输出方式称为并行输出。寄存器中的数码的移动情况如式称为并行输出。寄存器中的数码的移动情况如表表7. 12所所示。示。 常用的八位串行输人常用的八位串行输人/并行输出的集成移位寄存器有并行输出的集成移位寄存器有74HC164 , 74HC194等。当需要更多位数的移位寄存器等。当需要更多位数的移位寄存器时，可以采用多片集成电路连接的方法。时，可以采用多片集成电路连接的方法。上一页 下一页返回48项目实施项目实施 一、理论知识一、理论知识(六六)数字显示与译码器数字显示与译码器1.数码显示管数码显示管1)半导体数码管半导体数码管常见的半导体发光二极管常见的半导体发光二极管( LED)是一种能将电
56、信号转换成光是一种能将电信号转换成光信号的结型电控发光器。其内部结构是由磷砷化稼等半导体信号的结型电控发光器。其内部结构是由磷砷化稼等半导体材料组成的材料组成的PN结。结。上一页 下一页返回49项目实施项目实施 一、理论知识一、理论知识当当PN结正向导通时，辐射发光。辐射波长决定了发光颜色，通常有结正向导通时，辐射发光。辐射波长决定了发光颜色，通常有红、绿、橙、黄等颜色。最常见的是红色。半导体数码管是由多个红、绿、橙、黄等颜色。最常见的是红色。半导体数码管是由多个半导体发光二极管封装而成的，它的每一段笔画对应于一个半导体半导体发光二极管封装而成的，它的每一段笔画对应于一个半导体发光二极管。半导
57、体分段式数码管是利用各发光段的不同组合来显发光二极管。半导体分段式数码管是利用各发光段的不同组合来显示不同的数字的。如七段全亮时，显示数字示不同的数字的。如七段全亮时，显示数字8; b, c, f, g段点亮时，段点亮时，显示显示4等等如如图图7.52 (a)所示为半导体数码管的结构示意和引脚图所示为半导体数码管的结构示意和引脚图。共阳极接法和共阴极接法。例如，共阳极接法和共阴极接法。例如，B S201就是一种七段共阴极半就是一种七段共阴极半导体数码管导体数码管(还带有一个小数点还带有一个小数点h)，内部接线图如，内部接线图如图图7. 52 (b)所所示示;BS204内部是共阳极接法，共阳极接
58、法的内部接线图如内部是共阳极接法，共阳极接法的内部接线图如图图7. 53所示，在实际使用时，必须加限流电阻。所示，在实际使用时，必须加限流电阻。半导体数码管内部有两种接法，即共阳极接法和共阴极接法。半导体数码管内部有两种接法，即共阳极接法和共阴极接法。半导体数码管的优点是工作电压低半导体数码管的优点是工作电压低(1.71.9V)、体积小、可靠高、体积小、可靠高、寿命长寿命长(大于大于10000h)、响应速度快、响应速度快(10 ns)、颜色丰富等，缺点、颜色丰富等，缺点是耗电量比液晶数码管大是耗电量比液晶数码管大.上一页 下一页返回50项目实施项目实施 一、理论知识一、理论知识2)液晶数码管液
59、晶数码管目前，液晶显示器在汽车仪表中得到了广泛的使用。液晶显目前，液晶显示器在汽车仪表中得到了广泛的使用。液晶显示器是示器是“液态晶体液态晶体”的简称，是一种有机化合物。在一定温的简称，是一种有机化合物。在一定温度范围内，它既具有液体的流动性，又具有晶体的某些光学度范围内，它既具有液体的流动性，又具有晶体的某些光学特征，其透明度和颜色随电场、光、温度等外界条件的变化特征，其透明度和颜色随电场、光、温度等外界条件的变化而变化。因此，用液晶作显示器件，便可将上述外界条件的而变化。因此，用液晶作显示器件，便可将上述外界条件的变化显示出来。变化显示出来。2.数字显示电路数字显示电路数字显示电路现在都采
60、用集成器件。数字显示电路现在都采用集成器件。图图7. 54是一个计数、是一个计数、译码和显示电路图中，译码和显示电路图中，CC4518是加法计数器是加法计数器;CC4511是十是十进制码、七段锁存进制码、七段锁存/译码译码/驱动集成电路，驱动集成电路，上一页 下一页返回51项目实施项目实施 一、理论知识一、理论知识它把锁存器、译码器、驱动器集成在一个芯片上，功能较强。它把锁存器、译码器、驱动器集成在一个芯片上，功能较强。在在CC4511与显示器间要外接限流电阻。与显示器间要外接限流电阻。3.译码器译码器显示译码器将显示译码器将BCD代码泽成数码管所需要的相应高、低电平代码泽成数码管所需要的相应
61、高、低电平信号，使数码管显示出信号，使数码管显示出BCD代码所表示的对应代码所表示的对应l一进制数。显一进制数。显示译码器的种类和型号很多，现以示译码器的种类和型号很多，现以74 LS48和和CC4511为为例分别介绍如下。例分别介绍如下。74 LS48是中规模集成是中规模集成BCD码一七段译码一七段译码驱动器。其引脚排列图和逻辑符号图如码驱动器。其引脚排列图和逻辑符号图如图图7. 55所示。其所示。其中中A、B、C、D是是8421BCD码输入端，码输入端，a、b、c、d、e、f、g是七段译码器输出驱动信号，输出高电平有效，可直接是七段译码器输出驱动信号，输出高电平有效，可直接驱动共阴极数码管
62、。驱动共阴极数码管。 是使能端，它们起辅助是使能端，它们起辅助控制作用，从而增强了这个译码驱动器的功能。控制作用，从而增强了这个译码驱动器的功能。上一页 下一页返回52项目实施项目实施 一、理论知识一、理论知识(七七)数字钟电路分析数字钟电路分析数字电子钟是采用数字电路对数字电子钟是采用数字电路对“时时”、“分分”、“秒秒”数字数字显示的计时装置与传统的机械钟相比，它具有走时准确、显显示的计时装置与传统的机械钟相比，它具有走时准确、显示直观、无机械传动等优点，广泛应用于电子手表和车站、示直观、无机械传动等优点，广泛应用于电子手表和车站、码头、机场等公共场所的大型电子钟等。码头、机场等公共场所的
63、大型电子钟等。1.电路组成电路组成如如图图7. 56所示是数字钟的组成框图。由图可见，该数字钟所示是数字钟的组成框图。由图可见，该数字钟由秒脉冲发生器，六十进制由秒脉冲发生器，六十进制“秒秒”、“分分”计时计数器和二计时计数器和二十四进制十四进制“时时”计时计数器，时、分、秒译码显示电路，校计时计数器，时、分、秒译码显示电路，校时电路和报时电路等时电路和报时电路等5部分电路组成。部分电路组成。上一页 下一页返回53项目实施项目实施 一、理论知识一、理论知识2.电路工作原理电路工作原理1)秒信号发生电路秒信号发生电路 秒信号发生电路产生频率为秒信号发生电路产生频率为1 Hz的时间基准信号。数字钟
64、的时间基准信号。数字钟大多采用大多采用32768 (215) Hz石英晶体振荡器，经过石英晶体振荡器，经过15级二级二分频，获得分频，获得1 Hz的秒脉冲，秒脉冲信号发生电路如的秒脉冲，秒脉冲信号发生电路如图图7. 57所示。所示。CD4060的引脚排列如的引脚排列如图图7. 58所示，如所示，如表表7. 14所所示为示为CD4060的功能表，如的功能表，如图图7. 59所示为所示为CD4060的内部的内部逻辑框图。逻辑框图。上一页 下一页返回54项目实施项目实施 一、理论知识一、理论知识2)计数器电路计数器电路“秒秒”、“分分”、“时时”计数器电路均采用双计数器电路均采用双BCD同步加法同步
65、加法计数器计数器CD4518 ,如如图图7. 60所示所示“秒秒”、“分分”计数器是计数器是六十进制计数器，为了便于应用六十进制计数器，为了便于应用8421 BCD码显示译码器工码显示译码器工作，作，“秒秒”、“分分”个位采用十进制计数器，十位采用六进个位采用十进制计数器，十位采用六进制计数器。制计数器。“时时”计数器是二十四进制计数器，如计数器是二十四进制计数器，如图图7.61所所示。示。上一页 下一页返回55项目实施项目实施 一、理论知识一、理论知识3)译码、显示电路译码、显示电路“时时”、“分分”、“秒秒”的译码和显示电路完全相同，均使的译码和显示电路完全相同，均使用七段显示译码器用七段
66、显示译码器74 LS248直接驱动直接驱动LED数码管数码管LC5011-11。如。如图图7. 62所示为秒位译码、显示电路。所示为秒位译码、显示电路。74LS248和和LC5011-11的引脚排列如的引脚排列如图图7. 63所示。所示。4)校时电路校时电路校时电路如校时电路如图图7. 64所示所示“秒秒”校时采用等待时法。校时采用等待时法。“秒秒”校时采用等待时法。校时采用等待时法。上一页 下一页返回56项目实施项目实施 一、理论知识一、理论知识5)整点报时电路整点报时电路整点报时电路如整点报时电路如图图7.65所示，包括控制和音响两部分。每当所示，包括控制和音响两部分。每当“分分”和和“秒
67、秒”计数器计到计数器计到59分分51秒，自动驱动音响电路秒，自动驱动音响电路发出发出5次持续的鸣叫，前次持续的鸣叫，前4次音调低，最后一次音调高。最后次音调低，最后一次音调高。最后一声鸣叫结束，计数器正好为整点一声鸣叫结束，计数器正好为整点(“00”分分“00”秒秒)。上一页 下一页返回57项目实施项目实施 一、理论知识一、理论知识6)控制电路控制电路控制电路控制电路:每当分、秒计数器计到每当分、秒计数器计到59分分51秒，即秒，即时，开始鸣叫报时。此间，只有秒个位计数，所以时，开始鸣叫报时。此间，只有秒个位计数，所以上一页 下一页返回58项目实施项目实施 一、理论知识一、理论知识另外，时钟到
68、达另外，时钟到达51, 53, 55, 57和和59秒秒(即即)时就时就鸣叫。为此，将鸣叫。为此，将逻辑逻辑相与作为控制信号相与作为控制信号C:所以：所以：7)音响电路音响电路音响电路采用射极输出器音响电路采用射极输出器T去驱动扬声器，去驱动扬声器， 用来限流用来限流.上一页返回59项目实施项目实施 二、技能训练二、技能训练(一一)基本逻辑门电路测试基本逻辑门电路测试1.测试电路测试电路图图7. 66所示是型号为所示是型号为74 LS08，是一个四二输入与门集成，是一个四二输入与门集成芯片芯片;图图7. 67所示是型号为所示是型号为74LS32，是一个四二输入或门，是一个四二输入或门集成芯片。
69、集成芯片。图图7. 68所示是型号为所示是型号为74 LS00，是一个四二输入与非门集，是一个四二输入与非门集成芯片成芯片;图图7. 69所示是型号为所示是型号为74 LS04，是一个六反相器，是一个六反相器集成芯片。集成芯片。下一页返回60项目实施项目实施 二、技能训练二、技能训练2.仪器和器材仪器和器材数字电子技术实验装置数字电子技术实验装置74LS08、74 LS32、74 LS04(CD40106)、74 LS00(CD4011)3.训练步骤训练步骤 (1)与门电路。与门电路。74 LS08是四二输入与门电路，其管脚排列是四二输入与门电路，其管脚排列图如图如图图7. 66 (a)所示。
70、将其插入所示。将其插入IC插座中，输入端接逻辑插座中，输入端接逻辑电平开关，输出端接逻辑电平指示，电平开关，输出端接逻辑电平指示，14脚接脚接+5 V电源，电源，7脚接地，先测试第一个门电路的逻辑关系，接线方法如图脚接地，先测试第一个门电路的逻辑关系，接线方法如图7. 66 (b)所示。所示。LED电平指示灯亮为电平指示灯亮为1，灯不亮为，灯不亮为0。将结果。将结果记录在记录在表表7. 15中，判断是否满足中，判断是否满足Y=AB。上一页 下一页返回61项目实施项目实施 二、技能训练二、技能训练(2)或门电路。或门电路。74 LS32是四二输入或门电路，是四二输入或门电路，图图7. 67 (a
71、)为其管脚排列图。测试其逻辑功能的接线方法如为其管脚排列图。测试其逻辑功能的接线方法如图图7.67 (b)所示。所示。LED电平指示灯亮为电平指示灯亮为1,灯不亮为灯不亮为0。将结果记录在。将结果记录在表表7. 15中，判断是否满足中，判断是否满足Y=A +B。(3)与非门电路。与非门电路。74 LS00是四二输入与非门电路，是四二输入与非门电路，图图7. 68 (a)所示为其管脚排列，测试其逻辑功能的接线方法如所示为其管脚排列，测试其逻辑功能的接线方法如图图7.68 (b)所示。将结果记录在所示。将结果记录在表表7. 15中，判断是否满中，判断是否满足足 (4)非门电路。非门电路。74 LS
72、04是六反相器，管脚排列图如是六反相器，管脚排列图如图图7. 69 (a)所示，测试其逻辑功能的接线方法如所示，测试其逻辑功能的接线方法如图图7. 69 (b)所示。将结果记录在所示。将结果记录在表表7. 15中，判断是否满足中，判断是否满足上一页 下一页返回62项目实施项目实施 二、技能训练二、技能训练(二二)触发器功能测试触发器功能测试触发器是一个具有记忆功能的二进制信息存储器件，是构成触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即即“0”和，和，“1”，在一定的外界信号作用
73、下，可以从一个，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。稳定状态翻转到另一个稳定状态。1.测试电路测试电路 图图7.70(a)所示为由两个与非门交叉耦合构成的基本所示为由两个与非门交叉耦合构成的基本RS触触发器。基本发器。基本RS触发器具有置触发器具有置“0”、置、置“1”和和“保持保持”3种种功能。功能。图图7.70 (b)所示为功能测试电路。所示为功能测试电路。图图7. 71 (a)所示是所示是74 LS74的管脚排列图，该芯片中有的管脚排列图，该芯片中有两个两个D触发器。触发器。图图7.71 (b)所示为功能测试电路。所示为功能测试电路。上一页 下一页返回63项目
74、实施项目实施 二、技能训练二、技能训练2.仪器和器材仪器和器材数字电子技术实验装置数字电子技术实验装置74LS00(或或C 04011)、74 LS74(或或004013)3.训练步骤训练步骤1)测试基本测试基本RS触发器的逻辑功能触发器的逻辑功能按按图图7.70 (b)所示连接电路，用两个与非门组成基本所示连接电路，用两个与非门组成基本RS触触发器，输入端发器，输入端 接逻辑电平开关，输出端接逻辑电平开关，输出端Q、 接逻接逻辑电平显示，按辑电平显示，按表表7. 16的要求测试，并记录。的要求测试，并记录。2)测试测试D触发器的逻辑功能触发器的逻辑功能按按图图7.71(b)连接电路，将连接电
75、路，将 按逻辑电平开关，按逻辑电平开关，CP接单饮脉冲，按以下步骤进行测试。接单饮脉冲，按以下步骤进行测试。(1)测试测试 的复位、置位功能。的复位、置位功能。(2)测试测试D触发器的逻辑功能。触发器的逻辑功能。上一页 下一页返回64项目实施项目实施 二、技能训练二、技能训练(三三)计数、译码和显示电路计数、译码和显示电路1.测试电路测试电路图图7. 72所示为二十四进制计数、译码、显示电路。所示为二十四进制计数、译码、显示电路。2.仪器和器材仪器和器材数字电子技术实验装置数字电子技术实验装置 一台一台74LS161、74 LS00、74LS390、74LS08 74LS48 各一片各一片74
76、LS48、共阴极、共阴极LED数码管数码管 各两片各两片上一页 下一页返回65项目实施项目实施 二、技能训练二、技能训练3.实验步骤实验步骤1)测试测试74LS161的逻辑功能的逻辑功能按照按照图图7. 73接线，接线， 分别接逻分别接逻辑电平开关，辑电平开关， 接逻辑电平显示，接逻辑电平显示，CP接单次脉冲。接单次脉冲。按表按表5. 18进行逐项对比测试。进行逐项对比测试。清零清零保持保持并行送数并行送数计数计数上一页 下一页返回66项目实施项目实施 二、技能训练二、技能训练2)测试测试74LS390的逻辑功能的逻辑功能参考参考74 LS 161功能测试图功能测试图(图图7.73)，自己画出
77、，自己画出74 LS390(图图7.74)的功能测试接线图，分别完成的功能测试接线图，分别完成74LS390的二进制、五进制、十进制计数等功能测试。的二进制、五进制、十进制计数等功能测试。3)用用74 LS390构成二十四进制计数器构成二十四进制计数器如如图图7. 74所示是利用所示是利用74 LS390构成二十四进制计数器。构成二十四进制计数器。上一页 下一页返回67项目实施项目实施 二、技能训练二、技能训练(4)计数、译码和显示电路测试计数、译码和显示电路测试按按图图7. 72所示连接电路，连续给单次脉冲，观察数码管的所示连接电路，连续给单次脉冲，观察数码管的显示状态。显示状态。(四四)数
78、字钟制作与测试数字钟制作与测试1.电路电路如如图图7. 75所示为数字电子钟电路原理图。所示为数字电子钟电路原理图。2.实训设备与器件实训设备与器件元器件名称、规格型号和数量明细见元器件名称、规格型号和数量明细见表表7.19。上一页 下一页返回68项目实施项目实施 二、技能训练二、技能训练3.实训电路的安装与调试实训电路的安装与调试按照按照图图7. 75所示的数字电子钟电路原理图，参考所示的数字电子钟电路原理图，参考图图7. 76所所示的数字钟印刷板图和示的数字钟印刷板图和图图7. 77所示的数字钟元器件布局图所示的数字钟元器件布局图进行设计安装，用常规工艺安装好电路。检查确认电路安装进行设计
79、安装，用常规工艺安装好电路。检查确认电路安装无误后，接通电源，逐级调试。无误后，接通电源，逐级调试。上一页 下一页返回69项目实施项目实施 二、技能训练二、技能训练1)秒信号发生电路调试秒信号发生电路调试2)计数器的调试计数器的调试3)译码显示电路的调试译码显示电路的调试4)校时电路的调试校时电路的调试5)整点报时电路的调试整点报时电路的调试4.编写项目报告编写项目报告1)报告要求报告要求(1)项目目的。项目目的。(2)完成项目使用仪器清单。完成项目使用仪器清单。(3)画出项目电路图，标明元件数值，并列出元器件清单。画出项目电路图，标明元件数值，并列出元器件清单。(4)画出项目电路接线工艺图、
80、印制板图。画出项目电路接线工艺图、印制板图。上一页 下一页返回70项目实施项目实施 二、技能训练二、技能训练(5)列出设计或计算过程。列出设计或计算过程。(6)测试结果分析。测试结果分析。(7)心得体会。心得体会。2)成果形式成果形式(1)实物作品。实物作品。(2)项目报告书。项目报告书。上一页 下一页返回71项目实施项目实施 二、技能训练二、技能训练3)评分标准评分标准(1)设计过程。设计过程。( 40分分)设计思路是否正确、简洁明了设计思路是否正确、简洁明了;学习态度是否认真、严格遵守学习态度是否认真、严格遵守各项纪律、表现出色。各项纪律、表现出色。(2)实物焊接、调试。实物焊接、调试。(
81、40分分)元器件布置、排列的归整性，焊点的均匀性和光洁度，是否元器件布置、排列的归整性，焊点的均匀性和光洁度，是否会自行调试等。会自行调试等。(3) 设计报告书。设计报告书。(20分分)是否满足报告规定内容的要求及工整性等。是否满足报告规定内容的要求及工整性等。上一页返回72表表7.1返回73表表7.2三种基本逻辑门三种基本逻辑门返回74图图7.2复合逻辑电路复合逻辑电路返回75图图7. 3异或门电路异或门电路返回76图图7. 4同或门电路同或门电路返回77表表7. 3几种常见的复合逻辑关系几种常见的复合逻辑关系返回78图图7.5 74LS00四二输入与非门的逻四二输入与非门的逻辑电路芯片结构
82、及引脚辑电路芯片结构及引脚返回79图图7.6 74LS20的引脚排列图的引脚排列图返回80图图7.7 74LS08的引脚排列图的引脚排列图返回81图图7.8 74LS04的引脚排列图的引脚排列图返回82图图7.9 74LS02的引脚排列图的引脚排列图返回83图图7. 13电源滤波电源滤波返回84图图7. 14 CD4011(四二输入与非门四二输入与非门)返回85图图7. 15 CD40106(六输入反相器六输入反相器)返回86图图7. 16 CC4016的引脚排列图的引脚排列图返回87图图7. 17 CC4016的逻辑符号的逻辑符号返回88表表7. 4模拟开关真值表模拟开关真值表返回89图图7
83、.18基本基本RS触发器触发器返回90表表7. 5基本基本RS触发器功能表触发器功能表返回91图图7.19同步同步RS触发器触发器返回92表表7. 6同步同步RS触发器功能表触发器功能表返回93图图7.20主从主从RS触发器的框图及符号触发器的框图及符号返回94图图7. 21 JK触发器转换为触发器转换为D触发器触发器返回95图图7. 24 D触发器转换为触发器转换为T触发器触发器返回96图图7.25 74LS112双双JK触发器的引触发器的引脚排列图和逻辑符号图脚排列图和逻辑符号图返回97表表7. 7 JK触发器触发器(74LS112)功能表功能表返回98图图7.26 74LS74双双D触发
84、器的引脚触发器的引脚排列图和逻辑符号图排列图和逻辑符号图返回99表表7.8 D触发器触发器(74 LS74)功能表功能表返回100图图7.28例例7.1返回101图图7.29 D触发器波形图触发器波形图返回102图图7.38 74LS161引脚排列图引脚排列图返回103表表7. 9 74LS161集成计数器功能表集成计数器功能表返回104图图7. 40 CD4518引脚排列图引脚排列图返回105图图7. 41 74LS390管脚排列图管脚排列图返回106表表7.11返回下一页107表表7.11续表续表返回上一页108图图7. 42十二进制计数器状态转换图十二进制计数器状态转换图返回109图图7
85、.43 74LS161构成十二进制计数构成十二进制计数器器返回110图图7.44 74LS161构成构成256进制计数进制计数器器返回111图图7.45返回112图图7.46返回113图图7.47返回114图图7.48返回115图图7. 49数码寄存器逻辑图数码寄存器逻辑图返回116图图7. 50单向移位数码寄存器逻辑图单向移位数码寄存器逻辑图返回117图图7. 52数码管数码管返回118图图7.53返回119图图7. 54计数、译码和显示电路计数、译码和显示电路返回120图图7. 55引脚排列图和逻辑符号图引脚排列图和逻辑符号图返回121图图7. 56数字钟的组成框图数字钟的组成框图返回12
86、2图图7. 57秒脉冲发生器秒脉冲发生器返回123图图7.60“秒秒”“分分”计数器计数器返回124图图7.63 74LS248和和LC5011-11的引的引脚排列脚排列返回125图图7. 64校时电路校时电路返回126图图7.65返回127图图7.66与门管脚排列图及逻辑功能与门管脚排列图及逻辑功能测试接线图测试接线图返回128图图7.67或门管脚排列图及逻辑功能或门管脚排列图及逻辑功能测试接线图测试接线图返回129图图7.68与非门管脚排列图及逻辑功与非门管脚排列图及逻辑功能测试接线图能测试接线图返回130图图7.69非门管脚排列图及逻辑功能非门管脚排列图及逻辑功能测试接线图测试接线图返回
87、131表表7. 15门电路逻辑功能表门电路逻辑功能表返回132图图7.70与非门构成基本与非门构成基本RS触发器触发器返回133图图7.72计数、译码和显示电路综合计数、译码和显示电路综合应用接线图应用接线图返回134图图7.74 74LS390实现二十四进制计实现二十四进制计数数返回135图图7. 75数字电子钟电路原理图数字电子钟电路原理图返回136表表7.19元器件名称、规格型号和数元器件名称、规格型号和数量明细表量明细表返回137图图7.76 数字电子钟印刷版图数字电子钟印刷版图返回138图图7.77 数字电子钟元件分布图数字电子钟元件分布图返回139表表7.1进制数与进制数与8421
88、BCD码的对应码的对应关系关系返回140图图7. 23 JK触发器转换为触发器转换为T触发器触发器返回141图图7. 24 D触发器转换为触发器转换为T触发器触发器返回142图图7.27 74LS175四四D触发器的触发器的 引脚排列图引脚排列图返回143图图7. 34二进制加法计数器波形图二进制加法计数器波形图返回144图图7. 35二进制加法计数器状态转换二进制加法计数器状态转换图图返回145图图7. 36二进制减法计数器波形图二进制减法计数器波形图返回146图图7. 37二进制减法计数器状态转换二进制减法计数器状态转换图图返回147图图7. 39十进制计数器状态转换图十进制计数器状态转换
89、图返回148表表7. 10 CD4518集成块功能表集成块功能表返回149表表7.12移位寄存器的数码移动表移位寄存器的数码移动表返回150图图7.58 CD4060的引脚排列的引脚排列返回151图图7.59 CD4060的内部逻辑框图的内部逻辑框图返回152表表7.14 CD4060的功能表的功能表返回153图图7.61“时时”计数器计数器返回154图图7.62秒位译码器、显示电路秒位译码器、显示电路返回155图图7. 71 74LS74逻辑功能测试图逻辑功能测试图返回156表表7.16基本基本RS触发器功能测试表触发器功能测试表返回157图图7.22 JK触发器转换为触发器转换为T触发器触发器返回158图图7.73 功能测试图功能测试图返回159
