《微机原理第2章-微处理器.ppt》由会员分享，可在线阅读，更多相关《微机原理第2章-微处理器.ppt（148页珍藏版）》请在金锄头文库上搜索。
1、微机原理与接口技术北京航空航天大学电子信息工程学院刘久文、秦红磊、金天第二章第二章 微处理器微处理器（MicroprocessorMicroprocessor） 计算机的大脑计算机的大脑PC/PC/XTXT计算计算计算计算机机机机的基的基的基的基本结本结本结本结构构构构美国为超越摩尔定律部署新计划美国为超越摩尔定律部署新计划NSFNSFNSFNSF：摩尔定律将在：摩尔定律将在：摩尔定律将在：摩尔定律将在10101010到到到到20202020年后达到物理和概念上的极限年后达到物理和概念上的极限年后达到物理和概念上的极限年后达到物理和概念上的极限基于现有的硅技术，摩尔定律将在今后基于现有的硅技术
2、，摩尔定律将在今后10到到20年中达到极限。摩尔定律是由英特尔公司年中达到极限。摩尔定律是由英特尔公司的创始人之一戈登的创始人之一戈登摩尔摩尔1965年提出的。他指年提出的。他指出芯片上可以容纳的晶体管数量每隔出芯片上可以容纳的晶体管数量每隔18个月会个月会翻一番，相应的计算能力也随之翻番。翻一番，相应的计算能力也随之翻番。近日，美国国家科学基金会（近日，美国国家科学基金会（NSF）向美）向美国政府申请了国政府申请了2000万美元的经费用于万美元的经费用于2009年年的财政规划，计划启动一个名为超越摩尔定律的财政规划，计划启动一个名为超越摩尔定律的科学与工程（的科学与工程（Scienceand
3、EngineeringBeyondMooresLaw，SEBML）项目。该）项目。该项目将用于资助那些可以取代当前硅技术的研项目将用于资助那些可以取代当前硅技术的研究。究。通常，提高晶体管性能的方法是减小分隔通常，提高晶体管性能的方法是减小分隔晶体管各部分的栅氧化层或绝缘体的厚度。而晶体管各部分的栅氧化层或绝缘体的厚度。而在不远的将来在不远的将来8到到10年内，栅氧化层的厚年内，栅氧化层的厚度将被减小到能作为有效绝缘体的极限。度将被减小到能作为有效绝缘体的极限。下一代技术下一代技术晶体管性能与其大小相关晶体管性能与其大小相关晶体管越小，性能越好。碳晶体管越小，性能越好。碳纳米管技术能用于制造更
4、小的晶体管。纳米管技术能用于制造更小的晶体管。Foster说：说：“碳纳米碳纳米管使得我们可以生产比目前小得多的晶体管。管使得我们可以生产比目前小得多的晶体管。”碳纳米管还可以用于连接电路。这要求电路具有容错能力，碳纳米管还可以用于连接电路。这要求电路具有容错能力，对芯片结构的研究提出了新的要求。对芯片结构的研究提出了新的要求。Foster表示，芯片结构表示，芯片结构将成为将成为“超越摩尔定律超越摩尔定律”的重要组成部分。的重要组成部分。量子计算可以提供大规模计算能力。量子计算利用物质量子计算可以提供大规模计算能力。量子计算利用物质原子和分子原子和分子以超级计算的速度处理海量任务。离子是量以超
5、级计算的速度处理海量任务。离子是量子计算机中量子位（子计算机中量子位（qubits）应用的理想选择。）应用的理想选择。Foster说：说：“我们现在可以在非常低的温度下捕获单个离子，并把它们用我们现在可以在非常低的温度下捕获单个离子，并把它们用作量子位，但实际应用中可能需要满满一屋子的设备。这方面作量子位，但实际应用中可能需要满满一屋子的设备。这方面显然还有很大的上升空间，很有前景。显然还有很大的上升空间，很有前景。”并行性是量子计算的一大特点，因此量子计算的发展需要并行性是量子计算的一大特点，因此量子计算的发展需要并行编程技术的提高。而人们从上世纪并行编程技术的提高。而人们从上世纪70年代就
6、开始研究并年代就开始研究并行计算，但进展缓慢。行计算，但进展缓慢。IntelIntel微处理器技术发展概况微处理器技术发展概况l2020世纪世纪8080年代年代IBMIBM公司以公司以Intel 8086/8088Intel 8086/8088作为作为核心核心处理器研制出个人计算机处理器研制出个人计算机IBM PCIBM PC， Intel Intel微处理微处理器成为市场主流器成为市场主流。l1985年Intel推出80386微处理器，完成微处理器，完成1616位结构位结构向向3232位结构的转换，位结构的转换，386386是一个里程碑。是一个里程碑。l19891989年年IntelInte
7、l推出推出8048680486微处理器，片内集成了微处理器，片内集成了CacheCache和浮点部件，基本指令用硬线逻辑实现，指和浮点部件，基本指令用硬线逻辑实现，指令执行效率大大提高，比令执行效率大大提高，比386386快快2-32-3倍。倍。l19931993年年IntelIntel推出推出PentiumPentium处理器，采用处理器，采用0.8um0.8um双极双极性互补氧化物半导体性互补氧化物半导体( (BiCMOSBiCMOS：Complementary Complementary Metal Oxide Semiconductor)Metal Oxide Semiconducto
8、r)技术技术, ,集成集成310310万个晶万个晶体管，总线频率为体管，总线频率为60MHz60MHz和和66MHz66MHz两种。两种。集成电路发展历史集成电路发展历史l早在英特尔公司诞生前，集成电路技术就已经被发明。早在英特尔公司诞生前，集成电路技术就已经被发明。1947年，年，AT&T贝尔实验室的三位科学家发明了晶体管，晶体管的出现，贝尔实验室的三位科学家发明了晶体管，晶体管的出现，迅速替代电子管占领了世界电子领域。随后，晶体管电路不断迅速替代电子管占领了世界电子领域。随后，晶体管电路不断向微型化方向发展。向微型化方向发展。l1957年，美国科学家达默提出年，美国科学家达默提出“将电子设
9、备制作在一个没有引将电子设备制作在一个没有引线的固体半导体板块中线的固体半导体板块中”的大胆技术设想，这就是半导体集成的大胆技术设想，这就是半导体集成电路的核心思想。电路的核心思想。l1958年，美国德克萨斯州仪器公司的工程师基尔比年，美国德克萨斯州仪器公司的工程师基尔比(Jack Kilby)在一块半导体硅晶片上将电阻、电容等分立元件集成在在一块半导体硅晶片上将电阻、电容等分立元件集成在里面，制成世界上第一片集成电路。也正因为这件事，里面，制成世界上第一片集成电路。也正因为这件事，2000年年的诺贝尔物理奖颁发给了已退休的基尔比。的诺贝尔物理奖颁发给了已退休的基尔比。 l1959年，美国仙童
10、公司的诺伊斯用一种平面工艺制成半导体集年，美国仙童公司的诺伊斯用一种平面工艺制成半导体集成电路，从此开启了集成电路比黄金还诱人的时代。其后，摩成电路，从此开启了集成电路比黄金还诱人的时代。其后，摩尔、诺宜斯、葛洛夫这三个尔、诺宜斯、葛洛夫这三个“伙伴伙伴”离开原来的仙童公司，一离开原来的仙童公司，一起开创事业起开创事业筹建一家他们自已的公司。三人一致认为，最筹建一家他们自已的公司。三人一致认为，最有发展潜力的半导体市场是计算机存储器芯片市场。有发展潜力的半导体市场是计算机存储器芯片市场。 英特尔元老（英特尔元老（英特尔元老（英特尔元老（Intel:IntegretedIntel:Integre
11、tedIntel:IntegretedIntel:Integreted Electronics Electronics Electronics Electronics）摩尔诺宜斯 葛洛夫 IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史1971年，第一个微处理器4004 IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史1974年，比4004运算能力强2倍，制作了“Mark-8(马克八号)”计算机 IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史
12、微处理器发展历史1974年，16位地址线和8位数据线。IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史1978年，标志着x86王朝的开始。80878088IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史8086的协处理器使用使用80888088的笔记本的笔记本128KB RAM，3.5寸 360KB或720KB软驱，5MB硬盘。IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史 集成了14.3万只晶体管、16位字长，时钟频率由最初
13、的6MHz逐步提高到20MHz。其内部和外部数据总线皆为16位，地址总线24位。与8086相比，80286寻址能力达到了16MB。 80286内部内部80286电脑IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史 1985年，英特尔再度发力推出了80386处理器。386集成了27万5千只晶体管，超过了4004芯片的一百倍。并且386还是英特尔第一种32位处理器，同时也是第一种具有“多任务”功能的处理器 。 80386内部内部IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史 1989年
14、，英特尔发布了486处理器。80486处理器集成了125万个晶体管，时钟频率由25MHz逐步提升到33MHz、40MHz、50MHz及后来的100Mhz。80486也是英特尔第一个内部包含数字协处理器的CPU，并在x86系列中首次使用了RISC(Reduced instruction set computer) 技术，从而提升了每时钟周期执行指令的速度。486还采用了突发总线方式，大大提高了处理器与内存的数据交换速度。IntelIntelIntelIntel微处理器发展历史微处理器发展历史微处理器发展历史微处理器发展历史80486内部内部IntelIntelIntelIntel微处理器发展历史
15、微处理器发展历史微处理器发展历史微处理器发展历史 1993年，英特尔发布了Pentium(奔腾)处理器。Pentium处理器集成了310万个晶体管，最初推出的初始频率是60MHz、66MHz，后来提升到200MHz以上。第一代的Pentium代号为P54C，其后又发布了代号为P55C，内建MMX(多媒体指令集)的新版Pentium处理器。 PentiumPro的核心的核心 1995年秋天，英特尔发布了Pentium Pro处理器。Pentium PRO是英特尔首个专门为32位服务器、工作站设计的处理器，可以应用在高速辅助设计、机械引擎、科学计算等领域。英特尔在Pentium PRO的设计与制造
16、上又达到了新的高度，总共集成了550万个晶体管，并且整合了高速二级缓存芯片。 Pentium MMX是英特尔在Pentium内核基础上改进，最大的特点是增加了57条MMX指令。这些指令专门用来处理音视频相关的计算，目的是提高CPU处理多媒体数据的效率。 19971997年英特尔发布了年英特尔发布了Pentium IIPentium II处理器。其内部集成了处理器。其内部集成了750750万个晶体管，并整合了万个晶体管，并整合了MMXMMX指令集技术，可以更快更流畅的播指令集技术，可以更快更流畅的播放影音放影音VideoVideo，AudioAudio以及图像等多媒体数据。以及图像等多媒体数据。
17、Pentium IIPentium II首次首次引入了引入了S.E.CS.E.C封装封装(Single Edge Contact)(Single Edge Contact)技术，将高速缓存与处技术，将高速缓存与处理器整合在一块理器整合在一块PCBPCB板上。板上。 19991999年，英特尔发布了年，英特尔发布了Celeron(Celeron(赛扬赛扬) )处理器。简单的说，处理器。简单的说，CeleronCeleron与与Pentium IIPentium II并没有本质上的不同，因为它们的内核是一并没有本质上的不同，因为它们的内核是一样的，最大的区别在于高速缓存上。完全没有二级缓存的样的，
18、最大的区别在于高速缓存上。完全没有二级缓存的CeleronCeleron处理器效能极差，因此很快英特尔就调整战略：将处理器效能极差，因此很快英特尔就调整战略：将CeleronCeleron处理器的二级缓存设定为只有处理器的二级缓存设定为只有Pentium IIPentium II的一半的一半( (也就是也就是128KB)128KB)，这样既有合理的效能，又有相对低廉的售价，这样既有合理的效能，又有相对低廉的售价 19991999年英特尔发布了年英特尔发布了Pentium IIIPentium III处理器。从处理器。从Pentium IIIPentium III开始，开始，英特尔又引入了英特尔
19、又引入了7070条新指令，主要用于因特网流媒体扩展条新指令，主要用于因特网流媒体扩展( (提升提升网络演示多媒体流、图像的性能网络演示多媒体流、图像的性能) )、3D3D、流式音频、视频和语音、流式音频、视频和语音识别功能的提升。识别功能的提升。 20002000年英特尔发布了年英特尔发布了Pentium 4Pentium 4处理器。用户使用基于处理器。用户使用基于Pentium 4Pentium 4处理器的个人电脑，可以创建专业品质的影片，透过处理器的个人电脑，可以创建专业品质的影片，透过因特网传递电视品质的影像，实时进行语音、影像通讯，实时因特网传递电视品质的影像，实时进行语音、影像通讯，
20、实时3D3D渲染，快速进行渲染，快速进行MP3MP3编码解码运算，在连接因特网时运行多个编码解码运算，在连接因特网时运行多个多媒体软件。多媒体软件。 Pentium4 Pentium 4Pentium 4处理器集成了处理器集成了处理器集成了处理器集成了42004200万个晶体管，到了改进版的万个晶体管，到了改进版的万个晶体管，到了改进版的万个晶体管，到了改进版的Pentium 4(Northwood)Pentium 4(Northwood)更是集成了更是集成了更是集成了更是集成了5 5千千千千5 5百万个晶体管；并且百万个晶体管；并且百万个晶体管；并且百万个晶体管；并且开始采用开始采用开始采用
21、开始采用0.180.18微米进行制造，初始速度就达到了微米进行制造，初始速度就达到了微米进行制造，初始速度就达到了微米进行制造，初始速度就达到了1.5GHz1.5GHz。Pentium 4Pentium 4还引入了还引入了NetBurstNetBurst新结构，以下是新结构，以下是NetBurstNetBurst结构带结构带来的好处：来的好处：1.1.较快的系统总线较快的系统总线(Faster System Bus)(Faster System Bus)；2.2.高级传输缓存高级传输缓存(Advanced Transfer Cache)(Advanced Transfer Cache)；3.3
22、.高级动态执行高级动态执行(Advanced Dynamic Execution) (Advanced Dynamic Execution) (包含执行包含执行追踪缓存追踪缓存Execution Trace CacheExecution Trace Cache、高级分支预测、高级分支预测Enhanced Enhanced Branch Prediction)Branch Prediction)4.4.超长管道处理技术超长管道处理技术(Hyper Pipelined Technology)(Hyper Pipelined Technology)；5.5.快速执行引擎快速执行引擎(Rapid Ex
23、ecution Engine)(Rapid Execution Engine)；6.6.高级浮点以及多媒体指令集高级浮点以及多媒体指令集(SSE2)(SSE2)等等。等等。Pentium4Xeon 2001年英特尔发布了Itanium(安腾)处理器。Itanium处理器是英特尔第一款64位元的产品。这是为顶级、企业级服务器及工作站设计的，在Itanium处理器中体现了一种全新的设计思想，完全是基于平行并发计算而设计(EPIC)，包括电子交易安全处理、超大型数据库、电脑辅助机械引擎、尖端科学运算等 2003年英特尔发布了Pentium M处理器。 2003年英特尔发布了Pentium M处理器。
24、英特尔Pentium M处理器结合了855芯片组家族与Intel PRO/Wireless2100网络联机技术，成为英特尔Centrino(迅驰)移动运算技术的最重要组成部分。Pentium M处理器可提供高达1.60GHz的主频速度，并包含各种效能增强功能，如：最佳化电源的400MHz系统总线、微处理作业的融合(Micro-OpsFusion)和专门的堆栈管理器(Dedicated Stack Manager)，这些工具可以快速执行指令集并节省电力。更关键的是，Pentium M处理器加上802.11的无线WiFi技术，就构成了英特尔Centrino(迅驰)移动运算技术的整套解决方案。这样不
25、仅具备了节能、长续航时间的优点，更领导了目前流行的无线网络风尚。 Mobile CeleronAMDAMD微处理器微处理器AMD8080AMD8088-2-BQA AMDD8086AMDAMD微处理器微处理器AMDAMD微处理器微处理器AMDAMD微处理器微处理器国产的国产的CPU龙芯龙芯 龙芯一号CPU是神州龙芯公司推出的兼顾通用及嵌入式CPU特点的新一代32位CPU，是以中国科学院计算技术研究所研制的通用CPU为核心，由神州龙芯公司拥有知识产权。基于0.18微米CMOS工艺的龙芯一号32位微处理器的投片成功，并通过了以SPEC CPU2000为代表的一批性能和功能测试程序的严格测试，标志着
26、我国在现代通用微处理器设计方面实现了“零”的突破， 打破了我国长期依赖国外CPU产品的无“芯”的历史，也标志着国产安全服务器CPU和通用的嵌入式微处理器产业化的开始。 龙芯一号CPU可以运行大量的现有应用软件与开发工具。支持最新版本的Linux、VxWork，Windows CE等操作系统。基于龙芯一号CPU的服务器，可以运行Apache Web、FTP、Email、NFS、X-Window等服务器软件。 神州龙芯公司将推出GS32L、GS32I、GS32M低、中、高三个系列的龙芯微处理器，龙芯系列微处理器可广泛应用于工业控制、信息家电、通讯、网络设备、PDA、网络终端、存储服务器、安全服务器
27、等产品上。 Apple计算机计算机 Macintosh计算机计算机 Macintosh计算机计算机 最近的Apple电脑本章内容本章内容第一节：微处理器的性能指标第一节：微处理器的性能指标第一节：微处理器的性能指标第一节：微处理器的性能指标 第二节：第二节：第二节：第二节：80868086的内部结构和功能的内部结构和功能的内部结构和功能的内部结构和功能第三节：第三节：第三节：第三节：80868086的外部管脚及其功能的外部管脚及其功能的外部管脚及其功能的外部管脚及其功能第四节：第四节：第四节：第四节：80868086的存储器结构和存储方式的存储器结构和存储方式的存储器结构和存储方式的存储器结构
28、和存储方式第五节：第五节：第五节：第五节：80868086的操作时序和工作模式的操作时序和工作模式的操作时序和工作模式的操作时序和工作模式第六节：第六节：第六节：第六节：PentiumPentium微处理器结构及微机的体系结构微处理器结构及微机的体系结构微处理器结构及微机的体系结构微处理器结构及微机的体系结构第一节：微处理器的性能指标第一节：微处理器的性能指标1.字长字长2.指令数指令数3.基本指令执行的时间基本指令执行的时间4.访存空间访存空间5.构成多处理器的能力构成多处理器的能力第二节：第二节：8086的内部结构和功能的内部结构和功能8086/8088微处理器微处理器8086：Intel
29、系列的系列的16位微处理器，位微处理器，16条数据线、条数据线、20条条地址线，可寻址地址范围地址线，可寻址地址范围220=1MB，80868086工作时，只工作时，只要一个要一个 5V 5V 电源和一个时钟，时钟频率为电源和一个时钟，时钟频率为5MHz5MHz 。8088：内部与内部与8086兼容，也是一个兼容，也是一个16位微处理器，只位微处理器，只是外部数据总线为是外部数据总线为8位，所以称为准位，所以称为准16位微处理器。位微处理器。它它具有包括乘法和除法的具有包括乘法和除法的1616位运算指令，所以能处理位运算指令，所以能处理1616位数据，还能处理位数据，还能处理8 8位数据。位数
30、据。80888088有有2020根地址线，所以根地址线，所以可寻址的地址空间达可寻址的地址空间达2 22020即即1M1M字节。字节。 8086微处理器的内部结构微处理器的内部结构 8086 8086从功能上可分为两部分，即从功能上可分为两部分，即总线接口部件总线接口部件BIUBIU(Bus(Bus Interface Unit) Interface Unit)负责和总线端口及存储器交换负责和总线端口及存储器交换数据，数据，执行部件执行部件EUEU（Execution Unit)Execution Unit)负责指令的执行负责指令的执行 算术逻辑单元（运算器）算术逻辑单元（运算器） 8 8个通
31、用寄存器个通用寄存器 1 1个标志寄存器个标志寄存器 EUEU部分控制电路部分控制电路执行部件执行部件EUEU总线接口部件总线接口部件BIUBIU 四个段地址寄存器四个段地址寄存器 1616位指令指针寄存器位指令指针寄存器(IP)(IP) 2020位地址加法器位地址加法器 6 6字节的指令队列缓存器字节的指令队列缓存器1、总线接口部件功能、总线接口部件功能（1）从取指令送到指令队列。）从取指令送到指令队列。（2）CPU执行指令时，到指定的位置取操作数，并将其送至执行指令时，到指定的位置取操作数，并将其送至要求的位置单元中。要求的位置单元中。总线接口部件的组成：总线接口部件的组成：（1）、四个段
32、地址寄存器）、四个段地址寄存器 CS，16位代码段寄存器；位代码段寄存器；( Code Segment) DS，16位数据段寄存器；位数据段寄存器；(Data Segment) ES，16位附加段寄存器；位附加段寄存器；(Extra Segment) SS，16位堆栈段寄存器。位堆栈段寄存器。(Stack Segment)（2）16位指令指针寄存器位指令指针寄存器IP( Instruction Pointer)。（3）20位的地址加法器。位的地址加法器。（4）六字节的指令队列缓冲器。）六字节的指令队列缓冲器。说明：说明：（1）、指令队列缓冲器：）、指令队列缓冲器：在执行指令的同时，将取下一条指
33、令，在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。并放入指令队列缓冲器中。CPU执行完一条指令后，可以指令执行完一条指令后，可以指令下一条指令（流水线技术）。提高下一条指令（流水线技术）。提高CPU效率。效率。（2）、地址加法器：）、地址加法器：产生产生20位地址。位地址。CPU内无论是段地址寄存内无论是段地址寄存器还是偏移量都是器还是偏移量都是16位的，通过地址加法器产生位的，通过地址加法器产生20位地址。位地址。2、执行部件、执行部件（1）从指令队列中取出指令。）从指令队列中取出指令。（2）对指令进行译码，发出相应相应的控制信号。）对指令进行译码，发出相应相应的控制信号。（3）
34、接收由总线接口送来的数据或发送数据至接口。）接收由总线接口送来的数据或发送数据至接口。（4）进行算术运算。）进行算术运算。执行部件的组成：执行部件的组成：（1）四个通用寄存器）四个通用寄存器AX、BX、CX、DX。 四个通用寄存器都是四个通用寄存器都是16位或作两个位或作两个8位来使用。位来使用。（2）专用寄存器）专用寄存器 SP-堆栈指针寄存器堆栈指针寄存器 BP-基址指针寄存器基址指针寄存器 DI-目的变址寄存器目的变址寄存器 SI- 源变址寄存器源变址寄存器（3）算术逻辑单元）算术逻辑单元ALU 完成完成8位或者位或者16位二进制算术和逻辑运算，计算偏移量。位二进制算术和逻辑运算，计算偏
35、移量。（4）数据暂存寄存器）数据暂存寄存器 协助协助ALU完成运算，暂存参加运算的数据。完成运算，暂存参加运算的数据。（5）执行部件的控制电路）执行部件的控制电路 从总线接口的指令队列取出指令操作码，通过译码电路分析，从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制发出相应的控制命令，控制ALU数据流向。数据流向。（6）标志寄存器：）标志寄存器： 16位寄存器，其中有位寄存器，其中有7位未用。位未用。D15D0 OF DF IF TF SF ZF AF PF CF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志单单步步中中断
36、断中中断断允允许许方方向向标标志志溢溢出出标标志志1-有进、借位有进、借位0-无进、借位无进、借位1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位1-结果为结果为00-结果不为结果不为0：CF: Carry FlagCF: Carry FlagPF: Parity FlagPF: Parity FlagAF: Auxiliary Carry FlagAF: Auxiliary Carry FlagZF: Zero FlagZF: Zero FlagSF: Sign FlagSF: S
37、ign FlagTF: Trap FlagTF: Trap FlagIF: Interrupt-Enable FlagIF: Interrupt-Enable FlagDF: Direction FlagDF: Direction FlagOF: Overflow FlagOF: Overflow Flag8086微处理器的内部结构微处理器的内部结构3、8086/8088CPU执行程序的操作过程执行程序的操作过程（1）、）、20位地址的形成，并将此地址送至程序存储器指定单元，位地址的形成，并将此地址送至程序存储器指定单元，从该单元取出指令字节，依次放入指令队列中。从该单元取出指令字节，依次放入
38、指令队列中。（2）、每当）、每当8086的指令队列中有的指令队列中有2个空字节，个空字节，8088指令队列中指令队列中有有1个空字节时，总线接口部件就会自动取指令至队列中。个空字节时，总线接口部件就会自动取指令至队列中。（3）、执行部件从总线接口的指令队列首取出指令代码，执行）、执行部件从总线接口的指令队列首取出指令代码，执行该指令。该指令。（4）、当队列已满，执行部件又不使用总线时，总线接口部件）、当队列已满，执行部件又不使用总线时，总线接口部件进入空闲状态。进入空闲状态。（5）、执行转移指令、调用指令、返回指令时，先清空队列内）、执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执
39、行的指令放入队列中。容，再将要执行的指令放入队列中。 根据所连的存储器和外设规模的不同，使根据所连的存储器和外设规模的不同，使80868086可以在两种模式可以在两种模式下工作：下工作： 系统的最小模式：系统的最小模式：只有一只有一8086/8088CPU。系统的最大模式：系统的最大模式：两个或两个以上的两个或两个以上的CPU，一个，一个CPU8086/8088，另，另一个为协一个为协CPU8087(数值运算数值运算)/8089(直接位输入输出设备服务直接位输入输出设备服务)。指令周期：指令周期：执行一条指令所需要的时间。执行一条指令所需要的时间。总线周期（机器周期）：总线周期（机器周期）：C
40、PU通过总线与存储器或通过总线与存储器或I/O接口进行一接口进行一次数据传输所需的时间。次数据传输所需的时间。T状态（时钟周期）：状态（时钟周期）：CPU处理动作的最小单位。处理动作的最小单位。T1T2T3TWT4总线周期总线周期第三节：第三节：8086的外部管脚及其功能的外部管脚及其功能 8086包括地址包括地址/数据数据线、线、地址地址/状态总线、控制总线、状态总线、控制总线、电源电源/地线、最大模式的引脚地线、最大模式的引脚1、地址、地址/数据总线数据总线 AD15-AD0：地址：地址/数据复用引脚，双向，三态。数据复用引脚，双向，三态。（8086/8088）AD15-AD0：16位地址
41、总线位地址总线A15-A0，输出访问存，输出访问存储器或储器或I/O的地址信息。的地址信息。（8086）AD15-AD0：16位数据总线位数据总线D15-D0，与存储器和，与存储器和I/O设设备交换数据信息。备交换数据信息。（8088）AD7-AD0：8位数据总线位数据总线D7-D0，与存储器和，与存储器和I/O设备交设备交换数据信息。换数据信息。地址地址/数据总线复用，分时工作。数据总线复用，分时工作。2、地址、地址/状态总线状态总线A19/S6-A16/S3 A19/S6-A16/S3：地址：地址/状态总线复用引脚，输出，三态。状态总线复用引脚，输出，三态。存储器的存储器的20位地址的高位
42、地址的高4位地址位地址A19- A16。 输出输出CPU的工作状态。的工作状态。分时工作，分时工作，T1状态：输出地址的高状态：输出地址的高4位信息；位信息； T2、T3、T4状态：状态：输出状态信息。输出状态信息。S6：指示指示8086/8088当前是否与总线相连，当前是否与总线相连，S6=0，表示，表示8086/8088 当前与总线相连。当前与总线相连。S5：表明中断允许标志当前的设置。表明中断允许标志当前的设置。S5=0，表示，表示CPU中断是关闭中断是关闭 的，禁止一切可屏蔽中断源的中断请求；的，禁止一切可屏蔽中断源的中断请求；S5=1，表示，表示CPU中中 断是开放的，允许一切可屏蔽
43、中断源的中断申请。断是开放的，允许一切可屏蔽中断源的中断申请。S4、S3：指出当前使用段寄存器的情况。指出当前使用段寄存器的情况。 S4、S3组合所对应的段寄存器情况组合所对应的段寄存器情况 S4 S3 段寄存器段寄存器 0 0 当前正在使用当前正在使用ES 0 1 当前正在使用当前正在使用SS 1 0 当前正在使用当前正在使用CS 1 1 当前正在使用当前正在使用DS在在T2、T3和和T4状态时，此引脚输出状态时，此引脚输出S7状态信号。状态信号。/BHE、A0组合：组合：/BHE A0 总线使用情况总线使用情况 0 0 从偶地址单元开始，在从偶地址单元开始，在16位数据总线上进行字传送位数
44、据总线上进行字传送 0 1 从奇地址单元开始，在高从奇地址单元开始，在高8位数据总线上进行字节传送位数据总线上进行字节传送 1 0 从偶地址单元开始，在低从偶地址单元开始，在低8位数据总线上进行字节传送位数据总线上进行字节传送 1 1 无效无效S7：8086中无定义。中无定义。 8088中，在最大模式中，为高电平；最小模式中，输中，在最大模式中，为高电平；最小模式中，输出出SS0信号，此信号与其它信号合作将总线信号，此信号与其它信号合作将总线 周期的读周期的读/写动作。写动作。 3、控制总线、控制总线(1)、/BHE/S7：高高8位数据总线允许位数据总线允许/状态复用引脚。在总线周期的状态复用
45、引脚。在总线周期的T1状态，状态，此引脚输出此引脚输出/BHE信号，表示高信号，表示高8位数据线位数据线D15-D8上的数据有效。上的数据有效。（2）、）、/RD：读信号，三态输出，低电平有效。读信号，三态输出，低电平有效。/RD=0，表示当，表示当 前前CPU正在对存储器或正在对存储器或I/O端口进行读操作。端口进行读操作。（3）、）、/WR：写信号，三态输出，低电平有效写信号，三态输出，低电平有效。/WR=0，表示，表示当前当前CPU正在对存储器或正在对存储器或I/O端口进行读操作。端口进行读操作。（4）、）、M/IO：存储器或存储器或IO端口访问信号，三态输出。端口访问信号，三态输出。M
46、/IO=1，表示表示CPU正在访问存储器；正在访问存储器；M/IO=0，表示，表示CPU正在访问正在访问IO端端口。口。（5）、）、READY：准备就绪信号，输入，高电平有效。准备就绪信号，输入，高电平有效。READY=1，表示，表示CPU访问的存储器或访问的存储器或IO端口已准备好传送数据。端口已准备好传送数据。若若CPU在总线周期在总线周期T3状态检测到状态检测到READY=0，表示未准备好，表示未准备好，CPU自动插入一个或多个等待状态自动插入一个或多个等待状态TW，直到，直到READY=1为止。为止。（6）、）、INTR：可屏蔽中断请求信号，输入，高电平有效。可屏蔽中断请求信号，输入，
47、高电平有效。当当INTR=1，表示外设向，表示外设向CPU发出中断请求，发出中断请求，CPU在当前指令周期在当前指令周期的最后一个的最后一个T状态去采样该信号，若此时，状态去采样该信号，若此时，IF=1，CPU响应中断，响应中断，执行中断服务程序。执行中断服务程序。（7）、）、/INTA：中断响应信号，输出，低电平有效。中断响应信号，输出，低电平有效。表示表示CPU响应了外设发来的中断申请信号响应了外设发来的中断申请信号INTR。（8）、）、NMI：不可屏蔽中断请求信号，输入，上升沿触发。该不可屏蔽中断请求信号，输入，上升沿触发。该请求信号不受请求信号不受IF状态的影响，也不能用软件屏蔽，状态
48、的影响，也不能用软件屏蔽，一旦该信号有一旦该信号有效，则执行完当前指令后立即响应中断。效，则执行完当前指令后立即响应中断。（9）、）、/TEST：测试信号，输入，低电平有效。当测试信号，输入，低电平有效。当CPU执行执行WAIT指令时，指令时，每隔个时钟周期对每隔个时钟周期对/TEST进行一次测试，进行一次测试，若若/TEST=1，继续等待，直到，继续等待，直到/TEST=0。（10）、）、RESET：复位信号，输入，高电平有效。：复位信号，输入，高电平有效。 RESET信号至少要保持信号至少要保持4个时钟周期。个时钟周期。复位时：标志寄存器、复位时：标志寄存器、IP、DS、SS、ES为为0，
49、CS=FFFFH，复位后，复位后CPU从从FFFF0H处开处开始始 执行。执行。（11）、）、ALE：地址锁存允许信号，输出，高电平有效。用来锁地址锁存允许信号，输出，高电平有效。用来锁存地址信号存地址信号A15-A0，分时使用，分时使用AD15-AD0地址地址/数据总线。数据总线。（12）、）、DT/R：数据发送数据发送/接收控制信号，三态输出。此信号控接收控制信号，三态输出。此信号控制数据总线上的收发器制数据总线上的收发器8286的数据传送方向，的数据传送方向，DT/R=1，发送数，发送数据据-写操作；写操作；DT/R=0，接收数据，接收数据-读操作。读操作。（13）、）、/DEN：数据允
50、许信号，三态输出，低电平有效。作为数据允许信号，三态输出，低电平有效。作为数据总线上收发器数据总线上收发器8286的选通信号。的选通信号。（14）、）、HOLD：总线请求信号，输入，高电平有效。当系统中总线请求信号，输入，高电平有效。当系统中CPU之外的另一个控制器要求使用总线时，通过它向之外的另一个控制器要求使用总线时，通过它向CPU发一高发一高电平的请求信号。电平的请求信号。（15）、）、HLDA：总线请求响应信号，输出，高电平有效。总线请求响应信号，输出，高电平有效。当当HLDA有效时，表示有效时，表示CPU对其它控制器的总线请求作出响应对其它控制器的总线请求作出响应，与，与此同时，所有
51、与三总线相接的此同时，所有与三总线相接的CPU的线脚呈现高阻抗状态，从而的线脚呈现高阻抗状态，从而让出总线。让出总线。（16）、）、MN/MX：工作模式选择信号，输入。工作模式选择信号，输入。MN/MX=1，表，表示示CPU工作在最小模式系统；工作在最小模式系统；MN/MX=0，表示，表示CPU工作在最大工作在最大模式系统。模式系统。（17）、）、CLK：主时钟信号，输入。主时钟信号，输入。8086/8088的时钟频率为的时钟频率为5MHZ。4、电源线和地线、电源线和地线8086/8088采用单采用单+5V，1、20引脚为地线。引脚为地线。5、最大模式下的有关引脚、最大模式下的有关引脚（1）、
52、）、QS1、QS2：指令队列状态信号，输出。指令队列状态信号，输出。 QS1 QS2 含义含义 0 0 无操作无操作 0 1 将指令首字节送入指令队列将指令首字节送入指令队列 1 0 队列为空队列为空 1 1 将指令其余字节送指令队列将指令其余字节送指令队列（2）、）、S2、S1、S0：总线周期状态信号，三态输出。：总线周期状态信号，三态输出。 S2、S1、S0状态信号的编码状态信号的编码 S2 S1 S0 操作过程操作过程 产生信号产生信号 0 0 0 发中断响应信号发中断响应信号 /INTA 0 0 1 读读I/O端口端口 IORC 0 1 0 写写I/O端口端口 IOWC 0 1 1 暂
53、停暂停 无无 1 0 0 取指令取指令 /MRDC 1 0 1 读存储器读存储器 /MRDC 1 1 0 写存储器写存储器 /AMWC 1 1 1 无作用无作用 无无（3 3）、）、）、）、/RQ/GT1/RQ/GT1、/RQ/GT2/RQ/GT2：总线请求信号（输入）总线请求信号（输入）总线请求信号（输入）总线请求信号（输入）/ /总线总线总线总线请求允许信号（输出），双向，低电平有效。请求允许信号（输出），双向，低电平有效。请求允许信号（输出），双向，低电平有效。请求允许信号（输出），双向，低电平有效。（4 4）、）、）、）、/LOCK/LOCK：总线封锁信号，三态输出，低电平有效。总线封
54、锁信号，三态输出，低电平有效。总线封锁信号，三态输出，低电平有效。总线封锁信号，三态输出，低电平有效。/LOCK=0/LOCK=0，CPUCPU不允许其它控制器占用总线。不允许其它控制器占用总线。不允许其它控制器占用总线。不允许其它控制器占用总线。第四节：第四节：8086的存储器结构和存储方式的存储器结构和存储方式 8086/8088是是16位的微处理器，在组成存储系统时，总是使位的微处理器，在组成存储系统时，总是使偶地址单元的数据通过偶地址单元的数据通过AD0 AD7传送，而奇地址单元的数据通传送，而奇地址单元的数据通过过AD8 AD15传送，所有的操作可以是按字节为单位也可以是按传送，所有
55、的操作可以是按字节为单位也可以是按字为单位来处理的，但字为单位来处理的，但8086/8088系统中的存储器是以系统中的存储器是以8位（一个位（一个字节）为单位对数据进行处理的。因此每个字节用一个唯一的地址字节）为单位对数据进行处理的。因此每个字节用一个唯一的地址码表示，这称为存储器的标准结构。码表示，这称为存储器的标准结构。 需要说明的是，在存储器中，任何连续存放的两个字节都可以需要说明的是，在存储器中，任何连续存放的两个字节都可以称为一个字。存放时，其低位字节可从奇数地址开始，这种方式称称为一个字。存放时，其低位字节可从奇数地址开始，这种方式称为非规则方式，奇数地址的字称为非规则字。其高位字
56、节可从偶数为非规则方式，奇数地址的字称为非规则字。其高位字节可从偶数地址开始，这种方式称为规则方式，将偶数地址的字称为规则字。地址开始，这种方式称为规则方式，将偶数地址的字称为规则字。（1）8086存储器的分段结构存储器的分段结构 由于由于8086/8088有有20条地址线，可以寻址多达条地址线，可以寻址多达220（1M）字）字节，所以把节，所以把1M字节的存储器分为任意数量的段，其中每一段字节的存储器分为任意数量的段，其中每一段最多可达寻址最多可达寻址216（64K）字节。）字节。 8086CPU把把1M字节的存储器空间划分为任意的一些存储字节的存储器空间划分为任意的一些存储段，一个存储段是
57、存储器中可独立寻址的一个逻辑单位，也称段，一个存储段是存储器中可独立寻址的一个逻辑单位，也称逻辑段，每个段的长度为逻辑段，每个段的长度为64K字节。字节。 8086CPU中有四段寄存器：中有四段寄存器：CS，DS，SS和和ES，这四个段，这四个段寄存器存放了寄存器存放了CPU当前可以寻址的四个段的基址，也即可以当前可以寻址的四个段的基址，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了这四个段寄存器的内容被设定，就规定了CPU当前可寻址的当前可寻址的段。段。 (2)8086存储器的逻辑地址和
58、物理地址存储器的逻辑地址和物理地址 存储器中的每个存储单元都可以用两个形式的地址来表示：存储器中的每个存储单元都可以用两个形式的地址来表示：物理地址和逻辑地址。物理地址和逻辑地址。实际地址：也称物理地址，是用唯一的实际地址：也称物理地址，是用唯一的20位二进制数所表示的位二进制数所表示的地址，规定了地址，规定了1M字节存储体中某个具体单元的地址字节存储体中某个具体单元的地址 。逻辑地址在程序中使用，即段地址：偏移地址逻辑地址在程序中使用，即段地址：偏移地址 。(3)物理地址的形成物理地址的形成 物理地址有两部分组成：段基址和偏移地址。物理地址有两部分组成：段基址和偏移地址。 8086/8088
59、CPU中有一个地址加法器，它将段寄存器提供的中有一个地址加法器，它将段寄存器提供的段地址自动乘以段地址自动乘以10H即左移即左移4位，然后与位，然后与16位的偏移地址相加，位的偏移地址相加，并锁存在物理地址锁存器中。如图所示。并锁存在物理地址锁存器中。如图所示。 物理地址物理地址=段基址段基址 * 16 +偏移地址。偏移地址。 段基址：段基址：CS、DS、ES、SS。 偏移地址：偏移地址：IP、DI、SI、BP、SP等。等。段寄存器值段寄存器值偏移量偏移量+物理地址物理地址16位位4位位16位位20位位存储器物理地址的计算方法存储器物理地址的计算方法 CS 0000 IP代码段代码段 DS或或
60、ES 0000 SI、DI或或BX SS 0000 SP或或BP数据段数据段堆栈段堆栈段存储器存储器段寄存器和偏移地址寄存器组合关系段寄存器和偏移地址寄存器组合关系2 、堆栈、堆栈 堆栈主要用于暂存数据和在过程调用或处理中断时暂存断堆栈主要用于暂存数据和在过程调用或处理中断时暂存断点信息。点信息。 （1）堆栈的概念）堆栈的概念 堆栈是在存储器中开辟的一片数据存储区，这片存储区的堆栈是在存储器中开辟的一片数据存储区，这片存储区的一端固定，另一端活动，且只允许数据从活动端进出。采用一端固定，另一端活动，且只允许数据从活动端进出。采用“先进后出先进后出”的规则的规则 。 （2）堆栈的组织）堆栈的组织
61、 堆栈指示器堆栈指示器SP，他总是指向堆栈的栈顶堆栈的伸展方向，他总是指向堆栈的栈顶堆栈的伸展方向既可以从大地址向小地址，也可以从小地址向大地址。既可以从大地址向小地址，也可以从小地址向大地址。8086/8088的堆栈的伸展方向是从大地址向小地址。的堆栈的伸展方向是从大地址向小地址。 第五节：第五节：8086的操作时序和工作模式的操作时序和工作模式8086的总线时序包括以下一个部分：的总线时序包括以下一个部分：（1）、系统复位。）、系统复位。（2）、存储器读操作。）、存储器读操作。（3）、存储器写操作。）、存储器写操作。（4）、中断响应操作。）、中断响应操作。（5）、输入输出周期。）、输入输出
62、周期。（6）、空转周期。）、空转周期。总线操作总线操作 总线读操作：总线读操作：CPU从存储器或外设读取数据。从存储器或外设读取数据。 总线写操作：总线写操作：CPU将数据写入存储器或外设。将数据写入存储器或外设。 1、存储器读周期、存储器读周期 总线周期包括：总线周期包括：T1、T2、T3、（、（TW）、）、T4机器周期。机器周期。（1）、）、T1周期周期 M/IO信号：信号：从存储器读还是从从存储器读还是从I/O设备中读数据；设备中读数据； AD15-AD0、A19/S7-A16/S3：确定确定20位地址；位地址； /BHE：选择奇地址存储体选择。选择奇地址存储体选择。 ALE：地址锁存信
63、号，以使地址地址锁存信号，以使地址/数据线分开。数据线分开。（2）、）、T2状态状态 A19/S6-A16/S3：出现出现S6-S3状态信号。决定段寄存器、状态信号。决定段寄存器、IF状态、状态、8086CPU是否连在总线上。是否连在总线上。 AD15-AD0：高阻状态。高阻状态。 /RD：由高电平变为低电平，开始进行读操作。由高电平变为低电平，开始进行读操作。 /DEN：变低电平，启动收发器变低电平，启动收发器8268，做好接收数据的准备。，做好接收数据的准备。（3）、）、T3状态状态 若存储器或若存储器或I/O端口已做好发送数据准备，则在端口已做好发送数据准备，则在T3状态期间状态期间将数
64、据放到数据总线上，在将数据放到数据总线上，在T3结束时，结束时，CPU从从AD15-AD0上读上读取数据。取数据。（4）、）、TW状态状态 在在T3状态，存储器或外设没有准备好数据，不能在状态，存储器或外设没有准备好数据，不能在T3状态状态将数据放到总线上，使将数据放到总线上，使READY=0，则则CPU在在T3和和T4之间插入之间插入一个或几个一个或几个TW状态，直到数据准备好状态，直到数据准备好READY=1为止。为止。 TW状态时总线的动作与状态时总线的动作与T3时相同。时相同。（5）、）、T4状态状态 CPU对数据总线进行采样，读出数据。对数据总线进行采样，读出数据。CPU往存储器或往
65、存储器或I/O设备写数据的时序如下页所示：设备写数据的时序如下页所示：CLKT1T2T3、TWT4M/IOA19/S6-A16/S3A19-A16/BHE/S7/BHES7-S3ALEREADYAD15-AD0地址输出地址输出数据输出数据输出/RDDT/R/DENCPU从存储器或从存储器或I/O端口读取数据的时序端口读取数据的时序2、存储器写周期、存储器写周期（1）、）、T1状态状态M/IO信号：信号：对对存储器写还是对存储器写还是对I/O设备中写数据；设备中写数据；AD15-AD0、A19/S7-A16/S3：确定确定20位地址；位地址；/BHE：选择奇地址存储体选择。选择奇地址存储体选择。
66、ALE：地址锁存信号，以使地址地址锁存信号，以使地址/数据线分开。数据线分开。DT/R：为高电平，指示收发器为高电平，指示收发器8286发送数据，写操作。发送数据，写操作。（2）、）、T2状态状态A19/S6-A16/S3：出现出现S6-S3状态信号。决定段寄存器、状态信号。决定段寄存器、IF状态、状态、8086CPU不否连在总线上。不否连在总线上。 AD15-AD0：发出发出16位数据。位数据。 /WR：由高电平变为低电平，开始进行写操作。由高电平变为低电平，开始进行写操作。 /DEN：变低电平，启动收发器变低电平，启动收发器8268，做好发送数据的准备。，做好发送数据的准备。（3）、）、T
67、3状态状态 若存储器或若存储器或I/O端口已做好接收数据准备，则在端口已做好接收数据准备，则在T3状态期间状态期间将数据放到数据总线上，在将数据放到数据总线上，在T3结束时，结束时，CPU将将AD15-AD0上数上数据写入到存储器或据写入到存储器或I/O设备中。设备中。（4）、）、TW状态状态 在在T3状态，存储器或外设没有准备好接收数据，使状态，存储器或外设没有准备好接收数据，使READY=0，则则CPU在在T3和和T4之间之间插入一个或几个插入一个或几个TW状态状态，直直到到设备准备好设备准备好READY=1为止。为止。（5）、）、T4状态状态在在T4状态，数据从数据总线上被撤除，各种控制
68、信号和状态信状态，数据从数据总线上被撤除，各种控制信号和状态信号进入无效状态，号进入无效状态，CPU完成了对存储器或完成了对存储器或I/O设备的写操作。设备的写操作。3、输入、输入/输出周期输出周期8086与外设通讯，也即从外设输入数据，或把数据输出给外设与外设通讯，也即从外设输入数据，或把数据输出给外设的时序，与的时序，与CPU同存储器之间的通讯时序同存储器之间的通讯时序,几乎完全相同，只是几乎完全相同，只是IOM信号应为高。信号应为高。4、空转周期、空转周期8086只有在只有在CPU于存储器或外设要传送指令或操作时，才能执于存储器或外设要传送指令或操作时，才能执行如上所述的总线周期，若行如
69、上所述的总线周期，若CPU不执行总线周期，则总线接口不执行总线周期，则总线接口执行空转操作执行空转操作 。CLKT1T2T3、TWT4M/IOA19/S6-A16/S3A19-A16/BHE/S7/BHES7-S3ALEREADYAD15-AD0地址输出地址输出数据输出数据输出/WRDT/R/DENCPU往存储器或往存储器或I/O端口写数据的时序端口写数据的时序5、中断响应周期、中断响应周期中断响应周期：从中断响应周期：从CPU中止现行程序转中断服务程序这一过程。中止现行程序转中断服务程序这一过程。中断响应周期要用两个总线周期。中断响应周期要用两个总线周期。 第一个响应周期：使第一个响应周期：
70、使AD15-AD0、/BHE/S7、A19/S6-A16/S3悬空。悬空。 第二个响应周期：外设向数据总线上输送一个字节的中断第二个响应周期：外设向数据总线上输送一个字节的中断类型号。类型号。每一响应周期的每一响应周期的T1状态输出一个高电平脉冲，作为地址锁存信状态输出一个高电平脉冲，作为地址锁存信号。号。CLKT1T2T3T4T1T2T3T4第一中断响应周期第一中断响应周期第二中断响应周期第二中断响应周期ALE/INTAAD7-AD08086中断响应周期的时序图中断响应周期的时序图6、总线保持和响应周期（保持响应信号、总线保持和响应周期（保持响应信号HLDA ）7、系统复位、系统复位 产生：
71、产生：RESET端上的高电平维持端上的高电平维持4个时钟周期，可使个时钟周期，可使CPU复位。复位。 CPU复位：复位：PSW、DS、ES、SS、IP等寄存器，指令队等寄存器，指令队列列被清零。被清零。CS寄存器设置为寄存器设置为FFFFH。 注：由于复位后，注：由于复位后，IF=0，处关中断状态，所以在初始化程，处关中断状态，所以在初始化程序中应开中断，使序中应开中断，使CPU可响应中断请求。可响应中断请求。 当当RESET由高电平变低电平由高电平变低电平7个机器周期后，个机器周期后，CPU开始从开始从FFFF0处执行程序。处执行程序。8086的复位时序：的复位时序：CLKRESET输入输入
72、RESET内部内部三态门三态门浮空浮空8086CPU复位后总线信号：复位后总线信号：AD15-AD0：A19/S6-A16/S3：/BHE/S7：S2、S1、S0：/LOCK、/RD、/INTA：ALE、HLDA、QS0、QS1：/RQ/GT0：/RQ/GT1：高阻状态高阻状态低电平低电平高电平高电平 80x86的工作模式的工作模式 主要介绍一下主要介绍一下实地址方式实地址方式和和保护虚地址保护虚地址方式方式 。1. 实地址方式实地址方式 具有具有32条地址线的微处理器只有低条地址线的微处理器只有低20条地址线起作用，能条地址线起作用，能寻址寻址1M字节的物理地址。字节的物理地址。 实地址方式
73、和保护虚地址方式的区分是由控制寄存器实地址方式和保护虚地址方式的区分是由控制寄存器CR0的最低位的最低位PE位决定的。位决定的。 若若PE位为位为0，则工作在实地址方式；，则工作在实地址方式； 若若PE位为位为1，工作在保护虚地址方式，工作在保护虚地址方式 ； 寻址机构、存储器管理、中断处理机构和寻址机构、存储器管理、中断处理机构和8086一样一样操作数默认长度为操作数默认长度为16位，但允许访问处理器的位，但允许访问处理器的32位寄存器组，位寄存器组，在使用在使用32位寄存器组时，指令中要加上前缀以表示越权存取。位寄存器组时，指令中要加上前缀以表示越权存取。不用虚拟地址的概念，存储器容量最大
74、为不用虚拟地址的概念，存储器容量最大为1M字节；采用分段字节；采用分段方式，每段大小固定为方式，每段大小固定为64K字节，存储段可以彼此覆盖，即一字节，存储段可以彼此覆盖，即一个个64K字节的段如未用完，另一个段可以覆盖未用的存储区。字节的段如未用完，另一个段可以覆盖未用的存储区。实地址方式下，存储器中保留两个固定区域，一个为实地址方式下，存储器中保留两个固定区域，一个为初始化初始化程序区程序区，另一个为，另一个为中断向量区中断向量区。前者为。前者为FFFF0HFFFFFH，后，后者为者为00000003FFH。在实地址方式下，运行的程序不分特权等级，实际上，实地在实地址方式下，运行的程序不分
75、特权等级，实际上，实地址方式下的程序相当于工作在特权级址方式下的程序相当于工作在特权级0，除保护虚地址方式下的，除保护虚地址方式下的一些专用指令外，所有其他指令都能在实地址方式下运行。一些专用指令外，所有其他指令都能在实地址方式下运行。 实地址方式下，采用类似于实地址方式下，采用类似于8086的体系结构。归的体系结构。归纳起来，有如下几个特点：纳起来，有如下几个特点：2. 保护虚地址方式保护虚地址方式 一、保护方式的寄存器模型一、保护方式的寄存器模型二、保护方式的描述符与页表项二、保护方式的描述符与页表项三、保护方式的存储器管理与地址转换三、保护方式的存储器管理与地址转换四、多任务机制与保护实
76、现四、多任务机制与保护实现五、虚拟五、虚拟 8086 模式模式 一、保护方式的寄存器模型一、保护方式的寄存器模型新增四个寄存器新增四个寄存器 (指针指针 - 指向内存中的特殊的数据表指向内存中的特殊的数据表)： 全局描述符表寄存器全局描述符表寄存器 GDTR（Globe Descriptive Table Register) 局部描述符表寄存器局部描述符表寄存器 LDTR ( Local Descriptive Table Register) 中断描述符表寄存器中断描述符表寄存器 IDTR ( Interrupt Descriptive Table Register) 任务寄存器任务寄存器 T
77、R (Task Register)（1）GDT 与与 GDTR 全局描述符表在系统的物理存储器地址空间中定义一个称全局描述符表在系统的物理存储器地址空间中定义一个称为全局描为全局描 述符表述符表GDT的数据表。的数据表。而而GDTR则是在则是在CPU内的一个内的一个48位的寄存器：位的寄存器：16位限长：位限长：15位位 - 00位位 （比实际值小（比实际值小1）24位基址：位基址：39位位 - 16位位 8位基址：位基址： 47位位 - 40位（共位（共32位地址空间）位地址空间） 全局寄存器是一种可能被许多任务共享或独立使用的通用全局寄存器是一种可能被许多任务共享或独立使用的通用的系统存储
78、资源，有的系统存储资源，有GDT进行管理。该表包含一项分段描述符，进行管理。该表包含一项分段描述符，用以表识全局存储器中的段。每个描述符用以表识全局存储器中的段。每个描述符8字节，这样字节，这样64KB的的段中可以容纳段中可以容纳8192个描述符。个描述符。 （2）LDT 局部描述符表局部描述符表LDT也是存储器管理支持机制的有机部分。每也是存储器管理支持机制的有机部分。每个具体的任务都要访问全局描述符表及其管辖的存储器，也要访个具体的任务都要访问全局描述符表及其管辖的存储器，也要访问自己的局部描述符表及其管辖的存储器。这种局部专用的描述问自己的局部描述符表及其管辖的存储器。这种局部专用的描述
79、表称为表称为“局部描述表局部描述表LDT”，它定义了任务用到的局部存储器地，它定义了任务用到的局部存储器地址空间，其中的段描述符用以访问当前任务存储器段中的数据和址空间，其中的段描述符用以访问当前任务存储器段中的数据和代码。代码。 由于每个任务都有自己的存储段，保护模式的体系中就可能由于每个任务都有自己的存储段，保护模式的体系中就可能会包含许多局部描述符表。会包含许多局部描述符表。 LDT 并不直接定义一个局部描述表，仅是指向并不直接定义一个局部描述表，仅是指向GDT中的中的LDT描述符的选择符描述符的选择符Selector。如果。如果LDTR中装入了中装入了Selector ，相应，相应的描
80、述符就能够从全局存储器中读出并装入局部描述符表高速缓的描述符就能够从全局存储器中读出并装入局部描述符表高速缓存中。只是描述符确定了局部描述符表。将描述符装入高速缓存存中。只是描述符确定了局部描述符表。将描述符装入高速缓存就为当前任务创建了一个就为当前任务创建了一个LDT，即每次，即每次LDTR中装入中装入Selector，则局部描述符表的描述符被缓存，激活了一个新的则局部描述符表的描述符被缓存，激活了一个新的LDT。（3）、）、IDT中断描述符表中断描述符表IDT中的描述符不是段描述符，而是一中的描述符不是段描述符，而是一种种“门门”描述符，它提供一种机制，它将程序控制给中断并描述符，它提供一
81、种机制，它将程序控制给中断并执行中断服务程序。执行中断服务程序。限长：位限长：位15 - 位位00 基址：位基址：位39 - 位位16 位位47 - 位位40 中断描述符表也是中断描述符表也是8个字节长，故个字节长，故64KB的一个段中可的一个段中可容纳容纳8192个个“中断描述符中断描述符”。（4）TR任务寄存器任务寄存器TR提供了高档微处理器的保护模式任务切换机提供了高档微处理器的保护模式任务切换机制。制。TR存放一个存放一个16位索引值的选择符。位索引值的选择符。TR开始的选择符由软件装开始的选择符由软件装入，它开始第一个任务，之后在执行任务切换指令时就自动修改选入，它开始第一个任务，之
82、后在执行任务切换指令时就自动修改选择符。择符。TR中的选择符用来指示全局描述符表中描述符的位置。当中的选择符用来指示全局描述符表中描述符的位置。当选择符装入选择符装入TR时，相应的任务状态段时，相应的任务状态段TSS描述符自动从存储器中读描述符自动从存储器中读出并装入任务描述符缓存（出并装入任务描述符缓存（48位）中。该描述符定义了任务状态段位）中。该描述符定义了任务状态段TSS的存储块，提供段起始地址的存储块，提供段起始地址BASE和段大小和段大小LIMIT。(5) 其它功能寄存器其它功能寄存器一些在实模式和保护模式下都可以使用的寄存器在模式切换一些在实模式和保护模式下都可以使用的寄存器在模
83、式切换时，其功能会发生变化。时，其功能会发生变化。如实模式的段寄存器如实模式的段寄存器( CS、SS、DS、ES)，其值是段的基，其值是段的基地址。地址。CS = Code Segment如保护模式的段选择符寄存器如保护模式的段选择符寄存器( CS、SS、DS、ES)，其值，其值不再是段的基地址，而是段的选择符。不再是段的基地址，而是段的选择符。CS = Code Segment Selector AX、BX、CX、DX也被扩展为也被扩展为32位的位的 EAX、EBX、ECX、EDX与其相关的指令也增加了，如与其相关的指令也增加了，如 MOV类、类、ADD类、类、.IP、SP、BP、SI、DI
84、 也被扩展为也被扩展为32位的位的 EIP、ESP、EBP、ESI、EDI 二、二、保护方式的描述符与页表项保护方式的描述符与页表项 高档微处理器的保护方式支持多种高档微处理器的保护方式支持多种“描述符描述符”，他们分别服，他们分别服务于不同的系统功能，如系统段描述符、局部描述符、调用门描务于不同的系统功能，如系统段描述符、局部描述符、调用门描述符、任务状态段描述符、任务门描述符、中断描述符，等等。述符、任务状态段描述符、任务门描述符、中断描述符，等等。“描述符描述符”是用以管理是用以管理64T字节虚拟存储空间分段的基本元字节虚拟存储空间分段的基本元素。一个描述符对应于虚拟存储空间中的一个存储
85、素。一个描述符对应于虚拟存储空间中的一个存储“段段”，它负，它负责将代码、数据、堆栈和任务状态段的责将代码、数据、堆栈和任务状态段的“虚拟地址虚拟地址”映像到线性映像到线性地址，并给段指定地址，并给段指定“访问属性访问属性”。 每个描述符每个描述符8字节，字节， BYTE10 LIMIT : 位位 15 - 位位0 （或（或OFFSET） BYTE6 的低四位的低四位 位位 19 - 位位16 BYTE42 BASE: 位位 23 - 位位0 BYTE7 BASE: 位位 31 - 位位24 BYTE5 A 位位0未访问过未访问过 1访问过访问过 DPL 描述符特权级描述符特权级 (2位位)
86、P 出现位出现位: 1段影射到物理存储器，段影射到物理存储器，0不存在影射不存在影射 BYTE6 的高四位扩展用途的高四位扩展用途 三、保护方式的存储器管理与地址转换三、保护方式的存储器管理与地址转换 保护方式的存储器组织相对而言比较复杂，保护方式的存储器组织相对而言比较复杂，MMU主要管理地址主要管理地址空间以及虚拟空间以及虚拟(逻辑逻辑)地址转换成物理地址，包括地址转换成物理地址，包括“分段分段”和分页模和分页模型。型。1、虚拟、虚拟(逻辑逻辑)地址与空间分段地址与空间分段 MMU使用使用48位存储器指针位存储器指针(选择符选择符16:偏移量偏移量32)，称为虚拟，称为虚拟地址，用以指定数
87、据地址，用以指定数据/指令的存储器位置，其中指令的存储器位置，其中Selector存放于段存放于段选择符寄存器选择符寄存器(CS、DS、ES、SS)中，用以中，用以“段段”选择。而偏移量选择。而偏移量可以存放在其他可访问的寄存器中。可以存放在其他可访问的寄存器中。 32位的偏移量指针规定了位的偏移量指针规定了4G的段容量的段容量: 1 BYTE 4GB。 16位的位的Selector 又分为又分为 13 位索引、位索引、1位表选择位、位表选择位、2位请求位请求特权级特权级 这样这样14位的位的“段选段选”和和32位偏移量，就得到一个位偏移量，就得到一个46位的位的“地地址址”，寻址，寻址64T
88、 ( 40位位 = 1T)。段寄存器段寄存器 偏移量偏移量 访问权 界 限 基地址 存储器操作数存储器操作数段内基址段内基址段界段界选择段大到4GB 在分段模型中在分段模型中:64T 的空间的空间 = 低低32T全局空间全局空间 + 高高32T的局部空间的局部空间 Selector中的中的“表选表选”位指示位指示“全局全局”或或“局部局部” 每个空间中允许最多每个空间中允许最多8192个存储段。个存储段。 段描述符定义段属性，并不是所有的段都在使用段描述符定义段属性，并不是所有的段都在使用 当启动一个任务时，可以激活全局存储器段和局部存储器段。当启动一个任务时，可以激活全局存储器段和局部存储器
89、段。 局部段中存放每个任务的局部段中存放每个任务的“局部内容局部内容”，所有任务共享，所有任务共享“全全局内容局内容”。 2、物理地址和虚拟地址转换、物理地址和虚拟地址转换对程序员对程序员“透明透明”的空间为的空间为64T的逻辑空间。但的逻辑空间。但CPU的的32位地址总线仅支持位地址总线仅支持 4G 的连续物理空间。由此一次只有的连续物理空间。由此一次只有“虚存虚存”部分信息于物理存储段中，而临时部分信息于物理存储段中，而临时“不用的不用的”段可以都存放在段可以都存放在“辅存辅存”上。上。如果访问一个不在如果访问一个不在“物理存储器物理存储器”上的段，且还有物理空上的段，且还有物理空间，则读
90、入；如果已没有物理空间了，则必须实现间，则读入；如果已没有物理空间了，则必须实现“交换交换”，即，即将别的不用的段送到将别的不用的段送到“辅存辅存”上给新信息腾出空间。上给新信息腾出空间。OS存储器管存储器管理控制内存的分配、释放、交换。理控制内存的分配、释放、交换。 分段和分页机制均支持分段和分页机制均支持48位虚拟地址位虚拟地址 =32位物理地址的位物理地址的映射。映射。 映射过程映射过程: (1) 段转换段转换: 对虚拟地址进行段转换对虚拟地址进行段转换 (2) 地址转换地址转换: 如果禁止分页，则产生的线性地址就是物理地如果禁止分页，则产生的线性地址就是物理地址址; 如果允许分页，则产
91、生的线性地址如果允许分页，则产生的线性地址 再经过分页转换才产生物理地址再经过分页转换才产生物理地址 同时，同时，MMU 还确定虚拟地址空间的相应还确定虚拟地址空间的相应“段段”或或“页页”是是否在否在“物理存储物理存储”中。如果存在则操作如常，否则中。如果存在则操作如常，否则“交换交换”装入装入该段或页。该段或页。2.1 段式地址转换段式地址转换 段选择符寄存器中的段选择符段选择符寄存器中的段选择符Selector的的“表选位表选位”选选择进入择进入“全局全局”或或“局部局部”的段描述符缓存寄存器中。如图：的段描述符缓存寄存器中。如图： (注意注意:定义段属性的是描述符而非选择符定义段属性的
92、是描述符而非选择符)。每个段选择符寄存器每个段选择符寄存器Selector 都有一个都有一个64位的内部段位的内部段描述符缓存寄存器，在指令执行时描述符缓存寄存器，在指令执行时“透明透明”地装入描述符。地装入描述符。 2.2 页式地址转换页式地址转换如果禁止分页，则每段最多可以分配如果禁止分页，则每段最多可以分配1BYTE 4GB的物理的物理空间；如果允许分页，则物理空间被划分成空间；如果允许分页，则物理空间被划分成 1048496 页，每页页，每页4096BYTE。分页存储机制在分段存储管理机制下工作，如果允许分页则分页存储机制在分段存储管理机制下工作，如果允许分页则地址空间组织有所不同。地
93、址空间组织有所不同。分页机制简化了分页机制简化了MMU程序的实现。段转换过程产生的线性程序的实现。段转换过程产生的线性地址不再用作物理地址，还要经过第二个转换过程地址不再用作物理地址，还要经过第二个转换过程(页转换页转换)。线性地址线性地址 = 10位目录域、位目录域、10位页域、位页域、12位偏移地址域位偏移地址域例如例如 MOV DS,AX执行时执行时AX中的选择符装入中的选择符装入DS，然后从存储器中读出相应，然后从存储器中读出相应局部描述符表中的描述符，并装入局部描述符表中的描述符，并装入DS对应的段描述符缓存寄存器对应的段描述符缓存寄存器中中(如果描述符已经被缓存则直接引用即可如果描
94、述符已经被缓存则直接引用即可)。MMU然后检查描然后检查描述符中信息的有效性。述符中信息的有效性。而段中的而段中的“内容内容”则由虚拟地址中的则由虚拟地址中的32位偏移量来确定。位偏移量来确定。实际上，给段描述符缓存寄存器装入值，就实现从实际上，给段描述符缓存寄存器装入值，就实现从16位的位的选择符选择符Selector 到对应的到对应的32位段基址的映射。段描述符缓存寄位段基址的映射。段描述符缓存寄存器中的存器中的“描述符描述符”将随任务的执行而动态改变。将随任务的执行而动态改变。MMU只允许只允许6个存储器处于活动状态个存储器处于活动状态, 分别对应分别对应CS、DS、ES、SS、FS、G
95、S 四、四、 多任务机制与保护实现多任务机制与保护实现 80286以上的高档微处理器实现了多任务的软件体以上的高档微处理器实现了多任务的软件体系结构。所谓任务是指其硬件允许软件系统中存在多个系结构。所谓任务是指其硬件允许软件系统中存在多个任务并能够以分时的方式安排进行，即程序控制在一段任务并能够以分时的方式安排进行，即程序控制在一段固定长度时间后从一个任务转到另一个任务。固定长度时间后从一个任务转到另一个任务。应用程序应用程序3级级常用扩展程序常用扩展程序内核内核0级级2级级系统服务程序系统服务程序1级级系统和应用程序分离系统和应用程序分离4级特权保护结构级特权保护结构 如图所示：如图所示：第
96、六节：第六节：第六节：第六节：PentiumPentium微处理器结构及微机的体系结构微处理器结构及微机的体系结构微处理器结构及微机的体系结构微处理器结构及微机的体系结构某某CPU芯片内部实物图芯片内部实物图Pentium系统板奔腾主板主要采用430芯片组。BIOS开始用Flash。PentiumIII系统板Pentium4系统板双核双核CUPCUP技术技术IntelIntelIntelIntel平台将带来新的架构升级平台将带来新的架构升级平台将带来新的架构升级平台将带来新的架构升级 2007200720072007下半年下半年下半年下半年IntelIntelIntelIntel将推出将推出将
97、推出将推出45nm“Penryn”45nm“Penryn”45nm“Penryn”45nm“Penryn”处理器，处理器，处理器，处理器，与当前的与当前的与当前的与当前的Core2DuoCore2DuoCore2DuoCore2Duo处理器具有相似的架构。处理器具有相似的架构。处理器具有相似的架构。处理器具有相似的架构。45nm45nm45nm45nm的的的的“PenrynPenrynPenrynPenryn”处理器将具有更大的二级缓存，具处理器将具有更大的二级缓存，具处理器将具有更大的二级缓存，具处理器将具有更大的二级缓存，具IntelIntelIntelIntel公布的消息，四核心的公布的
98、消息，四核心的公布的消息，四核心的公布的消息，四核心的“PenrynPenrynPenrynPenryn”处理器处理器处理器处理器二级缓存将达到二级缓存将达到二级缓存将达到二级缓存将达到12MB12MB12MB12MB。 俄勒冈州俄勒冈州 亚历桑纳州亚历桑纳州 以色以色列列 在晶体管数量上，在晶体管数量上，65nm65nm双核心双核心Conroe/Conroe/MeromMerom/Woodcrest/Woodcrest拥有拥有2.932.93亿个，亿个，45nm45nm双核心双核心PenrynPenryn则提高到则提高到4.14.1亿个，其中亿个，其中四核心版本更是翻番到四核心版本更是翻番到
99、8.28.2亿个。虽然这只亿个。虽然这只是现在是现在MontecitoMontecito双核心双核心Itanium 2Itanium 2的大约一的大约一半半( (后者后者1717亿个亿个) )，但相当于，但相当于20002000年年180nm180nm工工艺艺WillametteWillamette核心核心Pentium 4Pentium 4的的2020倍倍( (后者后者42004200万个万个) )。 “ “ “ “high-k”high-k”high-k”high-k”工艺，也就是用更高介电常数的金属栅极取代传统的低介工艺，也就是用更高介电常数的金属栅极取代传统的低介工艺，也就是用更高介电
100、常数的金属栅极取代传统的低介工艺，也就是用更高介电常数的金属栅极取代传统的低介电常数电常数电常数电常数(low-k)(low-k)(low-k)(low-k)的二氧化硅栅极，从而大大解决漏电问题。据称，与同频的二氧化硅栅极，从而大大解决漏电问题。据称，与同频的二氧化硅栅极，从而大大解决漏电问题。据称，与同频的二氧化硅栅极，从而大大解决漏电问题。据称，与同频率的率的率的率的65nm65nm65nm65nm工艺相比，工艺相比，工艺相比，工艺相比，45nm high-k45nm high-k45nm high-k45nm high-k可将晶体管转换速度可将晶体管转换速度可将晶体管转换速度可将晶体管转换速度( ( ( (频率频率频率频率) ) ) )提高提高提高提高20202020，同时转换能耗减少同时转换能耗减少同时转换能耗减少同时转换能耗减少30303030，并将漏电降至，并将漏电降至，并将漏电降至，并将漏电降至1/51/51/51/5。
