《微处理器及其系统课件》由会员分享，可在线阅读，更多相关《微处理器及其系统课件（48页珍藏版）》请在金锄头文库上搜索。
1、第第 3 3 章章 8086808680888088微处理器及其系统微处理器及其系统微处理器及其系统课件微处理器及其系统课件3.1 8086/80883.1 8086/8088微处理器微处理器3.2 8086/80883.2 8086/8088系统的最小系统的最小/ /最大工作方式最大工作方式3.3 8086/80883.3 8086/8088的存储器的存储器3.4 8086/80883.4 8086/8088指令系统指令系统微处理器及其系统课件微处理器及其系统课件3.1 80863.1 808680888088微处理器微处理器 8086 8086 8086 8086是是是是IntelInte
2、lIntelIntel系列的系列的系列的系列的16161616位微处理器，位微处理器，位微处理器，位微处理器，8086808680868086有有有有16161616根数根数根数根数据线和据线和据线和据线和20202020根地址线，可以处理根地址线，可以处理根地址线，可以处理根地址线，可以处理8 8 8 8位或位或位或位或16161616位数据，寻址位数据，寻址位数据，寻址位数据，寻址1MB1MB1MB1MB的存储单元和的存储单元和的存储单元和的存储单元和64KB64KB64KB64KB的的的的I I I IO O O O端口。端口。端口。端口。 在推出在推出在推出在推出80868086808
3、68086之后不久之后不久之后不久之后不久,Intel,Intel,Intel,Intel公司还推出了准公司还推出了准公司还推出了准公司还推出了准16161616位位位位微处理器微处理器微处理器微处理器8088808880888088。两者内部结构和基本性能相同。两者内部结构和基本性能相同。两者内部结构和基本性能相同。两者内部结构和基本性能相同。微处理器及其系统课件微处理器及其系统课件ALU执行部分控制电路输入/输出控制电路地址加法器20位16位指令队列缓冲器8位外部总线16位运算寄存器标志寄存器通用寄存器段寄存器DLCLBLALSIDIBPSPDHCHBHAH内部暂存器内部暂存器IPESSS
4、DSCS执行单元执行单元执行单元执行单元 EUEU （Execution Unit)Execution Unit)总线接口单元总线接口单元总线接口单元总线接口单元 BIUBIU (Bus Interface Unit) (Bus Interface Unit)3.1.13.1.13.1.13.1.1、80868086808680868088CPU8088CPU8088CPU8088CPU的内部结构的内部结构的内部结构的内部结构微处理器及其系统课件微处理器及其系统课件BIUBIU负责与存储器、负责与存储器、负责与存储器、负责与存储器、I/OI/OI/OI/O端口，即端口，即端口，即端口，即808
5、6/8088CPU8086/8088CPU8086/8088CPU8086/8088CPU与与与与存储器之间的信息传送。具体地说，即存储器之间的信息传送。具体地说，即存储器之间的信息传送。具体地说，即存储器之间的信息传送。具体地说，即BIUBIUBIUBIU负责从负责从负责从负责从内存的指定部分取出指令，送到指令流队列中排内存的指定部分取出指令，送到指令流队列中排内存的指定部分取出指令，送到指令流队列中排内存的指定部分取出指令，送到指令流队列中排队；在执行指令是所需的操作数，也由队；在执行指令是所需的操作数，也由队；在执行指令是所需的操作数，也由队；在执行指令是所需的操作数，也由BIUBIUB
6、IUBIU从内存从内存从内存从内存的指定区域取出，传送给的指定区域取出，传送给的指定区域取出，传送给的指定区域取出，传送给EUEUEUEU部分去执行。部分去执行。部分去执行。部分去执行。EUEU部分负责指令的执行。部分负责指令的执行。部分负责指令的执行。部分负责指令的执行。微处理器及其系统课件微处理器及其系统课件 BIUBIU和和和和EUEU可以并行工作，提高可以并行工作，提高可以并行工作，提高可以并行工作，提高CPUCPU效率。效率。效率。效率。(1)BIU(1)BIU监视着指令队列。当指令队列中有监视着指令队列。当指令队列中有监视着指令队列。当指令队列中有监视着指令队列。当指令队列中有2
7、2个空字个空字个空字个空字节节节节时，就自动把指令取到队列中。时，就自动把指令取到队列中。时，就自动把指令取到队列中。时，就自动把指令取到队列中。(2)EU(2)EU执行指令时，从指令队列头部取指令，然后执行指令时，从指令队列头部取指令，然后执行指令时，从指令队列头部取指令，然后执行指令时，从指令队列头部取指令，然后执行。如需访问存储器，则执行。如需访问存储器，则执行。如需访问存储器，则执行。如需访问存储器，则EUEU向向向向BIUBIU发出请求，发出请求，发出请求，发出请求，由由由由BIUBIU访问存储器。访问存储器。访问存储器。访问存储器。(3)(3)在执行转移、调用、返回指令时，需改变队
8、列在执行转移、调用、返回指令时，需改变队列在执行转移、调用、返回指令时，需改变队列在执行转移、调用、返回指令时，需改变队列中的指令，要等新指令装入队列中后，中的指令，要等新指令装入队列中后，中的指令，要等新指令装入队列中后，中的指令，要等新指令装入队列中后，EUEU才继才继才继才继续执行指令。续执行指令。续执行指令。续执行指令。BIU和和EU的管理的管理微处理器及其系统课件微处理器及其系统课件 80868086的寻址空间是的寻址空间是的寻址空间是的寻址空间是1M1M字节，物理地址需要字节，物理地址需要字节，物理地址需要字节，物理地址需要2020位的位的位的位的地址码。但地址码。但地址码。但地址
9、码。但CPUCPU中的寄存器都是中的寄存器都是中的寄存器都是中的寄存器都是1616位的。为解决该位的。为解决该位的。为解决该位的。为解决该问题采用了问题采用了问题采用了问题采用了存储器分段技术存储器分段技术存储器分段技术存储器分段技术。把。把。把。把1MB1MB地址分段地址分段地址分段地址分段（SegmentSegment），），），），每段每段每段每段64KB64KB，其起始地址的高，其起始地址的高，其起始地址的高，其起始地址的高1616位位位位装入一个段寄存器中，称作段基地址装入一个段寄存器中，称作段基地址装入一个段寄存器中，称作段基地址装入一个段寄存器中，称作段基地址。段是可独立寻址的内
10、存单位，每个段的起始地址段是可独立寻址的内存单位，每个段的起始地址段是可独立寻址的内存单位，每个段的起始地址段是可独立寻址的内存单位，每个段的起始地址由一个基址设定，它是一个段最低的地址，每个由一个基址设定，它是一个段最低的地址，每个由一个基址设定，它是一个段最低的地址，每个由一个基址设定，它是一个段最低的地址，每个逻辑段在实际存储器中的位置是可以浮动的逻辑段在实际存储器中的位置是可以浮动的逻辑段在实际存储器中的位置是可以浮动的逻辑段在实际存储器中的位置是可以浮动的 。8086地址生成方式地址生成方式微处理器及其系统课件微处理器及其系统课件段地址段地址+偏移地址偏移地址FFFFFH1FFFFH
11、1F000H10000H00000H段首地址：段首地址：段首地址：段首地址：100010000 0H H偏移量：偏移量：偏移量：偏移量：F000HF000H微处理器及其系统课件微处理器及其系统课件地址加法器将段寄存器地址加法器将段寄存器地址加法器将段寄存器地址加法器将段寄存器(16(16位位位位) )的内容左移的内容左移的内容左移的内容左移4 4位，然后与指位，然后与指位，然后与指位，然后与指令指针寄存器令指针寄存器令指针寄存器令指针寄存器IPIP的内容相加的内容相加的内容相加的内容相加得到得到得到得到2020位的物理地址。位的物理地址。位的物理地址。位的物理地址。例如：例如：例如：例如：从内
12、存取指令时，从内存取指令时，从内存取指令时，从内存取指令时， (CS)(CS)5760H5760H，(IP)=1234H(IP)=1234H，则物理地址为：则物理地址为：则物理地址为：则物理地址为： 57600H+ 1234H =57934H57600H+ 1234H =57934H。这里，先将段寄存器这里，先将段寄存器这里，先将段寄存器这里，先将段寄存器CSCS左移左移左移左移4 4位（位（位（位（1616进进进进制数只需后面加一个零）。制数只需后面加一个零）。制数只需后面加一个零）。制数只需后面加一个零）。微处理器及其系统课件微处理器及其系统课件3.1.23.1.2、80868086808
13、88088的寄存器结构的寄存器结构微处理器及其系统课件微处理器及其系统课件 CS代码段代码段(Code Segment)DS数据段数据段(Data Segment)SS堆栈段堆栈段(Stack Segment)ES附加段附加段(Extra Segment) 当程序很大，超过当程序很大，超过当程序很大，超过当程序很大，超过64KB64KB时，则可以定义多个代码段、数时，则可以定义多个代码段、数时，则可以定义多个代码段、数时，则可以定义多个代码段、数据段和附加段。不同的逻辑段可以相交，甚至可以完全据段和附加段。不同的逻辑段可以相交，甚至可以完全据段和附加段。不同的逻辑段可以相交，甚至可以完全据段和
14、附加段。不同的逻辑段可以相交，甚至可以完全重叠。重叠。重叠。重叠。80868086设置了这设置了这设置了这设置了这4 4个个个个1616位段寄存器，通过这位段寄存器，通过这位段寄存器，通过这位段寄存器，通过这 四个段寄四个段寄四个段寄四个段寄存器，存器，存器，存器，CPUCPU可以定位可以定位可以定位可以定位4 4个逻辑段：个逻辑段：个逻辑段：个逻辑段： (1)段寄存器段寄存器微处理器及其系统课件微处理器及其系统课件 (2)指令指针寄存器指令指针寄存器IP用来确定代码段中当前将要被执行的指令的偏用来确定代码段中当前将要被执行的指令的偏用来确定代码段中当前将要被执行的指令的偏用来确定代码段中当前
15、将要被执行的指令的偏移地址移地址移地址移地址( (相对于代码段基址相对于代码段基址相对于代码段基址相对于代码段基址) )。IP由控制程序分支的指令、中断以及异常等由控制程序分支的指令、中断以及异常等隐含控制，用户程序不能直接控制隐含控制，用户程序不能直接控制IP。IPIP本质上就是程序计数器本质上就是程序计数器本质上就是程序计数器本质上就是程序计数器(PCPC)微处理器及其系统课件微处理器及其系统课件 a) 4a) 4个通用数据寄存器：个通用数据寄存器：个通用数据寄存器：个通用数据寄存器： (3)通用寄存器组通用寄存器组8086CPU8086CPU有有有有8 8个个个个1616位的通用寄存器，
16、分位的通用寄存器，分位的通用寄存器，分位的通用寄存器，分2 2组。组。组。组。累加寄存器累加寄存器 (Accumulator）基址寄存器（基址寄存器（Base ）计数寄存器（计数寄存器（Counter）数据寄存器（数据寄存器（Data）b) 2b) 2个变址寄存器个变址寄存器个变址寄存器个变址寄存器源变址（源变址（Source Index）目的变址目的变址 (Destination Index)c) 2c) 2个指针寄存器个指针寄存器个指针寄存器个指针寄存器堆栈指针（堆栈指针（Stack Pointer）基数指针基数指针 ( Base Pointer )微处理器及其系统课件微处理器及其系统课件
17、在进行算术运算和逻辑运算时，通用在进行算术运算和逻辑运算时，通用数据寄存器任何一个都可以作为源操数据寄存器任何一个都可以作为源操作数或目的操作数。作数或目的操作数。用来暂存计算过程中所用到的操作用来暂存计算过程中所用到的操作数，结果或其它信息。数，结果或其它信息。通用数据寄存器：通用数据寄存器：微处理器及其系统课件微处理器及其系统课件累加器累加器AX是算术运算的主要寄存器。是算术运算的主要寄存器。例如：ADD AX, BX所有所有I/O指令都使用这一寄存器与外部设备交换数据指令都使用这一寄存器与外部设备交换数据。例如：IN AL, 20HOUT 30H , AX通用数据寄存器器通用数据寄存器器
18、微处理器及其系统课件微处理器及其系统课件基址寄存器基址寄存器BX在计算内存储器地址时，经常用来存放基址在计算内存储器地址时，经常用来存放基址。 例如：例如：MOV AX, BX+03H通用数据寄存器器通用数据寄存器器微处理器及其系统课件微处理器及其系统课件计数寄存器计数寄存器CX 在循环在循环LOOP指令和串处理指令中用作隐含计数器。指令和串处理指令中用作隐含计数器。例如：例如：MOV CX , 200HAGAIN:LOOP AGAIN ；（CX)-1(CX),结果结果 0转转AGAIN通用数据寄存器器通用数据寄存器器微处理器及其系统课件微处理器及其系统课件数据寄存器数据寄存器DX 一般在双字
19、长乘除法运算时，把一般在双字长乘除法运算时，把DX和和AX组合在一组合在一起存放一个双字长起存放一个双字长(32位位)数，数，DX用来存放高用来存放高16位位;例如：MUL BX ; (AX)(BX)(DX)(AX)对某些对某些I/O操作操作DX可用来存放可用来存放I/O的端口地址（端口的端口地址（端口地址地址 256）。）。例如：IN AL , DX通用数据寄存器器通用数据寄存器器微处理器及其系统课件微处理器及其系统课件指针与变址寄存器指针与变址寄存器用于存放偏移量地址。用于存放偏移量地址。偏移量地址偏移量地址表示某一存储单元相对于段寄存器表示某一存储单元相对于段寄存器所指定的基址的位移量。
20、所指定的基址的位移量。微处理器及其系统课件微处理器及其系统课件SP堆栈指针堆栈指针(stack pointer)用来用来指示栈顶的偏移地址指示栈顶的偏移地址BP基址指针基址指针(base pointer)存放堆栈段中一个存放堆栈段中一个数据区基地址数据区基地址的偏移地址的偏移地址SP和和BP为指针寄存器，用于访问堆栈段中的数据为指针寄存器，用于访问堆栈段中的数据SSSP或BP指针与变址寄存器指针与变址寄存器微处理器及其系统课件微处理器及其系统课件SI和和DI为变址寄存器，用于访问数据段为变址寄存器，用于访问数据段和附加段和附加段中中的数据的数据常用来确定数据段中某一存储单元的地址常用来确定数据
21、段中某一存储单元的地址 例如：例如：MOV AX, SISI存放源操作数的偏移地址存放源操作数的偏移地址DI存放目的操作数的偏移地址存放目的操作数的偏移地址 DSSI或DI指针与变址寄存器指针与变址寄存器微处理器及其系统课件微处理器及其系统课件例：例：MOV SI , 2000HMOV DI , 3000HMOV CX, 100HCLD.MOVSB.在在串串处处理理指指令令中中，SI、DI作作为为隐隐含含的的源源变变址址和和目目的的变变址址寄寄存存器器分分别别达达到到在在数数据据段段和和附附加段中寻址的目的。加段中寻址的目的。SI , DI具有自动增量和自动减量功能具有自动增量和自动减量功能.
22、3000H: 2000H3000H: 2100H5000H:3000H5000H:3100HDS:2000HDS:20FFHES:3000HES:30FFH(DS)(SI)(ES)(DI)存储器存储器指针与变址寄存器指针与变址寄存器微处理器及其系统课件微处理器及其系统课件源数据串源数据串：默认段寄存器：DS，偏移量：SI 可制定其他段寄存器： CS ES SS目的数据串目的数据串：默认段寄存器：ES，偏移量：DI 可制定其他段寄存器： 无微处理器及其系统课件微处理器及其系统课件015（4）标志寄存器）标志寄存器FG（Flag Register）标志寄存器有标志寄存器有9个标志位：个标志位：6个
23、状态标志位，个状态标志位，3个控制标志位个控制标志位状态标志位状态标志位反映算术或逻辑运算后结果的状态，反映算术或逻辑运算后结果的状态，由处理器根据计算结果由处理器根据计算结果自动设置自动设置FCF进位标志进位标志(Carry Flag)运算结果最高位产生进位或借位，置CF=1FPF奇偶标志奇偶标志(Parity Flag)结果低8位中1的个数为偶数，置PF=1FAF辅助进位辅助进位标志标志(Auxiliary Carry Flag)低4位产生进位置AF=1，用于十进制数运算调整FLAGS微处理器及其系统课件微处理器及其系统课件FZF 零零标志标志(Zero Flag)运算结果为0，置ZF=1
24、FSF 符号符号标志标志(Sign Flag)与运算结果的最高位(符号位)相同FOF溢出溢出标志标志(Overflow Flag) 补码运算结果超过了机器表示的范围，置OF=1可以用来判断有符号整数补码运算结果的正确性FLAGS标志寄存器标志寄存器015微处理器及其系统课件微处理器及其系统课件015例如例如: :MOV ALMOV AL，4FH 0100 11114FH 0100 1111 ADD ALADD AL，31H 31H +0011 0001 +0011 0001 1000 00001000 0000则对标志影响为：则对标志影响为： CF=0D7未产生进位；未产生进位；PF=01的个
25、数为奇数；的个数为奇数；AF=1D3有进位；有进位；ZF=0结果非零；结果非零；SF=1最高位为最高位为1；OF=1结果为结果为128标志寄存器标志寄存器FLAGS微处理器及其系统课件微处理器及其系统课件控制标志用于控制控制标志用于控制CPU的操作，由程序设置或清除：的操作，由程序设置或清除：FDF方向方向标志标志(Direction Flag)控制数据串操作指令的步进方向控制数据串操作指令的步进方向 STD指令将指令将DF置置1，使串操作过程中地址自动递减，使串操作过程中地址自动递减 CLD指令将指令将DF清清0，使串操作过程中地址自动递增，使串操作过程中地址自动递增FIF中断允许中断允许标
26、志标志(Interupt Flag)控制可屏蔽中断控制可屏蔽中断 STI指令将指令将IF置置1，允许，允许CPU接受可屏蔽中断请求接受可屏蔽中断请求 CLI指令将指令将IF清清0，禁止，禁止CPU接受可屏蔽中断请求接受可屏蔽中断请求FTF陷阱陷阱标志标志(Trap Flag)为调试程序而设为调试程序而设 将将TF置置1，CPU处于单步工作方式处于单步工作方式 将将TF清清0， CPU正常执行程序正常执行程序标志寄存器标志寄存器015微处理器及其系统课件微处理器及其系统课件3.1.3 总线周期总线周期1、时钟周期、时钟周期：是CPU的基本时间计量单位，它由计算机主频决定由计算机主频决定。8086
27、主频是5MHz，一个时钟周期就是200ns。2、总线周期、总线周期：BIU完成一次访问存储器操作所需完成一次访问存储器操作所需要的时间称作一个总线周期要的时间称作一个总线周期。一个最基本的总线周期由4个时钟周期组成，习惯上称4个状态，T1, T2, T3, T4状态。只有在CPU和内存或I/O端口之间传递数据以及取指令时，CPU才执行总线周期。微处理器及其系统课件微处理器及其系统课件CPUCPU高高4 4位地址线和状态线位地址线和状态线公用公用A A1616- A- A1919 /S /S3 3-S-S6 6 1616位数据和低位数据和低1616位地址位地址共用线共用线ADAD1515-AD-
28、AD0 08086CPU8086CPU具有具有1616根数据线，根数据线，2020根地址线，为了节根地址线，为了节省成本和空间，它们共用省成本和空间，它们共用2020个引脚个引脚微处理器及其系统课件微处理器及其系统课件T T1 1：CPUCPU发送发送2020位地址信号至多路复用线；位地址信号至多路复用线；T T2 2：CPUCPU向高向高4 4位复用线送状态，低位复用线送状态，低1616位高阻；位高阻；T T3 3：高：高4 4位复用线继续传送状态，低位复用线继续传送状态，低1616位传送数据；位传送数据；T T4 4：总线周期结束：总线周期结束. .CPUCPU高高4 4位地址线位地址线A
29、 A1919-A-A1616 1616位数据、低位数据、低1616位地址位地址 共用线共用线ADAD1515-AD-AD0 0基本总线周期基本总线周期微处理器及其系统课件微处理器及其系统课件 在某些特殊情况下，在某些特殊情况下，T T3 3时钟周期内存或时钟周期内存或I/OI/O接接口不能完成读写工作，需通知口不能完成读写工作，需通知CPUCPU，CPUCPU将在将在T T3 3后后插入一个或多个等待时钟周期插入一个或多个等待时钟周期T Tw w状态，直到状态，直到内存或内存或I/OI/O接口准备好。接口准备好。T Tw w状态状态T T1 1T T2 2T T3 3T Tw wT T4 4T
30、 Tw wCLKCLKREADYREADY微处理器及其系统课件微处理器及其系统课件 CPUCPU不需取指令，不需取数据时进入空闲不需取指令，不需取数据时进入空闲周期周期。以时钟周期以时钟周期为单位为单位T T1 1T T2 2T T3 3T T4 4CLKCLKT T1 1T T2 2T T3 3T T4 4几个空闲周期几个空闲周期空闲周期空闲周期微处理器及其系统课件微处理器及其系统课件5 5、指令周期：、指令周期：、指令周期：、指令周期：计算机完成对一条指令的读取并执计算机完成对一条指令的读取并执计算机完成对一条指令的读取并执计算机完成对一条指令的读取并执行这一系列步骤所需要的时间。行这一系
31、列步骤所需要的时间。行这一系列步骤所需要的时间。行这一系列步骤所需要的时间。指令周期包含一个或几个总线周期。指令周期包含一个或几个总线周期。指令周期包含一个或几个总线周期。指令周期包含一个或几个总线周期。 例如，执行一条例如，执行一条例如，执行一条例如，执行一条8 8位寄存器乘法（位寄存器乘法（位寄存器乘法（位寄存器乘法（MULMUL），这是），这是），这是），这是一条两字节指令，需一条两字节指令，需一条两字节指令，需一条两字节指令，需70707777个时钟周期的执行时个时钟周期的执行时个时钟周期的执行时个时钟周期的执行时间。间。间。间。微处理器及其系统课件微处理器及其系统课件3.1.4 80
32、86/80883.1.4 8086/8088的引脚信号和功能的引脚信号和功能微处理器及其系统课件微处理器及其系统课件 8086/8088CPU芯片都是芯片都是40条引脚条引脚的双列直插式封装。部的双列直插式封装。部分引脚采用了分引脚采用了分时复用方式分时复用方式，即同一条引脚在不同的时刻，即同一条引脚在不同的时刻具有不同的用途。具有不同的用途。CPU的外部结构的外部结构微处理器及其系统课件微处理器及其系统课件8086CPU引脚引脚1.AD1.AD1515-AD-AD0 0：分时复用的地址分时复用的地址分时复用的地址分时复用的地址/ /数据总线数据总线数据总线数据总线2.A19/S6-A16/S
33、32.A19/S6-A16/S3：分时复用的地址：分时复用的地址：分时复用的地址：分时复用的地址/ /状态线状态线状态线状态线S S4 4S S3 3段寄存器段寄存器段寄存器段寄存器0 00 0ESES0 01 1SSSS1 10 0CSCS（I/OI/O，INTINT）1 11 1DSDSS5用来表示中断标志状态线，当用来表示中断标志状态线，当IF为为1时，时，S5=1。 S6保持恒为保持恒为0。微处理器及其系统课件微处理器及其系统课件3. 3. ：高：高：高：高8 8位数据总线允许状态复用位数据总线允许状态复用位数据总线允许状态复用位数据总线允许状态复用4 4： : : 读信号读信号读信号
34、读信号5 5： : :写信号写信号写信号写信号6: 6: ：存储器或：存储器或：存储器或：存储器或I/OI/O端口访问信号端口访问信号端口访问信号端口访问信号ADAD0 0总线使用情况总线使用情况总线使用情况总线使用情况0 00 01616位数据总线上进行字传送位数据总线上进行字传送位数据总线上进行字传送位数据总线上进行字传送0 01 1高高高高8 8位数据总线上进行字节传送位数据总线上进行字节传送位数据总线上进行字节传送位数据总线上进行字节传送1 10 0低低低低8 8位数据总线上进行字节传送位数据总线上进行字节传送位数据总线上进行字节传送位数据总线上进行字节传送1 11 1无效无效无效无效
35、微处理器及其系统课件微处理器及其系统课件7.Ready7.Ready：准备就绪信号：准备就绪信号：准备就绪信号：准备就绪信号8.INTR8.INTR：中断请求信号：中断请求信号：中断请求信号：中断请求信号9.9. ：中断响应信号：中断响应信号：中断响应信号：中断响应信号10.NMI10.NMI：非屏蔽中断请求信号：非屏蔽中断请求信号：非屏蔽中断请求信号：非屏蔽中断请求信号11.11. ：测试信号：测试信号：测试信号：测试信号12.RESET12.RESET：复位信号复位信号复位信号复位信号13.ALE13.ALE：地址锁存允许信号：地址锁存允许信号：地址锁存允许信号：地址锁存允许信号14.14
36、. ：数据发送：数据发送：数据发送：数据发送/ /接收控制信号接收控制信号接收控制信号接收控制信号15.15. ：数据允许信号：数据允许信号：数据允许信号：数据允许信号16.HOLD16.HOLD：总线请求信号总线请求信号总线请求信号总线请求信号微处理器及其系统课件微处理器及其系统课件17.HLDA17.HLDA：总线请求响应信号总线请求响应信号总线请求响应信号总线请求响应信号18.18. ：工作模式选择信号工作模式选择信号工作模式选择信号工作模式选择信号19.CLK19.CLK：主时钟信号主时钟信号主时钟信号主时钟信号20.Vcc20.Vcc：CPU+5VCPU+5V电源电源电源电源21.G
37、ND21.GND：电源地电源地电源地电源地最大模式系统时最大模式系统时最大模式系统时最大模式系统时24243131引脚重定义如下：引脚重定义如下：引脚重定义如下：引脚重定义如下：22.22. : :总线周期状态信号总线周期状态信号总线周期状态信号总线周期状态信号23.23. ：封锁信号封锁信号封锁信号封锁信号24.24. ：请求请求请求请求/ /同意信号同意信号同意信号同意信号25.QS125.QS1，QS0QS0：指令队列状态信号：指令队列状态信号：指令队列状态信号：指令队列状态信号微处理器及其系统课件微处理器及其系统课件3.2 8086/80883.2 8086/8088系统的最小系统的最
38、小/ /最大模式最大模式8086/8088CPU8086/8088CPU有两种工作模式，它们是由硬件决有两种工作模式，它们是由硬件决有两种工作模式，它们是由硬件决有两种工作模式，它们是由硬件决定的：定的：定的：定的：最小模式：最小模式：最小模式：最小模式：最大模式：最大模式：最大模式：最大模式：最小模式是单微处理器系统。最大模式是多处理器系最小模式是单微处理器系统。最大模式是多处理器系最小模式是单微处理器系统。最大模式是多处理器系最小模式是单微处理器系统。最大模式是多处理器系统，一个为主，其他为协处理器，如统，一个为主，其他为协处理器，如统，一个为主，其他为协处理器，如统，一个为主，其他为协处
39、理器，如80878087数字协处理数字协处理数字协处理数字协处理器。器。器。器。微处理器及其系统课件微处理器及其系统课件一、最小模式系统一、最小模式系统 最小模式是一个以最小模式是一个以最小模式是一个以最小模式是一个以80868086为主体的单处理器系统，为主体的单处理器系统，为主体的单处理器系统，为主体的单处理器系统，所有控制信号均由所有控制信号均由所有控制信号均由所有控制信号均由CPUCPU直接提供。直接提供。直接提供。直接提供。 最小系统的硬件包括最小系统的硬件包括最小系统的硬件包括最小系统的硬件包括: : 一片一片一片一片8284A8284A作为时钟发生器；作为时钟发生器；作为时钟发生
40、器；作为时钟发生器； 三片三片三片三片82828282（或（或（或（或74LS37374LS373）作为地址锁存器；）作为地址锁存器；）作为地址锁存器；）作为地址锁存器； 两片两片两片两片8286/82878286/8287作为数据收发器。作为数据收发器。作为数据收发器。作为数据收发器。微处理器及其系统课件微处理器及其系统课件最小工作模式的典型配置最小工作模式的典型配置CLK RESETREADYMIN/MXALEBHEA19A16AD15AD0DENDT/RM/IOWRRDHOLDHLDAINTRINTA8086STB地址锁存器地址锁存器8282（三片）（三片）收发器收发器8286OE(二片
41、二片)T(可选可选)8284ABHE地址总线地址总线数据总线数据总线READYRESET5V控制总线控制总线微处理器及其系统课件微处理器及其系统课件82828282锁存器与锁存器与80868086的连接的连接ALEAD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15A16A17A18A19BHEDI0DI1DI2DI3DI4DI5DI6DI7OEDO0DO1DO2DO3DO4DO5DO6DO7STBDI0DI1DI4DI0DI1DI4STBOESTB数据数据地址8086828282828282OE微处理器及其系统课件微处理器及其系统课件最小模式数据传输方式最小模式数据传输方式0
42、 01 10 0存储器写存储器写存储器写存储器写1 10 00 0存储器读存储器读存储器读存储器读0 01 11 1I/OI/O写写写写1 10 01 1I/OI/O读读读读WRWRRDRDM/IOM/IO数据传输方式数据传输方式数据传输方式数据传输方式最小模式系统中最小模式系统中, 信号信号M/IO, RD和和WR组合起组合起来决定了系统中数据传输的方式来决定了系统中数据传输的方式. 微处理器及其系统课件微处理器及其系统课件最小模式系统中的总线操作最小模式系统中的总线操作8086CPU8086CPU为了要与存储器或为了要与存储器或为了要与存储器或为了要与存储器或I/OI/O端口交换数据，需端
43、口交换数据，需端口交换数据，需端口交换数据，需要执行一个要执行一个要执行一个要执行一个总线周期总线周期总线周期总线周期，这就是，这就是，这就是，这就是总线操作总线操作总线操作总线操作。总线操作可以分为总线操作可以分为总线操作可以分为总线操作可以分为总线读操作总线读操作总线读操作总线读操作和和和和总线写操作总线写操作总线写操作总线写操作。读。读。读。读操作是操作是操作是操作是CPUCPU从存储器或从存储器或从存储器或从存储器或I/OI/O端口读取数据，写操作端口读取数据，写操作端口读取数据，写操作端口读取数据，写操作是是是是CPUCPU将数据写入存储器或将数据写入存储器或将数据写入存储器或将数据
44、写入存储器或I/OI/O端口。端口。端口。端口。微处理器及其系统课件微处理器及其系统课件最小模式系统中的总线写操作时序最小模式系统中的总线写操作时序微处理器及其系统课件微处理器及其系统课件最小模式系统中的总线读操作时序最小模式系统中的总线读操作时序微处理器及其系统课件微处理器及其系统课件二、最大模式系统二、最大模式系统 与最小模式区别是系统中增设了与最小模式区别是系统中增设了与最小模式区别是系统中增设了与最小模式区别是系统中增设了总线控制器总线控制器总线控制器总线控制器82888288和和和和总线总线总线总线仲裁器仲裁器仲裁器仲裁器82898289。这样可以构成以。这样可以构成以。这样可以构成以。这样可以构成以8086CPU8086CPU为中心的为中心的为中心的为中心的多处多处多处多处理器系统理器系统理器系统理器系统。（此部分自学）（此部分自学）（此部分自学）（此部分自学）微处理器及其系统课件微处理器及其系统课件
