《北邮组成原考前辅导》由会员分享，可在线阅读，更多相关《北邮组成原考前辅导（138页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理计算机组成原理研究生入学考试考前辅导研究生入学考试考前辅导( (for 2002)for 2002)北京邮电大学北京邮电大学计算机科学与技术学院计算机科学与技术学院复习重点复习重点基本概念清晰、全面基本概念清晰、全面运算方法及运算器运算方法及运算器指令系统指令系统存储系统存储系统中央处理器中央处理器总线系统总线系统复习要领复习要领复习概念仔细复习概念仔细习题习题题型分析题型分析善于总结善于总结几点建议几点建议通读教材通读教材题库练习题库练习举一反三举一反三题型介绍题型介绍填空填空选择填空选择填空简答简答证明证明计算计算分析分析设计设计主要内容介绍主要内容介绍第一章：计算机系统概论
2、第一章：计算机系统概论计算机的分类和应用计算机的分类和应用计算机的分类：电子数字计算机与电子模拟计算机。计算机的分类：电子数字计算机与电子模拟计算机。数字计算机进一步又可分为专用计算机和通用计算机。数字计算机进一步又可分为专用计算机和通用计算机。专用和通用是根据计算机的效率、速度、价格、运行的经济专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。性和适应性来划分的。通用计算机又可分巨型机、大型机、中型机、小型机、微型通用计算机又可分巨型机、大型机、中型机、小型机、微型机和单片机六类，它们的区别在于体积、简易性、功率损耗、机和单片机六类，它们的区别在于体积、简易性、功率损耗
3、、性能指标、数据存储容量、指令系统规模和机器价格，性能指标、数据存储容量、指令系统规模和机器价格，计算机的应用：科学计算，自动控制，测量和测试，信息处计算机的应用：科学计算，自动控制，测量和测试，信息处理，教育和卫生，家用电器，人工智能理，教育和卫生，家用电器，人工智能第一章：计算机系统概论第一章：计算机系统概论计算机的硬件计算机的硬件数字计算机的硬件组成数字计算机的硬件组成: :运算器、存储器、控制器、适配器及输运算器、存储器、控制器、适配器及输入输出设备入输出设备运算器：完成算术、逻辑运算运算器：完成算术、逻辑运算存储器：存放程序和数据，又分为内存储器、外存储器，存储器：存放程序和数据，又
4、分为内存储器、外存储器，KB,MBKB,MB控制器：计算机的指挥中心。控制器的基本任务基本任务，就控制器：计算机的指挥中心。控制器的基本任务基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器中，对该指令的操作码由译码器进行分析判别，然后到控制器中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。接着从存储根据指令性质，执行这条指令，进行相应的操作。接着从存储器取出第二条指令，再执行这第二条指令。依次类推。通常把器取出第二条指令，再执行这第二条指令。依次类推。通常把取指令的一段时间
5、称作取指周期取指令的一段时间称作取指周期，而把执行指令的一段时间叫而把执行指令的一段时间叫做执行周期。因此，控制器反复交替地处在取指周期与执行周做执行周期。因此，控制器反复交替地处在取指周期与执行周期之中。期之中。通常把运算器和控制器合在一起称为中央处理器通常把运算器和控制器合在一起称为中央处理器，简称简称CPUCPU，而而将将CPUCPU和存储器合在一起称为主机。和存储器合在一起称为主机。第一章：计算机系统概论第一章：计算机系统概论指令流和数据流：由于计算机使用的信息既有指令又有数据，指令流和数据流：由于计算机使用的信息既有指令又有数据，所以计算机字既可以代表指令，也可以代表数据。如果某字所
6、以计算机字既可以代表指令，也可以代表数据。如果某字代表要处理的数据，则称为数据字；如果某字为一条指令，代表要处理的数据，则称为数据字；如果某字为一条指令，则称为指令字。指令和数据统统放在内存中，从形式上看，则称为指令字。指令和数据统统放在内存中，从形式上看，它们都是二进制数码，似乎很难分清哪些是指令字，哪些是它们都是二进制数码，似乎很难分清哪些是指令字，哪些是数据字。然而控制器完全可以区分开哪些是指令字，哪些是数据字。然而控制器完全可以区分开哪些是指令字，哪些是数据字。数据字。一般来讲，取指周期中从内存读出的信息流是指令流，它流一般来讲，取指周期中从内存读出的信息流是指令流，它流向控制器；而在
7、执行器周期中从内存读出的信息流是数据流，向控制器；而在执行器周期中从内存读出的信息流是数据流，它由内存流向运算器。它由内存流向运算器。第一章：计算机系统概论第一章：计算机系统概论适配器与输入输出设备：计算机的输入适配器与输入输出设备：计算机的输入/ /输出设备通常称为外输出设备通常称为外围设备。这些外围设备有高速的也有低速的，有机电结构的，围设备。这些外围设备有高速的也有低速的，有机电结构的，也有全电子式的。由于种类繁多且速度各异，因而它们不是也有全电子式的。由于种类繁多且速度各异，因而它们不是直接地同高速工作的主机相连接，而是通过适配器部件与主直接地同高速工作的主机相连接，而是通过适配器部件
8、与主机相联系。适配器的作用相当于一个转换器。它可以保证外机相联系。适配器的作用相当于一个转换器。它可以保证外围设备用计算机系统特性所要求的形式发送或接收信息。一围设备用计算机系统特性所要求的形式发送或接收信息。一个典型的计算机系统具有各种类型的外围设备，因而有各种个典型的计算机系统具有各种类型的外围设备，因而有各种类型的适配器，它使得被连接的外围设备通过系统总线与主类型的适配器，它使得被连接的外围设备通过系统总线与主机进行联系，以便使主机和外围设备并行协调地工作。机进行联系，以便使主机和外围设备并行协调地工作。除了上述各部件外，计算机系统中还必须有总线。系统总线除了上述各部件外，计算机系统中还
9、必须有总线。系统总线是构成计算机系统的骨架，是多个系统部件之间进行数据传是构成计算机系统的骨架，是多个系统部件之间进行数据传送的公共通路。借助系统总线，计算机在各系统部件之间实送的公共通路。借助系统总线，计算机在各系统部件之间实现传送地址、数据和控制信息的操作现传送地址、数据和控制信息的操作。第一章：计算机系统概论第一章：计算机系统概论计算机系统结构的过去和未来计算机系统结构的过去和未来世界上第一台电子数字计算机是世界上第一台电子数字计算机是19461946年在美国宾夕法尼亚大年在美国宾夕法尼亚大学制成的。这台机器用学制成的。这台机器用了了1800018000多个电子管，占用长度超过多个电子管
10、，占用长度超过3030米的米的房间，重量达房间，重量达3030吨，而运算速度只有吨，而运算速度只有50005000次次/ /秒。秒。自从这台计算机问世以来，从使用的器件角度来说，计算机的发展自从这台计算机问世以来，从使用的器件角度来说，计算机的发展大致经历了五代的变化：大致经历了五代的变化：第一代为第一代为19461946年开始的电子管计算机。计算机运算速度一年开始的电子管计算机。计算机运算速度一般为每秒几千次至几万次，体积庞大，成本很高，可靠性般为每秒几千次至几万次，体积庞大，成本很高，可靠性较低。在此期间，形成了计算机的基本体系，确定了程序较低。在此期间，形成了计算机的基本体系，确定了程序
11、设计的基本方法，设计的基本方法，“数据处理机数据处理机”开始得到应用。开始得到应用。第二代为第二代为19581958年开始的晶体管计算机。运算速度提高到几年开始的晶体管计算机。运算速度提高到几万次至几十万次，可靠性提高，体积缩小，成本降低。在万次至几十万次，可靠性提高，体积缩小，成本降低。在此期间，此期间，“工业控制机工业控制机”开始得到应用。开始得到应用。第一章：计算机系统概论第一章：计算机系统概论第三代为第三代为19651965年开始的中小规模集成电路计算机。可靠性年开始的中小规模集成电路计算机。可靠性进一步提高，体积进一步缩小，成本进一步下降，运算速进一步提高，体积进一步缩小，成本进一步
12、下降，运算速度提高到几十万次至几百万次。在此期间形成机种多样化，度提高到几十万次至几百万次。在此期间形成机种多样化，生产系列化，使用系统化，生产系列化，使用系统化，“小型计算机小型计算机”开始出现。开始出现。第四代为第四代为19711971年开始的大规模和超大规模集成电路计算机，年开始的大规模和超大规模集成电路计算机，可靠性更进一步提高，体积更进一步缩小，成本更进一步可靠性更进一步提高，体积更进一步缩小，成本更进一步降低，速度提高到每秒几百万次至几千万次。由几片大规降低，速度提高到每秒几百万次至几千万次。由几片大规模集成电路组成的模集成电路组成的“微型计算机微型计算机”开始出现。开始出现。第五
13、代为第五代为19861986年开始的巨大规模集成电路计算机，运算速年开始的巨大规模集成电路计算机，运算速度提高到每秒几亿次至上百亿次。由一片巨大规模集成电度提高到每秒几亿次至上百亿次。由一片巨大规模集成电路实现的路实现的“单片计算机单片计算机”开始出现。开始出现。从从19461946年计算机诞生以来，大约每隔五年运算速度提高年计算机诞生以来，大约每隔五年运算速度提高1010倍，倍，可靠性提高可靠性提高1010倍，成本降低倍，成本降低1010倍，体积缩小倍，体积缩小1010倍。而倍。而7070年代年代以来，计算机的生产数量每年以以来，计算机的生产数量每年以25%25%的速度递增。的速度递增。第一
14、章：计算机系统概论第一章：计算机系统概论计算机的软件计算机的软件软件的组成与分类：凡是用于一台计算机的各种程序，统称软件的组成与分类：凡是用于一台计算机的各种程序，统称为这台计算机的程序或软件系统。为这台计算机的程序或软件系统。计算机软件一般分为两大类：一类叫系统程序，一类叫应用计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序。程序。系统程序用来简化程序设计，简化使用方法，提高计算机的系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能及用途。它包括以下四使用效率，发挥和扩大计算机的功能及用途。它包括以下四类：类：(1)(1)各种服务性程序，如诊断程序、
15、排错程序、练习程序各种服务性程序，如诊断程序、排错程序、练习程序等；等；(2)(2)语言程序，如汇编程序、编译程序、解释程序等；语言程序，如汇编程序、编译程序、解释程序等；(3)(3)操作系统；操作系统；(4)(4)数据库管理系统。数据库管理系统。应用程序是用户利用计算机来解决某些问题应用程序是用户利用计算机来解决某些问题 而编制的程而编制的程 序，序，如工程设计程序、数据处理程序、自动控制程序、企业管理如工程设计程序、数据处理程序、自动控制程序、企业管理程序、情报检索程序、科学计算程序等等。程序、情报检索程序、科学计算程序等等。第一章：计算机系统概论第一章：计算机系统概论软件的发展演变软件的
16、发展演变机器语言机器语言汇编语言汇编语言算法语言算法语言操作系统操作系统数据库管理系统数据库管理系统第一章：计算机系统概论第一章：计算机系统概论计算机系统的层次结构计算机系统的层次结构多级组成的计算机系统：计算机不能简单地认为是一种电子多级组成的计算机系统：计算机不能简单地认为是一种电子设备，而是一个十分复杂的硬、软件结合而成的整体。它通设备，而是一个十分复杂的硬、软件结合而成的整体。它通常由五个以上不同的级组成。常由五个以上不同的级组成。第一级是微程序设计级。这是一个实在的硬件级，它由机器第一级是微程序设计级。这是一个实在的硬件级，它由机器硬件直接执行微指令。硬件直接执行微指令。第二级是一般
17、机器级，也称为机器语言级，它由微程序解释第二级是一般机器级，也称为机器语言级，它由微程序解释机器指令系统。这一级也是硬件级。机器指令系统。这一级也是硬件级。第三级是操作系统级，它由操作系统程序实现。这些操作系第三级是操作系统级，它由操作系统程序实现。这些操作系统由机器指令和广义指令组成，广义指令是操作系统定义和统由机器指令和广义指令组成，广义指令是操作系统定义和解释的软件指令，所以这一级也称为混合级。解释的软件指令，所以这一级也称为混合级。第四级是汇编语言级，它给程序人员提供一种符号形式语言，第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性。以减少程序编写的复杂性。
18、第五级是高级语言级，它是面向用户的，为方便用户编写应第五级是高级语言级，它是面向用户的，为方便用户编写应用程序而设置的。这一级由各种高级语言编译程序支持和执用程序而设置的。这一级由各种高级语言编译程序支持和执行行。第一章：计算机系统概论第一章：计算机系统概论总结总结习惯上所称的习惯上所称的“电子计算机电子计算机”是指现在广泛应用的电子数字是指现在广泛应用的电子数字计算机，它分为专用计算机和通用计算机两大类。专用和通计算机，它分为专用计算机和通用计算机两大类。专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。通用计算机又分
19、为巨型机、大型机、中型机、性来划分的。通用计算机又分为巨型机、大型机、中型机、小型机、微型机、单片机六类，其结构复杂性、性能、价格小型机、微型机、单片机六类，其结构复杂性、性能、价格依次递减依次递减.计算机的生命力在于它的广泛应用，应用的范围几乎涉及人计算机的生命力在于它的广泛应用，应用的范围几乎涉及人类社会的所有领域。归纳起来，在科学计算、自动控制、测类社会的所有领域。归纳起来，在科学计算、自动控制、测量与测试、信息处理、教育卫生、家用电器、人工智能等领量与测试、信息处理、教育卫生、家用电器、人工智能等领域中的应用成就最为突出。域中的应用成就最为突出。计算机的硬件是由有形的电子器件等构成的，
20、它包括运算器、计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。传统上将运算器存储器、控制器、适配器、输入输出设备。传统上将运算器和控制器称为和控制器称为CPU，而将而将CPU和存储器称为主机。存储程序和存储器称为主机。存储程序按地址顺序执行，这是冯按地址顺序执行，这是冯诺依曼型计算机的工作原理，也诺依曼型计算机的工作原理，也是计算机自动化工作的关键。是计算机自动化工作的关键。第一章：计算机系统概论第一章：计算机系统概论总结总结计算机的软件是计算机系统结构的重要组成部分，也是计算计算机的软件是计算机系统结构的重要组成部分，也是计算机不同于一般电子设备的
21、本质所在。计算机软件一般分为系机不同于一般电子设备的本质所在。计算机软件一般分为系统程序和应用程序两大类。系统程序用来简化程序设计，简统程序和应用程序两大类。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能和用途，它包括：功能和用途，它包括：(1)各种服务性程序，各种服务性程序，(2)语言类程序，语言类程序，(3)操作系统，操作系统，(4)数据库管理系统。应用程序是针对某一应数据库管理系统。应用程序是针对某一应用课题领域开发的软件。用课题领域开发的软件。计算机系统是一个由硬件、软件组成的多级层次结构，它通计
22、算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇编语言级、高常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。级的支持。第二章：运算方法和运算器第二章：运算方法和运算器数据与文字的表示方法数据与文字的表示方法数据格式：数据格式：定点数的表示方法定点数的表示方法浮点数的表示方法浮点数的表示方法IEEE754IEEE754格式格式3232位（位（1 1，8 8，2323），），x=(-1)x=(-1)S S(1.M) 2(1.M) 2E-12
23、7E-1276464位（位（1 1，1111，5252），），x=(-1)x=(-1)S S(1.M) 2(1.M) 2E-1023E-1023第二章：运算方法和运算器第二章：运算方法和运算器例题例题1 1：若浮点数：若浮点数x x的二进制存储格式为的二进制存储格式为(41360000)(41360000)1616，求此，求此IEEE754IEEE754格式格式3232位浮点数的十进制值。位浮点数的十进制值。解解：将将1616进制数展开后，可得二制数格式为进制数展开后，可得二制数格式为0 0 100 0001 0100 0001 0011 0110 0000 0000 0000 0000011
24、 0110 0000 0000 0000 0000e=e=阶码阶码-127=10000010-01111111=00000011=(3)-127=10000010-01111111=00000011=(3)1010包括隐藏位包括隐藏位1 1的尾数的尾数1.1.M M=1.011 0110 0000 0000 0000 =1.011 0110 0000 0000 0000 0000=1.0110110000=1.011011于是有于是有x=(-1)x=(-1)S S1.M21.M2e e=+(1.011011)=+(1.011011)2 23 3=+1011.011=(11.375)=+1011
25、.011=(11.375)1010第二章：运算方法和运算器第二章：运算方法和运算器例题例题2 2：将十进制数将十进制数20.5937520.59375转换成转换成3232位位IEEE754IEEE754格式格式浮点数的二浮点数的二进制格式来存储。进制格式来存储。解解：首先分别将整数和分数部分转换成二进制数：首先分别将整数和分数部分转换成二进制数：20.59375=10100.1001120.59375=10100.10011然后移动小数点，使其在第然后移动小数点，使其在第1 1，2 2位之间位之间10100.10011=1.01001001110100.10011=1.0100100112 2
26、4 4e=4e=4于是得到：于是得到：S=0, E=4+127=131, M=010010011S=0, E=4+127=131, M=010010011最后得到最后得到3232位浮点数的二进制存储格式为：位浮点数的二进制存储格式为：0 0100 0001 1100 0001 1010 0100 1100 0000 0000 0000010 0100 1100 0000 0000 0000=(41=(41A4C000)A4C000)1616第二章：运算方法和运算器第二章：运算方法和运算器十进制数串的表示方法十进制数串的表示方法大多数通用性较强的计算机都能直接处理十进制形式表示的大多数通用性较强
27、的计算机都能直接处理十进制形式表示的数据。十进制数串在计算机内主要有数据。十进制数串在计算机内主要有2 2种表示形式：种表示形式：字符串形式：一个字节表示一个十进制的数位或符号，用于非数字符串形式：一个字节表示一个十进制的数位或符号，用于非数值计算的场合。值计算的场合。压缩的十进制数串形式：一个字节存放压缩的十进制数串形式：一个字节存放2 2个十进制的数位，用于个十进制的数位，用于数值运算。（数值运算。（BCDBCD码和数字符的码和数字符的ASCIIASCII码的低码的低4 4位）位）第二章：运算方法和运算器第二章：运算方法和运算器数的机器码表示数的机器码表示原码表示法原码表示法数学定义数学定
28、义对于定点小数对于定点小数X=XX=X0 0.X.X1 1X X2 2.X Xn n，其原码的数学定义为其原码的数学定义为 XX原原= = X X当当 0 0 X1X1XX原原= 1- = 1- X=1+|X|X=1+|X|当当-1-1 X0X0对于定点整数对于定点整数X=XX=X0 0X X1 1X X2 2.X Xn n，其原码的数学定义为其原码的数学定义为 XX原原= = X X当当 0 0 X2X2n nXX原原= 2= 2n n - X= 2 - X= 2n n +|X| +|X|当当-2-2n n X0 X0原码机器中有原码机器中有0 0，0 0之分之分第二章：运算方法和运算器第二
29、章：运算方法和运算器补码表示法补码表示法数学定义数学定义对于定点小数对于定点小数X=XX=X0 0.X.X1 1X X2 2.X Xn n，其补码的数学定义为其补码的数学定义为 XX补补= = X X当当 0 0 X1X1XX补补= 2+ = 2+ X=2-|X|X=2-|X|当当-1-1 X0X0对于定点整数对于定点整数X=XX=X0 0X X1 1X X2 2.X Xn n，其补码的数学定义为其补码的数学定义为 XX补补= = X X当当 0 0 X2X2n nXX补补= 2= 2n+1n+1+X= 2+X= 2n+1n+1-|X|-|X|当当-2-2n n X0X0补码情况下，无补码情况
30、下，无0 0，0 0之分之分+0+0补补=0.00.0=0.00.0-0-0补补=1.11.1+0.0001=0.00.0=1.11.1+0.0001=0.00.01.00.01.00.0是补码表示中的最小负数，比是补码表示中的最小负数，比1.11.11.11.1更小。更小。第二章：运算方法和运算器第二章：运算方法和运算器已知已知 XX补补，求，求 XX原原方法方法对于正数：对于正数： XX原原=X X 补补对于负数：对于负数： XX原原=XX补补 补补已知已知 XX补补，求，求 XX补补的方法的方法将将 X X 补补连同符号位一起，各位变反，末位加连同符号位一起，各位变反，末位加1 1；已知
31、已知 XX补补，求，求 X/2X/2补补、 X/4X/4补补的方法的方法将将 X X 补补连同符号位一起右移连同符号位一起右移1 1位，左边补位，左边补1 1位与符号位相同的位与符号位相同的数码，则得到数码，则得到 X/2X/2补补；同理，若右移；同理，若右移2 2位，则得到位，则得到 X/4X/4补补；已知已知 XX补补，求，求22XX补补、44XX补补的方法的方法将将 XX补补左移左移1 1位，得到位，得到22XX补补，右边补，右边补“0”“0”；若左移若左移2 2位，则得到位，则得到44XX补补。例：若例：若 XX补补= 0.00101101= 0.0010110122XX补补=0.01
32、011010=0.0101101044XX补补=0.10110100=0.10110100 第二章：运算方法和运算器第二章：运算方法和运算器反码表示法反码表示法数学定义数学定义对于定点小数对于定点小数X=XX=X0 0.X.X1 1X X2 2.X Xn n，其反码的数学定义为其反码的数学定义为 XX反反= = X X当当 0 0 X1X1XX反反= (2-2= (2-2- -n n)+ X= (2-2)+ X= (2-2-n-n)-|X|)-|X|当当-1-1 X0X0对于定点整数对于定点整数X=XX=X0 0X X1 1X X2 2.X Xn n，其反码的数学定义为其反码的数学定义为 XX
33、反反= = X X当当 0 0 X2X2n nXX反反= (2= (2n+1n+1-1)+X= (2-1)+X= (2n+1n+1-1)-|X|-1)-|X|当当-2-2n n X0X0反码情况下，有反码情况下，有0 0，0 0之分之分第二章：运算方法和运算器第二章：运算方法和运算器移码表示法移码表示法用于表示浮点数的阶码用于表示浮点数的阶码数学定义数学定义对于定点整数对于定点整数X=XX=X0 0X X1 1X X2 2.X Xn n，其移码的数学定义为其移码的数学定义为 XX移移= 2= 2n n+X+X-2-2n n X2 X2n n目前机器中，广泛采用补码表示法目前机器中，广泛采用补码
34、表示法字符与字符串的表示方法字符与字符串的表示方法ASCIIASCII码码128128个编码，个编码，9595个可显示打印编码个可显示打印编码第二章：运算方法和运算器第二章：运算方法和运算器某计算机字长某计算机字长32位，符号位占一位，数值位位，符号位占一位，数值位31位，问：位，问：（1）定点补码整数表示时，最大正数是多少，最小负数是多少？）定点补码整数表示时，最大正数是多少，最小负数是多少？（2）定点补码小数表示时，最大正数是多少，最小负数是多少？）定点补码小数表示时，最大正数是多少，最小负数是多少？解：解：（1）定点补码整数表示时，最大正数（）定点补码整数表示时，最大正数（2311）10
35、最小负数（最小负数（231）10 （2）定点补码小数表示时，最大正数（）定点补码小数表示时，最大正数（1231）10最小负数最小负数=-1。第二章：运算方法和运算器第二章：运算方法和运算器汉字的表示方法汉字的表示方法汉字的输入编码汉字的输入编码数字编码：区位码数字编码：区位码拼音码拼音码字形编码：五笔字型字形编码：五笔字型汉字内码：存储、交换、检索等操作的机内代码汉字内码：存储、交换、检索等操作的机内代码汉字字模码：用点阵表示汉字字形代码，是汉字的输出形式汉字字模码：用点阵表示汉字字形代码，是汉字的输出形式校验码校验码计算机对数据进行传送、存储和操作过程中，都可能由于硬件故障、计算机对数据进行
36、传送、存储和操作过程中，都可能由于硬件故障、软件错误和信息干扰等原因导致数据出错。为了有效防止、减少或软件错误和信息干扰等原因导致数据出错。为了有效防止、减少或避免错码现象，可采用编码方式，使之能发现错误，进而将错误定避免错码现象，可采用编码方式，使之能发现错误，进而将错误定位便可纠正错误，这就是错误检测码的功能。位便可纠正错误，这就是错误检测码的功能。常用的错误检测码有两类：检错码和纠错码。常用的错误检测码有两类：检错码和纠错码。奇偶校验码常用的检错码奇偶校验码常用的检错码海明码常用的纠错码海明码常用的纠错码第二章：运算方法和运算器第二章：运算方法和运算器定点加减法运算定点加减法运算补码加法
37、补码加法 X+YX+Y补补=XX补补+YY补补补码减法补码减法 X-YX-Y补补=XX补补+-+-YY补补溢出概念及检测方法溢出概念及检测方法“运算溢出运算溢出”是指运算结果大于机器所能表示的最大正数是指运算结果大于机器所能表示的最大正数或小于所能表示的最小负数。或小于所能表示的最小负数。“运算溢出运算溢出”只对带符号数只对带符号数的运算有效。的运算有效。判溢出方法：（判溢出方法：（1 1）采用双符号位法，称为）采用双符号位法，称为“变形补码变形补码”或或“模模4 4补码补码”；（；（2 2）单符号位法，即根据进位信号判溢）单符号位法，即根据进位信号判溢出出第二章：运算方法和运算器第二章：运算
38、方法和运算器已知已知X0.01111，Y0.11001，求求X补补，X补补，Y补补，Y补补，并用变形补码，并用变形补码(即两个符号位的补码即两个符号位的补码)运算求运算求XY？XY？并判断是否溢出。并判断是否溢出。解：解：X原原1.01111，X补补1.10001，X补补0.01111Y原原0.11001，Y补补0.11001，Y补补1.00111X补补11.10001+Y补补00.11001X+Y补补00.01010X补补11.10001+Y补补11.00111XY补补10.11000所以所以X+Y=+0.01010, 无溢出，无溢出，XY运算结果溢出。运算结果溢出。第二章：运算方法和运算器
39、第二章：运算方法和运算器基本的二进制加法基本的二进制加法/ /减法器减法器FAFAFAFA Bn-1 An-1 Bn-2 An-2 B1 A1 B0 A0 Sn-1 Sn-2 S1 S0 溢出C1方式控制MM=0加M=1减Bn-1Cn-1Cn-2Bn-2B1C1C0B0第二章：运算方法和运算器第二章：运算方法和运算器十进制加法器十进制加法器十进制加法器可由十进制加法器可由BCDBCD码码( (二十进制码二十进制码) )来设计，它可以在来设计，它可以在二进制加法器的基础上加上适当的二进制加法器的基础上加上适当的“校正校正”逻辑来实现，该校逻辑来实现，该校正逻辑可将二进制的正逻辑可将二进制的“和和
40、”改变成所要求的十进制格式。改变成所要求的十进制格式。定点乘法运算定点乘法运算原码并行乘法原码并行乘法在在定定点点计计算算机机中中，两两个个原原码码表表示示的的数数相相乘乘的的运运算算规规则则是是：乘乘积积的的符符号号位位由由两两数数的的符符号号位位按按异异或或运运算算得得到到，而而乘乘积积的的数值部分则是两个正数相乘之积。数值部分则是两个正数相乘之积。设设n n位被乘数和乘数用定点小数表示位被乘数和乘数用定点小数表示( (定点整数也同样适用定点整数也同样适用) ) 被乘数被乘数 XX原原= =X Xf fX Xn n-1-1X X1 1X X0 0乘数乘数 YY原原= =Y Yf fY Yn
41、 n-1-1Y Y1 1Y Y0 0乘积乘积Z原原=(Xf Yf)(0.Xn-1X1X0)(0. Yn-1Y1Y0)不带符号的阵列乘法器不带符号的阵列乘法器第二章：运算方法和运算器第二章：运算方法和运算器带符号的阵列乘法器带符号的阵列乘法器符号求补的阵列乘法器，两个算前求补器，一个算后符号求补的阵列乘法器，两个算前求补器，一个算后求补器求补器算前求补器的作用：算前求补器的作用：将两个操作数将两个操作数A A和和B B在被不带符号在被不带符号的乘法阵列的乘法阵列( (核心部件核心部件) )相乘以前，先变成正整数。相乘以前，先变成正整数。算后求补器的作用则是：当两个输入操作数的符号不算后求补器的作
42、用则是：当两个输入操作数的符号不一致时，把运算结果变换成带符号的数。一致时，把运算结果变换成带符号的数。带求补级的阵列乘法器既适用于原码乘法，也适用于带求补级的阵列乘法器既适用于原码乘法，也适用于间接的补码乘法。不过在原码乘法中，算前求补和算间接的补码乘法。不过在原码乘法中，算前求补和算后求补都不需要，因为输入数据都是立即可用的。而后求补都不需要，因为输入数据都是立即可用的。而间接的补码阵列乘法所需要增加的硬件较多。为了完间接的补码阵列乘法所需要增加的硬件较多。为了完成所必需的求补与乘法操作，时间大约比原码阵列乘成所必需的求补与乘法操作，时间大约比原码阵列乘法增加法增加1倍。倍。第二章：运算方
43、法和运算器第二章：运算方法和运算器设设x= +15, y= -13,用带求补器的原码阵列乘法器求乘积用带求补器的原码阵列乘法器求乘积xy = ? 并用十进并用十进制数乘法进行验证制数乘法进行验证。解：设最高位为符号位，输入数据为解：设最高位为符号位，输入数据为x原原 = 01111 y原原 = 11101 因符号位单独考虑，尾数算前求补器输出值为：因符号位单独考虑，尾数算前求补器输出值为：|x|x| = 1111, |y|y| = 1101 乘积符号位运算：乘积符号位运算： x0 y y0 = 01 =1 尾数部分运算：尾数部分运算： 1 1 1 1 1 1 0 1 - 1 1 1 1 0 0
44、 0 0 1 1 1 1 1 1 1 1 - 1 1 0 0 0 0 1 1 经算后求补器输出，加上乘积符号位，得原码乘积值经算后求补器输出，加上乘积符号位，得原码乘积值xy 原原 = 111000011 换算成二进制真值换算成二进制真值 xy = (-11000011)2 = (-195)10 十进制数乘法验证：十进制数乘法验证：xy = 15(-13) = -195第二章：运算方法和运算器第二章：运算方法和运算器设设 x x = = +15,y +15,y = = -13,-13,用用带带求求补补器器的的补补码码阵阵列列乘乘法法器器求求乘乘积积x x y y = = ?,?,并用十进制乘法
45、进行验算。并用十进制乘法进行验算。解解：设设最最高高位位为为符符号号位位，输输入入数数据据为为 xx补补=01111=01111， yy原原=11101,=11101,yy补补=10011=10011 乘积符号位运算：乘积符号位运算：x0x0 y0=0y0=0 1=11=1 算前求补器输出算前求补器输出 | |x|=1111,|y|=1101x|=1111,|y|=1101 1111 1111 1101 1101 1111 1111 00000000 1111 1111 + 1111 + 1111 11000011 11000011 算算后后求求补补器器输输出出为为00111101,00111
46、101,加加上上乘乘积积符符号号位位1,1,最最后后得得补补码码乘乘积积值值为为100111101100111101 利用补码与其值的换算公式，补码二进制数的真值是利用补码与其值的换算公式，补码二进制数的真值是 xy = -12xy = -128 8+12+125 5+12+124 4+12+123 3+12+122 2+12+120 0=-195=-195 十进制数乘法验证：十进制数乘法验证：xy=15+(-13)=-195xy=15+(-13)=-195第二章：运算方法和运算器第二章：运算方法和运算器补码并行乘法补码并行乘法定点除法运算定点除法运算原码除法原理原码除法原理两两个个原原码码表
47、表示示的的数数相相除除时时，商商的的符符号号由由两两数数的的符符号号按按位位相相加求得，商的数值部分由两数的数值部分相除求得。加求得，商的数值部分由两数的数值部分相除求得。设有设有n n位定点小数位定点小数( (定点整数也同样适用定点整数也同样适用) )：被乘数被乘数x,x,其原码为其原码为 xx原原= =x xf fx xn n-1-1x x1 1x x0 0除数除数y,y,其原码为其原码为 yy原原= =y yf fy yn n-1-1y y1 1y y0 0则有商则有商q=x/yq=x/y，其原码为：其原码为：q原原=(xf yf)(xn-1x1x0/yfyn-1y1y0)第二章：运算方
48、法和运算器第二章：运算方法和运算器不恢复余数的阵列除法器不恢复余数的阵列除法器被除数被除数 x=0.xx=0.x1 1x x2 2x x3 3x x4 4x x5 5x x6 6( (双倍长双倍长) )除数除数y=0.yy=0.y1 1y y2 2y y3 3商数商数q=0.qq=0.q1 1q q2 2q q3 3余数余数r=0.00rr=0.00r3 3r r4 4r r5 5r r6 6第二章：运算方法和运算器第二章：运算方法和运算器【例】【例】x x=0.101001=0.101001，y y=0.111=0.111，求求xyxy。解：解： - -yy补补=1.001=1.001被除数
49、被除数x x0 . 1 0 1 0 0 10 . 1 0 1 0 0 1减减y y1 . 0 0 11 . 0 0 1 - -余数为负余数为负1 . 1 1 0 0 0 1 01 . 1 1 0 0 0 1 0 0q q1 1=1=1移位移位0 . 1 1 0 10 . 1 1 0 1减减y y1 . 0 0 11 . 0 0 1-余数为负余数为负1 . 1 1 1 1 01 . 1 1 1 1 00 . 1 1 0 0q q3 3=1=1故得故得商商q=qq=q0 0.q.q1 1q q2 2q q3 3=0.101=0.101余数余数r=(0.00rr=(0.00r3 3r r4 4r r
50、5 5r r6 6)=0.000110)=0.000110第二章：运算方法和运算器第二章：运算方法和运算器定点运算器的构成定点运算器的构成运算器是数据的加工处理部件，是运算器是数据的加工处理部件，是CPUCPU的主要组成部分的主要组成部分基基本本构构成成：算算术术逻逻辑辑运运算算单单元元、数数据据缓缓冲冲寄寄存存器器、通通用用寄寄存存器器、多路转换器和数据总线等逻辑构件多路转换器和数据总线等逻辑构件逻辑运算：逻辑非、逻辑加、逻辑乘、逻辑异逻辑运算：逻辑非、逻辑加、逻辑乘、逻辑异多功能算术多功能算术/ /逻辑运算单元逻辑运算单元7474181181ALUALU（4 4位位ALUALU），），74
51、182CLA74182CLA（4 4位先行进位部件）位先行进位部件）定点运算器的基本结构定点运算器的基本结构单总线结构的运算器单总线结构的运算器双总线结构的运算器双总线结构的运算器三总线结构的运算器三总线结构的运算器第二章：运算方法和运算器第二章：运算方法和运算器浮点运算器的构成浮点运算器的构成浮点加减法运算浮点加减法运算设有两个浮点数设有两个浮点数x x和和y y，它们分别为它们分别为x x2 2ExExM Mx xy y2 2EyEyM My y其中其中ExEx和和EyEy分别为数分别为数x x和和y y的阶码，的阶码，M Mx x和和M My y为数为数x x和和y y的尾数。的尾数。两
52、浮点数进行加法和减法的运算规则是两浮点数进行加法和减法的运算规则是x xy y(M(Mx x2 2ExExEyEyM My y)2)2EyEyE Ex xE Ey y完成浮点加减运算的操作过程大体分为四步：完成浮点加减运算的操作过程大体分为四步：第一步，第一步，0 0操作数检查；操作数检查；第二步，比较阶码大小并完成对阶；第二步，比较阶码大小并完成对阶；第三步，尾数进行加或减运算；第三步，尾数进行加或减运算；第四步，结果规格化并进行舍入处理。第四步，结果规格化并进行舍入处理。第二章：运算方法和运算器第二章：运算方法和运算器规格化数尾数的形式规格化数尾数的形式 zz补补=0.1=0.1XX.XX
53、X.Xzz补补=1.0=1.0XX.XXX.Xzz补补=1.100.0=1.100.0以下形式需向右规格化以下形式需向右规格化, ,即尾数右移即尾数右移, ,阶码增加阶码增加 zz补补=01.=01.XXX.XXXX.Xzz补补=10.=10.XX.XXX.X以下形式需向左规格化以下形式需向左规格化, ,即尾数左移即尾数左移, ,阶码减小阶码减小对于正数对于正数, ,小数点后有前导小数点后有前导0 0对于负数对于负数( (补码补码),),小数点后有前导小数点后有前导1 1，但，但1.100.01.100.0除外除外第二章：运算方法和运算器第二章：运算方法和运算器舍入处理方法舍入处理方法在在IE
54、EE754IEEE754标准中，舍入处理提供了四种可选办法：标准中，舍入处理提供了四种可选办法：就就近近舍舍入入：实实质质就就是是通通常常所所说说的的“四四舍舍五五入入”。例例如如，尾尾数数超超出出规规定定的的2323位位的的多多余余位位数数字字是是1001010010，多多余余位位的的值值超超过过规规定定的的最最低低有有效效位位值值的的一一半半，故故最最低低有有效效位位应应增增1 1。若若多多余余的的5 5位位是是0111101111，则则简简单单的的截截尾尾即即可可。对对多多余余的的5 5位位1000010000这这种种特特殊殊情情况况：若若最最低低有有效效位位现现为为0 0，则截尾；若最
55、低有效位现为，则截尾；若最低有效位现为1 1，则向上进，则向上进1 1位使其变为位使其变为0 0。朝朝0 0舍舍入入：即即朝朝数数轴轴原原点点方方向向舍舍入入，就就是是简简单单的的截截尾尾。无无论论尾尾数数是是正正数数还还是是负负数数，截截尾尾都都使使取取值值的的绝绝对对值值比比原原值值的的绝绝对对值值小小。这这种方法容易导致误差累积。种方法容易导致误差累积。朝朝舍舍入入：对对正正数数来来说说，只只要要多多余余位位不不全全为为0 0则则向向最最低低有有效效位进位进1 1；对负数来说，则是简单的截尾。；对负数来说，则是简单的截尾。朝朝舍舍入入：处处理理方方法法正正好好与与朝朝舍舍入入情情况况相相
56、反反。对对正正数数来来说说，只要多余位不全为只要多余位不全为0则简单截尾；对负数来说，向最低有效位进则简单截尾；对负数来说，向最低有效位进1。第二章：运算方法和运算器第二章：运算方法和运算器溢出处理溢出处理浮浮点点数数的的溢溢出出是是以以其其阶阶码码溢溢出出表表现现出出来来的的。在在加加、减减运运算算过过程程中中要要检检查查是是否否产产生生了了溢溢出出：若若阶阶码码正正常常，加加( (减减) )运运算算正正常常结结束束；若若阶阶码码溢出，则要进行相应的处理。另外对尾数的溢出也需要处理。溢出，则要进行相应的处理。另外对尾数的溢出也需要处理。阶阶码码上上溢溢：超超过过了了阶阶码码可可能能表表示示的
57、的最最大大值值的的正正指指数数值值，一一般般将将其其认认为是为是和和。阶阶码码下下溢溢：超超过过了了阶阶码码可可能能表表示示的的最最小小值值的的负负指指数数值值，一一般般将将其其认认为是为是0 0。尾尾数数上上溢溢：两两个个同同符符号号尾尾数数相相加加产产生生了了最最高高位位向向上上的的进进位位，要要将将尾尾数右移，阶码增数右移，阶码增1 1来重新对齐。来重新对齐。尾尾数数下下溢溢：将将尾尾数数右右移移时时，尾尾数数的的最最低低有有效效位位从从尾尾数数域域右右端端流流出出，要进行舍入处理。要进行舍入处理。第二章：运算方法和运算器第二章：运算方法和运算器【例】设【例】设x=2x=20100100
58、.110110110.11011011，y=2y=2100100(-0.10101100)(-0.10101100)，求求x+yx+y。解解：为为便便于于直直观观理理解解，假假设设两两数数均均以以补补码码表表示示，阶阶码码采采用用双双符符号号位位，尾数采用单符号位，则它们的浮点表示分别为尾数采用单符号位，则它们的浮点表示分别为 xx浮浮=00 010, 0.11011011=00 010, 0.11011011 yy浮浮=00 100=00 100，1.010100001.01010000(1)(1)求阶差并对阶求阶差并对阶E=Ex-E=Ex-EyEy= =ExEx补补+ +- -EyEy补补
59、=00 010+11 100=11 110=00 010+11 100=11 110即即EE为为-2-2，x x的阶码小，应使的阶码小，应使MxMx右移右移2 2位，位，ExEx加加2 2， xx浮浮=00 100, 0.00110110(11)=00 100, 0.00110110(11)其中其中(11)(11)表示表示MxMx右移右移2 2位后移出的最低两位数。位后移出的最低两位数。(2)(2)尾数求和尾数求和0. 0 0 1 1 0 1 1 0 0. 0 0 1 1 0 1 1 0 (11)(11)+ +1. 0 1 0 1 0 1 0 0 1. 0 1 0 1 0 1 0 0 1. 1
60、 0 0 0 1 0 1 0 1. 1 0 0 0 1 0 1 0 (11)(11)第二章：运算方法和运算器第二章：运算方法和运算器(3) 规格化处理规格化处理尾尾数数运运算算结结果果的的符符号号位位与与最最高高数数值值位位为为同同值值，应应执执行行左左规规处处理理，结结果为果为1.000101011.00010101(10)(10)，阶码为，阶码为00 01100 011。(4) (4) 舍入处理舍入处理采用采用0 0舍舍1 1入法处理，则有入法处理，则有1. 0 0 0 1 0 1 0 11. 0 0 0 1 0 1 0 1+ + 1 1-1. 0 0 0 1 0 1 1 01. 0 0
61、0 1 0 1 1 0(5) (5) 判溢出判溢出阶码符号位为阶码符号位为0000，不溢出，故得最终结果为，不溢出，故得最终结果为x+y=2x+y=2011011(-0.11101010)(-0.11101010)第二章：运算方法和运算器第二章：运算方法和运算器浮点乘除法运算浮点乘除法运算浮点乘法、除法运算规则浮点乘法、除法运算规则设有两个浮点数设有两个浮点数x x和和y y：x x2 2ExExM Mx xy y2 2EyEyM My y则浮点乘法运算的规则是则浮点乘法运算的规则是x xy=2y=2(Ex+(Ex+EyEy) )( (M Mx xM My y) )可可见见，乘乘积积的的尾尾数
62、数是是相相乘乘两两数数的的尾尾数数之之积积，乘乘积积的的阶阶码码是是相相乘乘两两数数的阶码之和。当然，这里也有规格化与舍入等步骤。的阶码之和。当然，这里也有规格化与舍入等步骤。设有两个浮点数设有两个浮点数x x和和y y：x x2 2ExExM Mx xy y2 2EyEyM My y则浮点除法的运算规则是则浮点除法的运算规则是x xy=2y=2(Ex-(Ex-EyEy) )( (M Mx xM My y) )可可见见，商商的的尾尾数数是是相相除除两两数数的的尾尾数数之之商商，商商的的阶阶码码是是相相除除两两数数的的阶阶码之差。当然也有规格化和舍入等步骤。码之差。当然也有规格化和舍入等步骤。第
63、二章：运算方法和运算器第二章：运算方法和运算器浮点乘、除法运算步骤浮点乘、除法运算步骤浮点数的乘除运算大体为分为四步：浮点数的乘除运算大体为分为四步：第一步，第一步，0 0操作数检查操作数检查 ；第二步，阶码加第二步，阶码加/ /减操作；减操作；第三步，尾数乘第三步，尾数乘/ /除操作；除操作；第四步，结果规格化及舍入处理。第四步，结果规格化及舍入处理。浮点数的阶码运算浮点数的阶码运算对对阶阶码码的的运运算算有有+1+1、-1-1、两两阶阶码码求求和和、两两阶阶码码求求差差四四种种，运运算算时时还还必须检查结果是否溢出。必须检查结果是否溢出。在计算机中，阶码通常用补码或移码形式表示。在计算机中
64、，阶码通常用补码或移码形式表示。第二章：运算方法和运算器第二章：运算方法和运算器移码的运算规则和判定溢出方法移码的运算规则和判定溢出方法移码的定义为移码的定义为 xx移移=2=2n n+x+x2 2n nx-2x-2n nx+yx+y移移=xx移移+yy补补（mod 2mod 2n+1n+1) )x-yx-y移移=xx移移+-+-yy补补上上两两式式表表明明执执行行阶阶码码加加减减时时，对对加加数数或或减减数数y y来来说说应应送送移移码码符符号号位位正正常值的反码。常值的反码。如如果果阶阶码码运运算算的的结结果果溢溢出出，上上述述条条件件则则不不成成立立。此此时时，使使用用双双符符号号位位的
65、的阶阶码码加加法法器器，并并规规定定移移码码的的第第二二个个符符号号位位，即即最最高高符符号号位位恒恒用用0 0参参加加加加减减运运算算，则则溢溢出出条条件件是是结结果果的的最最高高符符号号位位为为1 1。此此时时，当当低低位位符符号号位位为为0 0时时，表表明明结结果果上上溢溢；为为1 1时时，表表明明结结果果下下溢溢。当当最最高高符符号号位位为为0 0时时，表表明明没没有有溢溢出出；低低位位符符号号位位为为1 1，表表明明结结果果为为正正；为为0 0时时，表明结果为负。表明结果为负。第二章：运算方法和运算器第二章：运算方法和运算器【例】【例】x=+011,y=+110,x=+011,y=+
66、110,求求 x+yx+y移移和和 x-yx-y移移，并判断是否溢出。，并判断是否溢出。解：解： xx移移=01 011, =01 011, yy补补=00 110, -=00 110, -yy补补=11 010=11 010 x+yx+y移移=xx移移+yy补补=10 001=10 001，结果上溢。，结果上溢。 x-yx-y移移=xx移移+-+-yy补补=00 101=00 101，结果正确，为，结果正确，为-3-3。尾数处理尾数处理浮点加减法对结果的规格化及舍入处理也适用于浮点乘除法。浮点加减法对结果的规格化及舍入处理也适用于浮点乘除法。第第一一种种简简单单办办法法是是，无无条条件件地地
67、丢丢掉掉正正常常尾尾数数最最低低位位之之后后的的全全部部数数值值。这这种种办办法法被被称称为为截截断断处处理理，其其好好处处是是处处理理简简单单，缺缺点点是是影影响响结结果果的的精度。精度。第第二二种种简简单单办办法法是是，运运算算过过程程中中保保留留右右移移中中移移出出的的若若干干高高位位的的值值，最后再按某种规则用这些位上的值修正尾数。最后再按某种规则用这些位上的值修正尾数。第二章：运算方法和运算器第二章：运算方法和运算器当当尾尾数数用用原原码码表表示示时时，舍舍入入规规则则比比较较简简单单。最最简简便便的的方方法法，是是只只要要尾尾数数最最低低位位为为1 1，或或移移出出的的几几位位中中
68、有有为为1 1的的数数值值位位，就就使使最最低低位位的的值值为为1 1。另另一一种种是是0 0舍舍1 1入入法法，即即当当丢丢失失的的最最高高位位的的值值为为1 1时时，把把这这个个1 1加加到到最最低低数数值值位位上上进进行行修修正正，否否则则舍舍去去丢丢失失的的各各位位的的值值。这这样样处处理理时时，舍舍入入效效果果对对正正数数负负数数是是相相同同的的，入入将将使使数数的的绝绝对对值值变变大大，舍舍则则使使数数的绝对值变小。的绝对值变小。当当尾尾数数是是用用补补码码表表示示时时，所所用用的的舍舍入入规规则则，应应该该与与用用原原码码表表示示时时产产生生相相同同的的处处理理效效果果。具具体体
69、规规则则是是：当当丢丢失失的的各各位位均均为为0 0时时，不不必必舍舍入入；当当丢丢失失的的最最高高位位为为0 0，以以下下各各位位不不全全为为0 0时时，或或者者丢丢失失的的最最高高位位为为1 1，以以下下各各位位均均为为0 0时时，则则舍舍去去丢丢失失位位上上的的值值；当当丢丢失失的的最最高高位为位为1 1，以下各位不全为，以下各位不全为0 0时，则执行在尾数最低位入时，则执行在尾数最低位入1 1的修正操作。的修正操作。第二章：运算方法和运算器第二章：运算方法和运算器【例例】设设有有浮浮点点数数x=2x=2-5-50.01100110.0110011，y=2y=23 3(-0.111001
70、0)(-0.1110010)，阶阶码码用用4 4位位移移码码表表示示，尾尾数数( (含含符符号号位位) )用用8 8位位补补码码表表示示，求求 x xyy浮浮。要要求求直直接接用用补补码码完完成成尾尾数数乘乘法法运运算算，运运算算结结果果尾尾数数仍仍保保留留8 8位位( (含含符符号号位位) )，并用尾数之后的，并用尾数之后的4 4位值处理舍入操作。位值处理舍入操作。解：移码采用双符号位，尾数补码采用单符号位，则有解：移码采用双符号位，尾数补码采用单符号位，则有 M Mx x 补补=0.0110011=0.0110011， M My y 补补=1.0001110=1.0001110 E Ey
71、y 移移=01 011=01 011， E Ey y 补补=00 011=00 011， E Ex x 移移=00 011=00 011 xx浮浮=00 011=00 011，0.01100110.0110011， yy浮浮=11 011=11 011，1.00011101.0001110 求阶码和求阶码和 E Ex x+ +E Ey y移移=E Ex x 移移+E Ey y 补补=00 011+00 011=00 110=00 011+00 011=00 110，值为移码形式，值为移码形式-2-2。 尾数乘法运算可直接采用补码阵列乘法器实现，即有尾数乘法运算可直接采用补码阵列乘法器实现，即有
72、 M Mx x 补补 M My y 补补=0.0110011=0.0110011补补1.00011101.0001110补补=1.0011001=1.0011001，1001001010010010补补规格化处理规格化处理乘乘积积的的尾尾数数符符号号位位与与最最高高数数值值位位符符号号相相反反，已已是是规规格格化化的的数数，不不需需要左规，阶码仍为要左规，阶码仍为00 11000 110。第二章：运算方法和运算器第二章：运算方法和运算器 舍入处理舍入处理尾尾数数为为负负数数，且且是是双双倍倍字字长长的的乘乘积积，按按舍舍入入规规则则，尾尾数数低低位位部部分分的的前前4 4位为位为1001100
73、1，应作，应作“入入”，故尾数为，故尾数为1.00110101.0011010。最终相乘结果为最终相乘结果为 x xyy浮浮=00 110=00 110，1.00110101.0011010其真值为其真值为x xy=2y=2-2-2(-0.1100110)(-0.1100110)第二章：运算方法和运算器第二章：运算方法和运算器总结总结一一个个定定点点数数由由符符号号位位和和数数值值域域两两部部分分组组成成。按按小小数数点点位位置置不不同同，定点数有纯小数和纯整数两种表示方法。定点数有纯小数和纯整数两种表示方法。按按IEEE754IEEE754标标准准，一一个个浮浮点点数数由由符符号号位位S S
74、、阶阶码码E E，尾尾数数M M三三个个域域组组成。其中阶码成。其中阶码E E的值等于指数的真值的值等于指数的真值e e加上一个固定偏移值。加上一个固定偏移值。为了使计算机能直接处理十进制形式的数据，采用两种表示形式为了使计算机能直接处理十进制形式的数据，采用两种表示形式字符串形式，主要用在非数值计算的应用领域；字符串形式，主要用在非数值计算的应用领域；压缩的十进制数串形式，用于直接完成十进制数的算术运算。压缩的十进制数串形式，用于直接完成十进制数的算术运算。数数的的真真值值变变成成机机器器码码时时有有四四种种表表示示方方法法：原原码码表表示示法法，反反码码表表示示法法，补补码码表表示示法法，
75、移移码码表表示示法法。其其中中移移码码主主要要用用于于表表示示浮浮点点数数的的阶码阶码E E，以利于比较两个指数的大小和对阶操作。以利于比较两个指数的大小和对阶操作。字字符符信信息息属属于于符符号号数数据据，是是处处理理非非数数值值领领域域的的问问题题。国国际际上上采采用用的的字字符符系系统统是是七七单单位位的的ASCIIASCII码码。直直接接使使用用西西文文标标准准键键盘盘输输入入汉汉字字，进进行行处处理理，并并显显示示打打印印汉汉字字，是是一一项项重重大大成成就就。为为此此要要解解决决汉汉字字的输入编码、汉字内码、字模码等三种不同用途的编码。的输入编码、汉字内码、字模码等三种不同用途的编
76、码。第二章：运算方法和运算器第二章：运算方法和运算器总结总结为为运运算算器器构构造造的的简简单单性性，运运算算方方法法中中算算术术运运算算通通常常采采用用补补码码加加、减减法法，原原码码乘乘除除法法或或补补码码乘乘除除法法。为为了了运运算算器器的的高高速速性性和和控控制制的的简简单单性性，采采用用了了先先行行进进位位或或阵阵列列乘乘除除法法、流流水水线线等等并并行行技技术术措措施施。运算方法和运算器是本章的重点。运算方法和运算器是本章的重点。定定点点运运算算器器和和浮浮点点运运算算器器的的结结构构复复杂杂程程度度有有所所不不同同。早早期期微微型型机机中中浮浮点点运运算算器器放放在在CPUCPU
77、芯芯片片外外，随随着着高高密密度度集集成成电电路路技技术术的的发发展展，现已移至现已移至CPUCPU内部。内部。第三章：存储系统第三章：存储系统存储器概述存储器概述存储器是计算机系统中的记忆设备，用来存放程序和数据。存储器是计算机系统中的记忆设备，用来存放程序和数据。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。一一个个双双稳稳态态半半导导体体电电路路或或一一个个CMOSCMOS晶晶体体管管或或磁磁性性材材料料的的存存储储元元，均均可可以以存存储储一一位位二二进进制制代代码码。这这个个二二进进制制代代码码位位是是存存储储器器中中
78、最最小小的存储单位，称为一个存储位或存储元。的存储单位，称为一个存储位或存储元。由由若若干干个个存存储储元元组组成成一一个个存存储储单单元元，然然后后再再由由许许多多存存储储单单元元组组成成一个存储器。一个存储器。根根据据存存储储元元件件的的性性能能及及使使用用方方法法不不同同，存存储储器器有有各各种种不不同同的的分分类类方法方法按按存存储储介介质质分分: :用用半半导导体体器器件件组组成成的的存存储储器器称称为为半半导导体体存存储储器器。用用磁磁性性材材料料做做成成的的存存储储器器称称为为磁磁表表面面存存储储器器，如如磁磁盘盘存存储储器器和和磁磁带带存存储储器。器。按存取方式分按存取方式分:
79、 :随机存储器随机存储器, ,存储器称为顺序存储器。存储器称为顺序存储器。按存储器的读写功能分按存储器的读写功能分: :只读存储器只读存储器( (ROM),ROM),随机存储器随机存储器( (RAM)RAM)。按信息的可保存性分按信息的可保存性分: :非永久记忆的存储器非永久记忆的存储器, ,永久性记忆的存储器。永久性记忆的存储器。按按在在计计算算机机系系统统中中的的作作用用分分: :主主存存储储器器、辅辅助助存存储储器器、高高速速缓缓冲冲存存储储器、控制存储器等。器、控制存储器等。第三章：存储系统第三章：存储系统存储器的分级结构存储器的分级结构对对存存储储器器的的要要求求是是容容量量大大、速
80、速度度快快、成成本本低低，但但是是在在一一个个存存储储器器中中要要求求同同时时兼兼顾顾这这三三方方面面是是困困难难的的。为为了了解解决决这这方方面面的的矛矛盾盾，目目前前在在计计算算机机系系统统中中，通通常常采采用用多多级级存存储储器器体体系系结结构构，即使用高速缓冲存储器、主存储器和外存储器。即使用高速缓冲存储器、主存储器和外存储器。CPUCPU能能直直接接访访问问的的存存储储器器称称为为内内存存储储器器，它它包包括括高高速速缓缓冲冲存存储储器器和和主主存存储储器器。CPUCPU不不能能直直接接访访问问外外存存储储器器，外外存存储储器器的的信信息息必须调入内存储器后才能为必须调入内存储器后才
81、能为CPUCPU进行处理。进行处理。主存储器的技术指标主存储器的技术指标主主存存储储器器的的性性能能指指标标主主要要是是存存储储容容量量、存存取取时时间间、存存储储周周期期和存储器带宽。和存储器带宽。在在一一个个存存储储器器中中可可以以容容纳纳的的存存储储单单元元总总数数通通常常称称为为该该存存储储器器的的存存储储容容量量。存存储储容容量量越越大大，能能存存储储的的信信息息就就越越多多。存存储储容容量量常常用用字字数数或或字字节节数数( (B)B)来来表表示示，外外存存中中为为了了表表示示更更大大的的存存储储容容 量量 ， 采采 用用 GBGB， TBTB等等 单单 位位 。 其其 中中 1
82、1KB=2KB=21010B B， 1MB=21MB=22020B B，1GB=21GB=23030B B，1TB=21TB=24040B B。B B表表示示字字节节，一一个个字字节节定定义义为为8 8个个二二进进制制位，所以计算机中一个字的字长通常是位，所以计算机中一个字的字长通常是8 8的倍数的倍数. .第三章：存储系统第三章：存储系统存存取取时时间间又又称称存存储储器器访访问问时时间间，是是指指从从启启动动一一次次存存储储器器操操作作到到完完成成该该操操作作所所经经历历的的时时间间。具具体体讲讲，从从一一次次读读操操作作命命令令发发出出到到该该操操作作完完成成，将将数数据据读读入入数数据
83、据缓缓冲冲寄寄存存器器为为止止所所经经历历的的时间，即为存储器存取时间。时间，即为存储器存取时间。存存储储周周期期是是指指连连续续启启动动两两次次读读操操作作所所需需间间隔隔的的最最小小时时间间。通通常，存储周期略大于存取时间，其时间单位为常，存储周期略大于存取时间，其时间单位为nsns。存存储储器器带带宽宽是是单单位位时时间间里里存存储储器器所所存存取取的的信信息息量量，通通常常以以位位/ /秒秒或或字字节节/ /秒秒做做度度量量单单位位。带带宽宽是是衡衡量量数数据据传传输输的的重重要要技技术术指指标。标。第三章：存储系统第三章：存储系统随机读写存储器随机读写存储器目前广泛使用的半导体存读器
84、是目前广泛使用的半导体存读器是MOS半导体存储器。半导体存储器。根根据据存存储储信信息息的的原原理理不不同同，又又分分为为静静态态MOS存存储储器器(SRAM)和和动动态态MOS存储器存储器(DRAM)。半半导导体体存存储储器器的的优优点点是是存存取取速速度度快快，存存储储体体积积小小，可可靠靠性性高高，价价格低廉；缺点是断电后存储器不能保存信息。格低廉；缺点是断电后存储器不能保存信息。存储器与存储器与CPU之间的连接之间的连接位扩展法位扩展法字扩展法字扩展法字位同时扩展法字位同时扩展法DRAM的刷新的刷新集中式集中式分散式分散式异步式异步式第三章：存储系统第三章：存储系统高性能主存储器高性能
85、主存储器EDRAM只读存储器和闪速存储器只读存储器和闪速存储器只只读读存存储储器器: :只只读读存存储储器器简简称称ROMROM，它它只只能能读读出出，不不能能写写入入，故故称称为为只只读读存存储储器器。工工作作时时，将将一一个个给给定定的的地地址址码码加加到到ROMROM的的地地址址码码输输入端，此时，便可在它的输出端得到一个事先存入的确定数据。入端，此时，便可在它的输出端得到一个事先存入的确定数据。只只读读存存储储器器的的最最大大优优点点是是具具有有不不易易失失性性，即即使使供供电电电电源源切切断断，ROMROM中中存存储储的的信信息息也也不不会会丢丢失失。因因而而ROMROM获获得得了了
86、广广泛泛的的应应用用。只只读读存储器存入数据的过程，称为对存储器存入数据的过程，称为对ROMROM进行编程。进行编程。根据编程方法不同，根据编程方法不同，ROMROM通常分为以下三类：通常分为以下三类：掩掩模模式式只只读读存存储储器器：这这类类ROMROM所所在在的的数数据据，在在芯芯片片制制造造过过程程中中就就确确定定了了，因因而而使使用用时时只只能能读读出出，不不能能再再进进行行改改变变。它它的的优优点点是是可可靠靠性性高高，集集成成度度高高，价价格格便便宜宜，适适宜宜大大批批量量生生产产；缺缺点是不能重写。这种器件只能专用，用户可向生产厂家定做点是不能重写。这种器件只能专用，用户可向生产
87、厂家定做第三章：存储系统第三章：存储系统一一次次编编程程只只读读存存储储器器（PROMPROM）：PROMPROM在在产产品品出出厂厂时时，所所有有存存储储元元均均制制成成“0 0”( (或或均均为为“1 1”) )。用用户户根根据据需需要要可可自自行行将将其其中某些存储元改为中某些存储元改为“1 1”( (或改为或改为“0 0”) )。 反反复复擦擦除除编编程程只只读读存存储储器器：这这类类ROMROM有有光光擦擦编编程程只只读读存存储储器器EPROMEPROM，电电擦擦编编程程只只读读存存储储器器EEPROMEEPROM。这这两两类类器器件件可可以以分分别别用用紫紫外外光光照照射射或或电电
88、的的方方法法擦擦除除原原来来写写入入的的数数据据，然然后后，再再用用电电的的方方法法重重新新写写入入新新的的数数据据。用用户户可可以以根根据据需需要要多多次次改改写写ROMROM中中的内容。的内容。闪速存储器闪速存储器9090年年代代英英特特尔尔公公司司发发明明的的闪闪速速存存储储器器是是一一种种高高密密度度、非非易易失失性性的的读读/ /写写半半导导体体存存储储器器，它它突突破破了了传传统统的的存存储储器器体体系系，改改善善了现有存储器的特性，因而是一种全新的存储器技术。了现有存储器的特性，因而是一种全新的存储器技术。闪闪速速存存储储器器的的存存储储元元电电路路是是在在CMOSCMOS单单晶
89、晶体体管管EPROMEPROM存存储储元元基基础础上上制制造造的的，因因此此它它具具有有非非易易失失性性。不不同同的的是是，EPROMEPROM通通过过紫紫外外光光照照射射进进行行擦擦除除，而而闪闪速速存存储储器器则则是是在在EPROMEPROM沟沟道道氧氧化化物物处处理理工工艺艺中中特特别别实实施施了了电电擦擦除除和和编编程程次次数数能能力力的的设设计计。通通过过先先进进的设计和工艺，闪速存储器实现了优于传统的设计和工艺，闪速存储器实现了优于传统EPROMEPROM的性能。的性能。第三章：存储系统第三章：存储系统闪速存储器具有以下一些明显的特点：闪速存储器具有以下一些明显的特点：固固有有的的
90、非非易易失失性性：SRAMSRAM和和DRAMDRAM断断电电后后保保存存的的信信息息随随即即丢丢失失，为为此此SRAMSRAM需需要要备备用用电电池池来来确确保保数数据据存存留留，而而DRAMDRAM需需要要磁磁盘盘作作为为后后援援存存储储器器。由由于于闪闪速速存存储储器器具具有有可可靠靠的的非非勿勿失失性性，它它是是一种理想的存储器。一种理想的存储器。廉廉价价的的高高密密度度：不不计计SRAMSRAM电电池池的的额额外外花花费费和和占占用用空空间间，1 1M M位位闪闪速速存存储储器器的的位位成成本本比比SRAMSRAM低低一一半半以以上上，而而1616M M位位闪闪速速存存储储器器的的位
91、位成成本本更更低低。相相同同存存储储器器容容量量的的闪闪速速存存储储器器和和DRAMDRAM相相比比，位位成成本本基基本本相相近近，但但闪闪速速存存储储器器节节省省了了后后援援存存储储器器（磁磁盘盘) )的的额外费用和空间。额外费用和空间。可可直直接接执执行行：闪闪速速存存储储器器直直接接与与CPUCPU连连接接，由由于于省省去去了了从从磁磁盘盘到到RAMRAM的加载步骤，工作速度仅取决于闪速存储器的存取时间。的加载步骤，工作速度仅取决于闪速存储器的存取时间。固固态态性性能能：闪闪速速存存储储器器是是一一种种低低功功耗耗、高高密密度度且且没没有有机机电电移移动动装装置置的的半半导导体体技技术术
92、，因因而而特特别别适适合合于于便便携携式式等等微微型型计计算算机机系统，使它成为替代磁盘的一种理想工具。系统，使它成为替代磁盘的一种理想工具。第三章：存储系统第三章：存储系统高速存储器高速存储器加速加速CPUCPU和存储器之间有效传输可以通过下列几种途径来实现：和存储器之间有效传输可以通过下列几种途径来实现：主主存存储储器器采采用用更更高高速速的的技技术术来来缩缩短短存存储储器器的的读读出出时时间间，或或加加长存储器的字长；长存储器的字长；采用并行操作的双端口存储器；采用并行操作的双端口存储器；在在CPUCPU和和主主存存储储器器之之间间插插入入一一个个高高速速缓缓冲冲存存储储器器( (cac
93、he)cache)，以以缩短读出时间；缩短读出时间；在每个存储器周期中存取几个字在每个存储器周期中存取几个字双端口存储器双端口存储器双双端端口口存存储储器器由由于于同同一一个个存存储储器器具具有有两两组组相相互互独独立立的的读读写写控控制制线线路路而而得得名名。由由于于进进行行并并行行的的独独立立操操作作，因因而而是是一一种种高高速速工作的存储器工作的存储器相联存储器相联存储器第三章：存储系统第三章：存储系统多模块交叉存储器多模块交叉存储器一一个个由由若若干干个个模模块块组组成成的的主主存存储储器器是是线线性性编编址址的的。这这些些地地址址在在各各模模块块中中如如何何安安排排，有有两两种种方方
94、式式：一一种种是是顺顺序序方方式式，一一种种是交叉方式。是交叉方式。定量分析定量分析假假设设模模块块字字长长等等于于数数据据总总线线宽宽度度，又又假假设设模模块块存存取取一一个个字字的的存存储储周周期期为为T T，总总线线传传送送周周期期为为，存存储储器器的的交交叉叉模模块块数数为为m m，那那么么为为了了实实现现流流水水线线方方式式存存取取，应应当当满满足足T=T=mm, ,即即成成块块传传送送可可按按间间隔隔流流水水方方式式进进行行，也也就就是是每每经经时时间间延延迟迟后后启启动动下一个模块。下一个模块。m=T/m=T/称称为为交交叉叉存存取取度度。交交叉叉存存储储器器要要求求其其模模块块
95、数数必必须须大大于于或或等等于于m m，以以保保证证启启动动某某模模块块后后经经mm时时间间再再次次启启动动该该模模块块时时，它的上次存取操作已经完成。它的上次存取操作已经完成。这这样样，连连续续读读取取m m个个字字所所需需的的时时间间为为t t1 1=T+(m-1),=T+(m-1),而而顺顺序序方方式存储器连续读取式存储器连续读取m m个字所需时间为个字所需时间为t t2 2= =mTmT从从以以上上定定量量分分析析可可知知，由由于于t t1 1t t2 2，交交叉叉存存储储器器的的带带宽宽确确实实大大提高了。大大提高了。第三章：存储系统第三章：存储系统【例例】 设设存存储储器器容容量量
96、为为3232字字，字字长长6464位位，模模块块数数m=4m=4，分分别别用用顺顺序序方方式式和和交交叉叉方方式式进进行行组组织织。存存储储周周期期T=200nsT=200ns，数数据据总总线线宽宽度度为为6464位位，总总线线传传送送周周期期=50ns=50ns。问问顺顺序序存存储储器器和和交交叉叉存存储储器器的的带带宽宽各各是是多多少少? ?解解：顺顺序序存存储储器器和和交交叉叉存存储储器器连连续续读读出出m=4m=4个个字字的的信信息息总总量量都都是是：q=64q=64位位4=2564=256位位顺顺序序存存储储器器和和交交叉叉存存储储器器连连续续读读出出4 4个个字字所所需需的的时时间
97、间分分别别是是：t t2 2= =mTmT=4=4200ns=800ns=8200ns=800ns=81010-7-7s st t1 1=T+=T+（m-1)=200ns+3m-1)=200ns+350ns=350ns=3.550ns=350ns=3.51010-7-7s s顺序存储器和交叉存储器的带宽分别是：顺序存储器和交叉存储器的带宽分别是：W W2 2=q/t=q/t2 2=256=256(8(81010-7-7)=32)=3210107 7位位/ /s sW W1 1=q/t=q/t1 1=256=256(3.5(3.51010-7-7)=73)=7310107 7位位/ /s s第三
98、章：存储系统第三章：存储系统CacheCache存储器存储器cachecache的功能的功能cachecache是是一一种种高高速速缓缓冲冲存存储储器器，是是为为了了解解决决CPUCPU和和主主存存之之间间速速度不匹配而采用的一项重要技术。度不匹配而采用的一项重要技术。cachecache是是介介于于CPUCPU和和主主存存之之间间的的小小容容量量存存储储器器，但但存存取取速速度度比比主主存存快快。目目前前主主存存容容量量配配置置几几十十MBMB的的情情况况下下，cachecache的的典典型型值值是几百是几百KBKB。cachecache能能高高速速地地向向CPUCPU提提供供指指令令和和数
99、数据据，从从而而加加快快了了程程序序的的执执行行速速度度。从从功功能能上上看看，它它是是主主存存的的缓缓冲冲存存储储器器，由由高高速速的的SRAMSRAM组组成成。为为追追求求高高速速，包包括括管管理理在在内内的的全全部部功功能能由由硬硬件件实实现，因而对程序员是透明的。现，因而对程序员是透明的。当当前前随随着着半半导导体体器器件件集集成成度度的的进进一一步步提提高高，cachecache已已放放入入到到CPUCPU中中，其其工工作作速速度度接接近近于于CPUCPU的的速速度度，从从而而能能组组成成两两级级以以上上的的cachecache系统。系统。第三章：存储系统第三章：存储系统cachec
100、ache的基本原理的基本原理cachecache除除包包含含SRAMSRAM外外，还还要要有有控控制制逻逻辑辑。若若cachecache在在CPUCPU芯芯片片外外，它它的的控控制制逻逻辑辑一一般般与与主主存存控控制制逻逻辑辑合合成成在在一一起起，称称为为主主存存/ /cachecache控制器；若控制器；若cachecache在在CPUCPU内，则由内，则由CPUCPU提供它的控制逻辑。提供它的控制逻辑。CPUCPU与与cachecache之之间间的的数数据据交交换换是是以以字字为为单单位位，而而cachecache与与主主存存之之间间的的数数据据交交换换是是以以块块为为单单位位。一一个个块
101、块由由若若干干字字组组成成，是是定定长长的的。当当CPUCPU读读取取主主存存中中一一个个字字时时，便便发发出出此此字字的的内内存存地地址址到到cachecache和和主主存存。此此时时cachecache控控制制逻逻辑辑依依据据地地址址判判断断此此字字当当前前是是否否在在cachecache中中：若若是是，此此字字立立即即传传送送给给CPUCPU；若若非非，则则用用主主存存读读周周期期把把此此字字从从主主存存读读出出送送到到CPUCPU，与与此此同同时时，把把含含有有这这个个字字的整个数据块从主存读出送到的整个数据块从主存读出送到cachecache中。中。cachecache的命中率的命中
102、率从从CPUCPU来来看看，增增加加一一个个cachecache的的目目的的，就就是是在在性性能能上上使使主主存存的的平平均均读读出出时时间间尽尽可可能能接接近近cachecache的的读读出出时时间间。为为了了达达到到这这个个目目的的，在在所所有有的的存存储储器器访访问问中中由由cachecache满满足足CPUCPU需需要要的的部部分分应应占占很高的比例，即很高的比例，即cachecache的命中率应接近于的命中率应接近于1 1。第三章：存储系统第三章：存储系统在在一一个个程程序序执执行行期期间间，设设NcNc表表示示cachecache完完成成存存取取的的总总次次数数，NmNm表表示示主
103、主存完成存取的总次数，存完成存取的总次数，h h定义为命中率，则有定义为命中率，则有h=h=NcNc/ /（NcNc+ +NmNm) )若若t tc c表表示示命命中中时时的的cachecache访访问问时时间间，t tm m表表示示未未命命中中时时的的主主存存访访问问时时间间，1-1-h h表示未命中率，则表示未命中率，则cache/cache/主存系统的平均访问时间主存系统的平均访问时间t ta a为：为：t ta a= =hthtc c+(1-h)t+(1-h)tm m我我们们追追求求的的目目标标是是，以以较较小小的的硬硬件件代代价价使使cache/cache/主主存存系系统统的的平平均
104、均访访问问时时间间t ta a越越接接近近t tc c越越好好。设设r=tr=tm m/ /t tc c表表示示主主存存慢慢于于cachecache的的倍倍率率，e e表表示访问效率，则有示访问效率，则有e=e=t tc c/ /t ta a= =t tc c/hthtc c+(1-h)t+(1-h)tm m=1/h+(1-h)r=1/r+(1-r)h=1/h+(1-h)r=1/r+(1-r)h由由表表达达式式看看出出，为为提提高高访访问问效效率率，命命中中率率h h越越接接近近1 1越越好好，r r值值以以5 51010为宜，不宜太大。为宜，不宜太大。命中率命中率h h与程序的行为、与程序的
105、行为、cachecache的容量、组织方式、块的大小有关。的容量、组织方式、块的大小有关。第三章：存储系统第三章：存储系统【例例】CPUCPU执执行行一一段段程程序序时时，cachecache完完成成存存取取的的次次数数为为19001900次次，主主存存完完成成存存取取的的次次数数为为100100次次，已已知知cachecache存存取取周周期期为为5050nsns，主主存存存存取取周期为周期为250250nsns，求求cache/cache/主存系统的效率和平均访问时间。主存系统的效率和平均访问时间。 解：解：h=h=NcNc/(/(NcNc+ +NmNm)=1900/(1900+100)=
106、0.95)=1900/(1900+100)=0.95r=tr=tm m/ /t tc c=250ns/50ns=5=250ns/50ns=5e=1/r+(1-r)h=1/5+(1-5)e=1/r+(1-r)h=1/5+(1-5)0.95=83.3%0.95=83.3%t ta a= =t tc c/e=50ns/0.833=60ns/e=50ns/0.833=60ns第三章：存储系统第三章：存储系统主存与主存与CacheCache的地址映射的地址映射全映射方式全映射方式直接方式直接方式组相联方式组相联方式替换策略替换策略最不经常使用最不经常使用( (LFU)LFU)算法算法近期最少使用近期最少
107、使用( (LRU)LRU)算法算法随机策略随机策略第三章：存储系统第三章：存储系统虚拟存储器虚拟存储器虚虚拟拟存存储储器器只只是是一一个个容容量量非非常常大大的的存存储储器器的的逻逻辑辑模模型型，不不是是任任何何实实际际的的物物理理存存储储器器。它它借借助助于于磁磁盘盘等等辅辅助助存存储储器器来来扩扩大大主主存存容容量量，使之为更大或更多的程序所使用。使之为更大或更多的程序所使用。虚虚拟拟存存储储器器不不仅仅是是解解决决存存储储容容量量和和存存取取速速度度矛矛盾盾的的一一种种方方法法，而而且也是是管理存储设备的有效方法。且也是是管理存储设备的有效方法。有有了了虚虚拟拟存存储储器器，用用户户无无
108、需需考考虑虑所所编编程程序序在在主主存存中中是是否否放放得得下下或或放在什么位置等问题。放在什么位置等问题。虚虚拟拟存存储储器器指指的的是是主主存存- -外外存存层层次次。它它以以透透明明的的方方式式给给用用户户提提供供了了一一个个比比实实际际主主存存空空间间大大得得多多的的程程序序地地址址空空间间。此此时时程程序序的的逻逻辑辑地地址址称称为为虚虚拟拟地地址址( (虚虚地地址址) )，程程序序的的逻逻辑辑地地址址空空间间称称为为虚虚拟拟地地址址空间。空间。物物理理地地址址(实实地地址址)由由CPU地地址址引引脚脚送送出出，它它是是用用于于访访问问主主存存的的地地址址。设设CPU地地址址总总线线
109、的的宽宽度度为为m位位，那那么么物物理理地地址址空空间间的的大大小小用用2m来表示。来表示。第三章：存储系统第三章：存储系统虚虚拟拟地地址址是是由由编编译译程程序序生生成成的的。工工作作在在虚虚拟拟地地址址模模式式下下的的CPU理理解解这这些些虚虚拟拟地地址址，并并将将它它们们转转换换成成物物理理地地址址。设设虚虚拟拟地地址址字字长长为为n位位，则则虚虚拟拟地地址址空空间间的的大大小小可可用用2n来来表表示示。但但因因虚虚拟拟存存储储器器的的内内容容要要保保存存在在磁磁盘盘上上，故故虚虚拟拟地地址址空空间间的的大大小小实实际际上上受受到到辅辅助助存存储储器器容量的限制。容量的限制。主主存存-
110、-外外存存层层次次的的基基本本信信息息传传送送单单位位可可采采用用几几种种不不同同的的方方案案：段段、页或段页。页或段页。段段是是利利用用程程序序的的模模块块化化性性质质，按按照照程程序序的的逻逻辑辑结结构构划划分分成成的的多多个个相相对对独独立立部部分分，例例如如，过过程程、子子程程序序、数数据据表表、阵阵列列等等。段段作作为为独独立立的的逻逻辑辑单单位位可可以以被被其其他他程程序序段段调调用用，这这样样就就形形成成段段间间连连接接，产产生生规规模模较较大大的的程程序序。因因此此，把把段段作作为为基基本本信信息息单单位位在在主主存存- -外外存存之之间间传传送送和和定定位位是是比比较较合合理
111、理的的。一一般般用用段段表表来来指指明明各各段段在在主主存存中中的的位位置置。每每段段都都有有它它的的名名称称( (用用户户名名或或数数据据结结构构名名或或段段号号) )、段段起起点、段长等。段表本身也是主存储器的一个可再定位段。点、段长等。段表本身也是主存储器的一个可再定位段。第三章：存储系统第三章：存储系统把把主主存存按按段段分分配配的的存存储储管管理理方方式式称称为为段段式式管管理理。段段式式管管理理系系统统的的优优点点是是段段的的分分界界与与程程序序的的自自然然分分界界相相对对应应；段段的的逻逻辑辑独独立立性性使使它它易易于于编编译译、管管理理、修修改改和和保保护护，也也便便于于多多道
112、道程程序序共共享享；某某些些类类型型的的段段( (堆堆栈栈、队队列列) )具具有有动动态态可可变变长长度度，允允许许自自由由调调度度以以便便有有效效利利用用主主存存空空间间。但但是是，正正因因为为段段的的长长度度各各不不相相同同，段段的的起起点点和和终终点点不不定定，给给主主存存空空间间分分配配带带来来麻麻烦烦，而而且且容容易易在在段段间间留留下下许许多多空空余余的零碎存储空间不好利用，造成浪费。的零碎存储空间不好利用，造成浪费。页页式式管管理理系系统统的的基基本本信信息息传传送送单单位位是是定定长长的的页页。主主存存的的物物理理空空间间被被划划分分为为等等长长的的固固定定区区域域，称称为为页
113、页面面。页页面面的的起起点点和和终终点点地地址址是是固固定定的的，给给造造页页表表带带来来了了方方便便。新新页页调调入入主主存存也也很很容容易易掌掌握握，只只要要有有空空白白页页面面就就可可容容纳纳。唯唯一一可可能能造造成成浪浪费费的的是是程程序序最最后后一一页页的的零零头头的的页页内内空空间间，它它比比段段式式管管理理系系统统的的段段外外空空间间浪浪费费要要小小得得多多。页页式式管管理理系系统统的的缺缺点点正正好好和和段段式式管管理理系系统统相相反反，由由于于页页不不是是逻逻辑辑上独立的实体，所以处理、保护和共享都不及段式来得方便。上独立的实体，所以处理、保护和共享都不及段式来得方便。段段式
114、式存存储储和和页页式式存存储储管管理理各各有有其其优优缺缺点点，可可以以采采用用分分段段和和分分页页结结合合的的段段页页式式管管理理系系统统。程程序序按按模模块块分分段段，段段内内再再分分页页，进进入入主主存存仍仍以以页页为为基基本本信信息息传传送送单单位位，用用段段表表和和页页表表( (每每段段一一个个页页表表) )进进行行两级定位管理。两级定位管理。第三章：存储系统第三章：存储系统存储保护存储保护当当多多个个用用户户共共享享主主存存时时，就就有有多多个个用用户户程程序序和和系系统统软软件件存存于于主主存存中中 ，为为使使系系统统能能正正常常工工作作，应应防防止止由由于于一一个个用用户户程程
115、序序出出错错而而破破坏坏其其他他用用户户的的程程序序和和系系统统软软件件，还还要要防防止止一一个个用用户户程程序序不不合合法法地地访访问问不不是是分分配配给给它它的的主主存存区区域域。为为此此，系系统统应应提提供供存存储储保保护护。通通常常采用的方法是：存采用的方法是：存储区域保护和访问方式保护。储区域保护和访问方式保护。存存储储区区域域保保护护: :对对于于不不是是虚虚拟拟存存储储器器的的主主存存系系统统可可采采用用界界限限寄寄存存器器方方式式。由由系系统统软软件件经经特特权权指指令令设设置置上上、下下界界寄寄存存器器，为为每每个个程程序序划划定定存存储储区区域域，禁禁止止越越界界访访问问。
116、由由于于用用户户程程序序不不能能改改变变上上、下下界界的的值值，所所以以它它如如果果出出现现错错误误，也也只只能能破破坏坏该该用用户户自自身身的的程程序序，侵侵犯犯不不到到别别的的用用户户程程序序及及系系统统软软件件。界界限限寄寄存存器器方方街街皇皇视视于于每每个个用户占用一个或几个连续的主存区域。用户占用一个或几个连续的主存区域。页表保护和段表保护页表保护和段表保护键保护方式键保护方式环保护方式环保护方式访问方式保护访问方式保护第三章：存储系统第三章：存储系统总结总结对对存存储储器器的的要要求求是是容容量量大大、速速度度快快、成成本本低低。为为了了解解决决了了这这三三方方面面的的矛矛盾盾，计
117、计算算机机采采用用多多级级存存储储体体系系结结构构，即即cachecache、主主存存和和外外存存。CPUCPU能能直直接接访访问问内内存存( (cachecache、主主存存) )，但但不不能能直直接接访访问问外外存存。存存储储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。器的技术指标有存储容量、存取时间、存储周期、存储器带宽。广广泛泛使使用用的的SRAMSRAM和和DRAMDRAM都都是是半半导导体体随随机机读读写写存存储储器器，前前者者速速度度比比后后者者快快，但但集集成成度度不不如如后后者者高高。二二者者的的优优点点是是体体积积小小，可可靠靠性性高高，价价格格低低廉廉，缺缺点
118、点是是断断电电后后不不能能保保存存信信息息。只只读读存存储储器器和和闪闪速速存存储储器器正正好好弥弥补补了了SRAMSRAM和和DRAMDRAM的的缺缺点点，即即使使断断电电也也仍仍然然保保存存原原先先写写入入的的数数据据。特特别别是是闪闪速速存存储储器器能能提提供供高高性性能能、低低功功耗耗、高高可可靠靠性性以以及及瞬瞬时时启启动动能能力力，因因而而有有可可能能使使现现有有的的存存储储器器体体系系结结构构发发生生重重大大变化。变化。双双端端口口存存储储器器和和多多模模块块交交叉叉存存储储器器属属于于并并行行存存储储器器结结构构。前前者者采采用空间并行技术，后者采用时间并行技术。用空间并行技术
119、，后者采用时间并行技术。相相联联存存储储器器不不是是按按地地址址而而是是按按内内容容访访问问的的存存储储器器，在在cachecache中中用用来来存存放放行行地地址址表表，在在虚虚拟拟存存储储器器中中用用来来存存放放段段表表、页页表表和和快快表表。在这两种应用中，都需要快速查找。在这两种应用中，都需要快速查找。第三章：存储系统第三章：存储系统总结总结cachecache是是一一种种高高速速缓缓冲冲存存储储器器，是是为为了了解解决决CPUCPU和和主主存存之之间间速速度度不不匹匹配配而而采采用用的的一一项项重重要要的的硬硬件件技技术术，并并且且发发展展为为多多级级cachecache体体系系，指
120、指令令cachecache与与数数据据cachecache分分设设体体系系。要要求求cachecache的的命命中中率率接接近近于于1 1。主主存存与与cachecache的的地地址址映映射射有有全全相相联联、直直接接、组组相相联联三三种种方方式式。其其中中组组相相联联方方式式是是前前二二者者的的折折衷衷方方案案，适适度度地地兼兼顾顾了了二二者者的的优优点点又又尽尽量量避避免免其其缺缺点点，从从灵灵活活性性、命命中中率率、硬硬件件投投资资来来说说较较为为理理想想，因因而得到了普遍采用。而得到了普遍采用。虚虚拟拟存存储储器器指指的的是是主主存存- -外外存存层层次次，它它给给用用户户提提供供了了
121、一一个个比比实实际际主主存存空空间间大大得得多多的的虚虚拟拟地地址址空空间间。因因此此虚虚拟拟存存储储器器只只是是一一个个容容量量非非常常大大的的存存储储器器的的逻逻辑辑模模型型，不不是是任任何何实实际际的的物物理理存存储储器器。按按照照主主存存- -外外存存层层次次的的信信息息传传送送单单位位不不同同，虚虚拟拟存存储储器器有有页页式式、段段式式、段页式三类。段页式三类。多多个个用用户户共共享享主主存存时时，系系统统应应提提供供存存储储保保护护。通通常常采采用用的的方方法法是是存存储储区区域域保保护护和和访访问问方方式式保保护护，并并用用硬硬件件来来实实现现。有有些些机机器器中中提提供特权指令
122、来实现某种保护供特权指令来实现某种保护第四章：指令系统第四章：指令系统基本概念基本概念计算机的程序是由一系列的机器指令组成的计算机的程序是由一系列的机器指令组成的指令就是要计算机执行某种操作的命令。指令就是要计算机执行某种操作的命令。从从计计算算机机组组成成的的层层次次结结构构来来说说，计计算算机机的的指指令令有有微微指指令令、机机器器指指令和宏指令之分。令和宏指令之分。微指令是微程序级的命令，它属于硬件；微指令是微程序级的命令，它属于硬件；宏指令是由若干条机器指令组成的软件指令，它属于软件；宏指令是由若干条机器指令组成的软件指令，它属于软件；而而机机器器指指令令则则介介于于微微指指令令与与宏
123、宏指指令令之之间间，通通常常简简称称为为指指令令，每每一一条指令可完成一个独立的算术运算或逻辑运算操作。条指令可完成一个独立的算术运算或逻辑运算操作。一台计算机中所有机器指令的集合，称为这台计算机的指令系统。一台计算机中所有机器指令的集合，称为这台计算机的指令系统。指指令令系系统统是是表表征征一一台台计计算算机机性性能能的的重重要要因因素素，它它的的格格式式与与功功能能不不仅仅直直接接影影响响到到机机器器的的硬硬件件结结构构，而而且且也也直直接接影影响响到到系系统统软软件件，影影响到机器的适用范围响到机器的适用范围第四章：指令系统第四章：指令系统指令系统地发展指令系统地发展5050年年代代，由
124、由于于受受器器件件限限制制，计计算算机机的的硬硬件件结结构构比比较较简简单单，所所支支持持的的指指令令系系统统只只有有定定点点加加减减、逻逻辑辑运运算算、数数据据传传送送、转转移移等等十十几几至至几十条指令。几十条指令。6060年年代代后后期期，随随着着集集成成电电路路的的出出现现，硬硬件件功功能能不不断断增增强强，指指令令系系统统越越来来越越丰丰富富，除除以以上上基基本本指指令令外外，还还设设置置了了乘乘除除运运算算、浮浮点点运运算算、十十进进制制运运算算、字字符符串串处处理理等等指指令令，指指令令数数目目多多达达一一二二百百条条，寻址方式也趋多样化。寻址方式也趋多样化。随随着着集集成成电电
125、路路的的发发展展和和计计算算机机应应用用领领域域的的不不断断扩扩大大，6060年年代代后后期期开开始始出出现现系系列列计计算算机机。所所谓谓系系列列计计算算机机，是是指指基基本本指指令令系系统统相相同同、基本体系结构相同的一系列计算机。基本体系结构相同的一系列计算机。70年年代代末末期期，计计算算机机硬硬件件结结构构随随着着VLSI技技术术的的飞飞速速发发展展而而越越来来越越复复杂杂化化，大大多多数数计计算算机机的的指指令令系系统统多多达达几几百百条条。我我们们称称这这些些计计算算机为复杂指令系统计算机，简称机为复杂指令系统计算机，简称CISC。庞庞大大的的指指令令系系统统不不但但使使计计算算
126、机机的的研研制制周周期期变变长长，难难以以保保证证正正确确性性，不不易易调调试试维维护护，而而且且由由于于采采用用了了大大量量使使用用频频率率很很低低的的复复杂杂指指令令而而造造成成硬硬件件资资源源浪浪费费。为为此此又又提提出出了了便便于于VLSI技技术术实实现现的的精精简简指指令令系统计算机，简称系统计算机，简称RISC。第四章：指令系统第四章：指令系统一个完善的指令系统应满足如下四方面的要求：一个完善的指令系统应满足如下四方面的要求：完备性完备性有效性有效性规整性规整性兼容性兼容性指令格式指令格式机机器器指指令令是是用用机机器器字字来来表表示示的的。表表示示一一条条指指令令的的机机器器字字
127、，就就称称为为指令字，通常简称指令。指令字，通常简称指令。指指令令格格式式则则是是指指令令字字用用二二进进制制代代码码表表示示的的结结构构形形式式，通通常常由由操操作作码码字字段段和和地地址址码码字字段段组组成成。操操作作码码字字段段表表征征指指令令的的操操作作特特性性与与功功能，而地址码字段通常指定参与操作的操作数的地址。能，而地址码字段通常指定参与操作的操作数的地址。操作码字段操作码字段地址码字段地址码字段第四章：指令系统第四章：指令系统指指令令的的操操作作码码表表示示该该指指令令应应进进行行什什么么性性质质的的操操作作，如如进进行行加加法法、减减法法、乘乘法法、除除法法、取取数数、存存数
128、数等等等等。不不同同的的指指令令用用操操作作码码字字段段的不同编码来表示，每一种编码代表一种指令。的不同编码来表示，每一种编码代表一种指令。组组成成操操作作码码字字段段的的位位数数一一般般取取决决于于计计算算机机指指令令系系统统的的规规模模。较较大大的指令系统就需要更多的位数来表示每条特定的指令。的指令系统就需要更多的位数来表示每条特定的指令。一般来说，一个包含一般来说，一个包含n位的操作码最多能够表示位的操作码最多能够表示2n条指令。条指令。根根据据一一条条指指令令中中有有几几个个操操作作数数地地址址，可可将将该该指指令令称称为为几几操操作作数数指指令或几地址指令。令或几地址指令。一一般般的
129、的操操作作数数有有被被操操作作数数、操操作作数数及及操操作作结结果果这这三三种种数数，因因而而就就形成了三地址指令格式，这是早期计算机指令的基本格式。形成了三地址指令格式，这是早期计算机指令的基本格式。在在三三地地址址指指令令格格式式的的基基础础上上，后后来来又又发发展展成成二二地地址址格格式式、一一地地址址格式和零地址格式。格式和零地址格式。地地址址可可以以是是内内存存中中的的单单元元地地址址，也也可可以以是是运运算算器器中中通通用用寄寄存存器器的的地址。地址。第四章：指令系统第四章：指令系统在在二二地地址址指指令令格格式式中中，从从操操作作数数的的物物理理位位置置来来说说，又又可可归归结结
130、为为三三种类型。种类型。第第一一种种是是访访问问内内存存的的指指令令格格式式，我我们们称称这这类类指指令令为为存存储储器器- -存存储器储器( (SS)SS)型指令。型指令。第第二二种种是是访访问问寄寄存存器器的的指指令令格格式式，我我们们称称这这类类指指令令为为寄寄存存器器- -寄存器寄存器( (RR)RR)型指令。型指令。第第三三种种类类型型为为寄寄存存器器- -存存储储器器( (RS)RS)型型指指令令，执执行行此此类类指指令令时时，既要访问内存单元，又要访问寄存器既要访问内存单元，又要访问寄存器一个指令字中包含二进制代码的位数，称为指令字长度。一个指令字中包含二进制代码的位数，称为指令
131、字长度。机机器器字字长长是是指指计计算算机机能能直直接接处处理理的的二二进进制制数数据据的的位位数数，它它决决定定了了计算机的运算精度。计算机的运算精度。机机器器字字长长通通常常与与主主存存单单元元的的位位数数一一致致。指指令令字字长长度度等等于于机机器器字字长长度度的的指指令令，称称为为单单字字长长指指令令；指指令令字字长长度度等等于于半半个个机机器器字字长长度度的的指指令令，称称为为半半字字长长指指令令; ;指指令令字字长长度度等等于于两两个个机机器器字字长长度度的的指指令令，称为双字长指令。称为双字长指令。第四章：指令系统第四章：指令系统【例例】机机器器字字长长1616位位，指指令令格格
132、式式如如下下所所示示，其其中中OPOP为为操操作作码码，试试分分析指令格式的特点。析指令格式的特点。解：解：(1)(1)单字长二地址指令。单字长二地址指令。(2)(2)操作码字段操作码字段OPOP可以指定可以指定2 27 7=128=128条指令。条指令。(3)(3)源寄存器和目标寄存器都是通用寄存器源寄存器和目标寄存器都是通用寄存器( (可分别指定可分别指定1616个个) )，所以是所以是RRRR型指令，两个操作数均在寄存器中。型指令，两个操作数均在寄存器中。(4)这种指令结构常用于算术逻辑运算类指令。这种指令结构常用于算术逻辑运算类指令。第四章：指令系统第四章：指令系统【例例】 机机器器字
133、字长长1616位位，指指令令格格式式如如下下所所示示，OPOP为为操操作作码码字字段段，试试分分析指令格式特点析指令格式特点。解：解：(1)(1)双字长二地址指令，用于访问存储器。双字长二地址指令，用于访问存储器。(2)(2)操作码字段操作码字段OPOP为为6 6位，可以指定位，可以指定2 26 6=64=64种操作。种操作。(3)一个操作数在源寄存器一个操作数在源寄存器(共共16个个)，另一个操作数在存储器中，另一个操作数在存储器中(由由变址寄存器和位移量决定变址寄存器和位移量决定)，所以是，所以是RS型指令。型指令。（4）此指令是访问存储器指令）此指令是访问存储器指令第四章：指令系统第四章
134、：指令系统指令和数据地寻址方式指令和数据地寻址方式存存储储器器既既可可用用来来存存放放数数据据，又又可可用用来来存存放放指指令令。因因此此，当当某某个个操操作作数数或或某某条条指指令令存存放放在在某某个个存存储储单单元元时时，其其存存储储单单元元的的编编号号，就就是该操作数或指令在存储器中的地址。是该操作数或指令在存储器中的地址。在在存存储储器器中中，操操作作数数或或指指令令字字写写入入或或读读出出的的方方式式，有有地地址址指指定定方方式、相联存储方式和堆栈存取方式。式、相联存储方式和堆栈存取方式。几几乎乎所所有有的的计计算算机机，在在内内存存中中都都采采用用地地址址指指定定方方式式。当当采采
135、用用地地址址指定方式时，形成操作数或指令地址的方式，称为寻址方式。指定方式时，形成操作数或指令地址的方式，称为寻址方式。寻寻址址方方式式分分为为两两类类，即即指指令令寻寻址址方方式式和和数数据据寻寻址址方方式式，前前者者比比较较简单，后者比较复杂。简单，后者比较复杂。指指令令的的寻寻址址方方式式有有两两种种，一一种种是是顺顺序序寻寻址址方方式式，另另一一种种是是跳跳跃跃寻寻址方式。址方式。由由于于指指令令地地址址在在内内存存中中按按顺顺序序安安排排，当当执执行行一一段段程程序序时时，通通常常是是一一条条指指令令接接一一条条指指令令的的顺顺序序进进行行。顺顺序序寻寻址址方方式式使使用用程程序序计
136、计数数器器(又又称称指指令令指指针针寄寄存存器器)PC来来计计数数指指令令的的顺顺序序号号，该该顺序号就是指令在内存中的地址。顺序号就是指令在内存中的地址。第四章：指令系统第四章：指令系统当当程程序序转转移移执执行行的的顺顺序序时时，指指令令的的寻寻址址就就采采取取跳跳跃跃寻寻址址方方式式。所所谓谓跳跳跃跃，是是指指下下条条指指令令的的地地址址码码不不是是由由程程序序计计数数器器给给出出，而是由本条指令给出。而是由本条指令给出。采采用用指指令令跳跳跃跃寻寻址址方方式式，可可以以实实现现程程序序转转移移或或构构成成循循环环程程序序，从从而而能能缩缩短短程程序序长长度度，或或将将某某些些程程序序作
137、作为为公公共共程程序序引引用用。指指令令系系统统中中的的各各种种条条件件转转移移或或无无条条件件转转移移指指令令，就就是是为为了了实实现现指令的跳跃寻址而设置的。指令的跳跃寻址而设置的。形成操作数的有效地址的方法，称为操作数的寻址方式。形成操作数的有效地址的方法，称为操作数的寻址方式。由由于于指指令令中中操操作作数数字字段段的的地地址址码码是是由由形形式式地地址址和和寻寻址址方方式式特特征征位位等等组组合合形形成成，因因此此，一一般般来来说说，指指令令中中所所给给出出的的地地址址码码，并不是操作数的有效地址。并不是操作数的有效地址。形形式式地地址址，也也称称偏偏移移量量，它它是是指指令令字字结
138、结构构中中给给定定的的地地址址量量，包包括括寻寻址址方方式式特特征征位位，寻寻址址过过程程就就是是把把操操作作数数的的形形式式地地址址，变换为操作数的有效地址的过程。变换为操作数的有效地址的过程。第四章：指令系统第四章：指令系统典型常用的寻址方式典型常用的寻址方式隐隐含含寻寻址址：这这种种类类型型的的指指令令，不不是是明明显显地地给给出出操操作作数数的的地地址址，而是在指令中隐含着操作数的地址。而是在指令中隐含着操作数的地址。立立即即寻寻址址：指指令令的的地地址址字字段段指指出出的的不不是是操操作作数数的的地地址址，而而是是操作数本身，这种寻址方式称为立即寻址。操作数本身，这种寻址方式称为立即
139、寻址。直直接接寻寻址址：直直接接寻寻址址是是一一种种基基本本的的寻寻址址方方法法，其其特特点点是是：在在指指令令格格式式的的地地址址字字段段中中直直接接指指出出操操作作数数在在内内存存的的地地址址D。由由于操作数的地址直接给出而不需要经过某种变换。于操作数的地址直接给出而不需要经过某种变换。有效地址有效地址ED间间接接寻寻址址：间间接接寻寻址址是是相相对对于于直直接接寻寻址址而而言言的的，在在间间接接寻寻址址的的情情况况下下，指指令令地地址址字字段段中中的的形形式式地地址址D不不是是操操作作数数的的真真正正地地址址，而而是是操操作作数数地地址址的的指指示示器器，或或者者说说D单单元元的的内内容
140、容才才是是操作数的有效地址。操作数的有效地址。有效地址有效地址E(D)第四章：指令系统第四章：指令系统典型常用的寻址方式典型常用的寻址方式寄寄存存器器寻寻址址方方式式：当当操操作作数数不不放放在在内内存存中中，而而是是放放在在CPUCPU的的通通用用寄寄存存器器中中时时，可可采采用用寄寄存存器器寻寻址址方方式式。显显然然，此此时时指指令令中中给给出出的的操操作作数数地地址址不不是是内内存存的的地地址址单单元元号号，而而是是通通用用寄寄存存器器的的编编号号。指指令令结结构构中中的的RRRR型型指指令令，就就是是采采用用寄寄存存器器寻寻址址方方式式的例子。的例子。有效地址有效地址E=E=RiRi寄
141、寄存存器器间间接接寻寻址址方方式式：寄寄存存器器间间接接寻寻址址方方式式与与寄寄存存器器寻寻址址方方式式的的区区别别在在于于，指指令令格格式式中中的的寄寄存存器器内内容容不不是是操操作作数数，而而是是操作数的地址，该地址指明的操作数在内存中。操作数的地址，该地址指明的操作数在内存中。有效地址有效地址E=E=（RiRi）相相对对寻寻址址：是是把把程程序序计计数数器器PC的的内内容容加加上上指指令令格格式式中中的的形形式式地地址址D而而形形成成操操作作数数的的有有效效地地址址。程程序序计计数数器器的的内内容容就就是是当当前前指指令令的的地地址址。因因此此，所所谓谓“相相对对”寻寻址址，就就是是相相
142、对对于于当当前前指令地址而言指令地址而言有效地址有效地址E=E=（PCPC）D D第四章：指令系统第四章：指令系统典型常用的寻址方式典型常用的寻址方式基基值值寻寻址址：在在基基值值寻寻址址方方式式中中将将CPU中中基基值值寄寄存存器器的的内内容容，加上指令格式中的形式地址而形成操作数的有效地址加上指令格式中的形式地址而形成操作数的有效地址有效地址有效地址E=E=（基值基值R R）D D变址寻址方式与基值寻址方式计算有效地址的方法很相似，变址寻址方式与基值寻址方式计算有效地址的方法很相似，它把它把CPUCPU中某个变值寄存器的内容与偏移量中某个变值寄存器的内容与偏移量D D相加来形成操作相加来形
143、成操作数有效地址数有效地址有效地址有效地址E=E=（变址变址R R）D D块寻址方式：经常用在输入输出指令中，以实现外存储器或块寻址方式：经常用在输入输出指令中，以实现外存储器或外围设备同内存之间的数据块传送。块寻址方式在内存中还外围设备同内存之间的数据块传送。块寻址方式在内存中还可用于数据块搬家。可用于数据块搬家。段寻址方式：段寻址方式：微型机中采用段寻址方式微型机中采用段寻址方式第四章：指令系统第四章：指令系统Pentium机的寻址方式机的寻址方式第四章：指令系统第四章：指令系统【例例】 一一种种两两地地址址RS型型指指令令的的结结构构如如下下所所示示，其其中中I I为为间间接接寻寻址址标
144、标志志位位，X X为为寻寻址址模模式式字字段段，D D为为偏偏移移量量字字段段。通通过过I I，X X，D D的的组组合合，可可构成下表所示的寻址方式。构成下表所示的寻址方式。请写出各种寻址方式的名称。请写出各种寻址方式的名称。第四章：指令系统第四章：指令系统解：解：(1)(1)直接寻址直接寻址(2)(2)相对地址相对地址(3)(3)变址寻址变址寻址(4)(4)寄存器间接寻址寄存器间接寻址(5)(5)间接寻址间接寻址(6)(6)基址寻址基址寻址第四章：指令系统第四章：指令系统某某16位位机机器器所所使使用用的的指指令令格格式式和和寻寻址址方方式式如如下下所所示示，该该机机有有两两个个20位位基
145、基值值寄寄存存器器，四四个个16位位变变址址寄寄存存器器，十十六六个个16位位通通用用寄寄存存器器。指指令令汇汇编编格格式式中中的的S(源源)，D(目目标标)都都是是通通用用寄寄存存器器，M是是主主存存中中的的一一个个 单单 元元 。 三三 种种 指指 令令 的的 操操 作作 码码 分分 别别 是是 MOV(OP)=(A)H，STA(OP)=(1B)H，LDA(OP)=(3C)H。MOV是是传传送送指指令令，STA为为写写数数指指令令，LDA为读数指令。为读数指令。第四章：指令系统第四章：指令系统要求：要求：(1)(1)分析三种指令的指令格式与寻址方式特点。分析三种指令的指令格式与寻址方式特点
146、。(2)(2)CPUCPU完完成成哪哪一一种种操操作作所所花花时时间间最最短短? ?哪哪一一种种操操作作所所花花时时间间最最长长? ?第第二种指令的执行时间有时会等于第三种指令的执行时间吗二种指令的执行时间有时会等于第三种指令的执行时间吗? ?(3)(3)下下列列情情况况下下每每个个十十六六进进制制指指令令字字分分别别代代表表什什么么操操作作? ?其其中中如如果果有有编码不正确，如何改正才能成为合法指令编码不正确，如何改正才能成为合法指令? ?(F0F1)F0F1)H H(3CD2)(3CD2)H H(2856)(2856)H H(6DC6)(6DC6)H H(1C2)(1C2)H H第四章：
147、指令系统第四章：指令系统解：解：(1)(1)第一种指令是单字长二地址指令，第一种指令是单字长二地址指令，RRRR型；型；第第二二种种指指令令是是双双字字长长二二地地址址指指令令，RSRS型型，其其中中S S采采用用基基址址寻寻址址或或变变址址寻址，寻址，R R由源寄存器决定；由源寄存器决定；第第三三种种也也是是双双字字长长二二地地址址指指令令，RSRS型型，其其中中R R由由目目标标寄寄存存器器决决定定，S S由由2020位地址位地址( (直接寻址直接寻址) )决定。决定。(2)(2)处处理理机机完完成成第第一一种种指指令令所所花花时时间间最最短短，因因为为是是RRRR型型指指令令，不不需需要
148、要访访问问存存储储器器。第第二二种种指指令令所所花花时时间间最最长长，因因为为是是RSRS型型指指令令，需需要要访访问问存存储储器器，同同时时要要进进行行寻寻址址方方式式的的变变换换运运算算( (基基值值或或变变址址) )，这这也也需需要要时时间间。第第二二种种指指令令的的执执行行时时间间不不会会等等于于第第三三种种指指令令，因因为为第第三三种种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。指令虽然也访问存储器，但节省了求有效地址运算的时间开销。第四章：指令系统第四章：指令系统(3)(3)根根 据据 已已 知知 条条 件件 ： MOV(OP)=001010MOV(OP)=001010
149、， STA(OP)=011011STA(OP)=011011，LDA(OP)=111100LDA(OP)=111100，将将指指令令的的十十六六进进制制格格式式转转换换成成二二进进制制代代码码且且比比较较后可知：后可知：(F0F1)F0F1)H H(3CD2)(3CD2)H H指指令令代代表表LDALDA指指令令，编编码码正正确确，其其含含义义是把主存是把主存(13(13CD2)CD2)H H地址单元的内容取至地址单元的内容取至1515号寄存器。号寄存器。(2856)(2856)H H代代表表MOVMOV指指令令，编编码码正正确确，含含义义是是把把6 6号号源源寄寄存存器器的的内内容传送至容传
150、送至5 5号目标寄存器。号目标寄存器。(6(6FD6)FD6)H H是是单单字字长长指指令令，一一定定是是MOVMOV指指令令，但但编编码码错错误误，可可改改正正为为(28(28D6)D6)H H。(1C2)(1C2)H H是是单单字字长长指指令令，代代表表MOVMOV指指令令，但但编编码码错错误误，可可改改正正为为(28(28C2)C2)H H。第四章：指令系统第四章：指令系统堆栈寻址方式堆栈寻址方式串联堆栈串联堆栈存储器堆栈存储器堆栈入栈：入栈：( (A)A)MMSPSP,(SP)-1-SP,(SP)-1-SP出栈：出栈：( (SP)+1-SP,(MSP)+1-SP,(MSPSP)-A)-
151、A典型指令典型指令指指令令的的分分类类：不不同同机机器器的的指指令令系系统统是是各各不不相相同同的的。从从指指令令的的操操作作码码功功能能来来考考虑虑，一一个个较较完完善善的的指指令令系系统统，应应当当包包括括数数据据传传送送类类指指令令、算算术术运运算算类类指指令令、逻逻辑辑运运算算类类指指令令、程程序序控控制制类类指指令令、输输入入输出类指令、字符串类指令、系统控制类指令。输出类指令、字符串类指令、系统控制类指令。基本指令系统：基本指令系统：CISCCISC200-300200-300条条精简指令系统：精简指令系统：RISCRISC几十条几十条第四章：指令系统第四章：指令系统总结总结一一台
152、台计计算算机机中中所所有有机机器器指指令令的的集集合合，称称为为这这台台计计算算机机的的指指令令系系统统。指指令令系系统统是是表表征征一一台台计计算算机机性性能能的的重重要要因因素素，它它的的格格式式与与功功能能不不仅直接影响到机器的硬件结构，而且也影响到系统软件。仅直接影响到机器的硬件结构，而且也影响到系统软件。指指令令格格式式是是指指令令用用二二进进制制代代码码表表示示的的结结构构形形式式，通通常常由由操操作作码码字字段段和和地地址址码码字字段段组组成成。操操作作码码字字段段表表征征指指令令的的操操作作特特性性与与功功能能，而而地地址址码码字字段段指指示示操操作作数数的的地地址址。目目前前
153、多多采采用用二二地地址址、单单地地址址、零零地地址址混混合合方方式式的的指指令令格格式式。指指令令字字长长度度分分为为：单单字字长长、半半字字长长、双字长三种形式。高档微型机中壳岸嗖捎双字长三种形式。高档微型机中壳岸嗖捎3232位长度的单字长形式位长度的单字长形式形形成成指指令令地地址址的的方方式式，称称为为指指令令寻寻址址方方式式。有有顺顺序序寻寻址址和和跳跳跃跃寻寻址两种，由指令计数器来跟踪。址两种，由指令计数器来跟踪。形形成成操操作作数数地地址址的的方方式式，称称为为数数据据寻寻址址方方式式。操操作作数数可可放放在在专专用用寄存器、通用寄存器、内存和指令中。寄存器、通用寄存器、内存和指令
154、中。数数据据寻寻址址方方式式有有隐隐含含寻寻址址、立立即即寻寻址址、直直接接寻寻址址、间间接接寻寻址址、寄寄存存器器寻寻址址、寄寄存存器器间间接接寻寻址址、相相对对寻寻址址、基基值值寻寻址址、变变址址寻寻址址、块块寻寻址址、段段寻寻址址等等多多种种。按按操操作作数数的的物物理理位位置置不不同同，有有RRRR型型和和RSRS型。前者比后者执行的速度快。型。前者比后者执行的速度快。第四章：指令系统第四章：指令系统总结总结堆堆栈栈是是一一种种特特殊殊的的数数据据寻寻址址方方式式，采采用用“先先进进后后出出”原原理理。按按结结构不同，分为寄存器堆栈和存储器椎栈。构不同，分为寄存器堆栈和存储器椎栈。不不
155、同同机机器器有有不不同同的的指指令令系系统统。一一个个较较完完善善的的指指令令系系统统应应当当包包含含数数据据传传送送类类指指令令、算算术术运运算算类类指指令令、逻逻辑辑运运算算类类指指令令、程程序序控控制制类类指令、指令、I/OI/O类指令、字符串类指令、系统控制类指令。类指令、字符串类指令、系统控制类指令。RISC指指令令系系统统是是CISC指指令令系系统统的的改改进进，它它的的最最大大特特点点是是：(1)指指令令条条数数少少；(2)指指令令长长度度固固定定，指指令令格格式式和和寻寻址址方方式式种种类类少少；(3)只只有有取取数数/存存数数指指令令访访问问存存储储器器，其其余余指指令令的的
156、操操作作均均在在寄寄存存器器之之间间进行。进行。第五章：中央处理器第五章：中央处理器CPUCPU的功能的功能程程序序是是一一个个指指令令序序列列，这这个个序序列列明明确确告告诉诉计计算算机机应应该该执执行行什什么么操操作作，在在什什么么地地方方找找到到用用来来操操作作的的数数据据。一一旦旦把把程程序序装装入入内内存存储储器器，就就可可以以由由计计算算机机来来自自动动完完成成取取出出指指令令和和执执行行指指令令的的任任务务。专专门门用用来完成此项工作的计算机部件称为中央处理器，通常简称来完成此项工作的计算机部件称为中央处理器，通常简称CPUCPU。CPUCPU对对整整个个计计算算机机系系统统的的
157、运运行行是是极极其其重重要要的的，它它具具有有如如下下四四方方面面的基本功能：的基本功能：指指令令控控制制：程程序序的的顺顺序序控控制制，称称为为指指令令控控制制。由由于于程程序序是是一一个个指指令令序序列列，这这些些指指令令的的相相互互顺顺序序不不能能任任意意颠颠倒倒，必必须须严严格格按按程程序序规规定定的的顺顺序序进进行行，因因此此，保保证证机机器器按按顺顺序序执执行行程程序序是是CPUCPU的首要任务。的首要任务。操操作作控控制制：一一条条指指令令的的功功能能往往往往是是由由若若干干个个操操作作信信号号的的组组合合来来实实现现的的，因因此此，CPUCPU管管理理并并产产生生由由内内存存取
158、取出出的的每每条条指指令令的的操操作作信信号号，把把各各种种操操作作信信号号送送往往相相应应的的部部件件，从从而而控控制制这这些些部部件按指令的要求进行动作。件按指令的要求进行动作。第五章：中央处理器第五章：中央处理器时时间间控控制制：对对各各种种操操作作实实施施时时间间上上的的定定时时，称称为为时时间间控控制制。因因为为在在计计算算机机中中，各各种种指指令令的的操操作作信信号号均均受受到到时时间间的的严严格格定定时时。另另一一方方面面，一一条条指指令令的的整整个个执执行行过过程程也也受受到到时时间间的的严严格格定时。只有这样，计算机才能有条不紊地自动工作。定时。只有这样，计算机才能有条不紊地
159、自动工作。数数据据加加工工：所所谓谓数数据据加加工工，就就是是对对数数据据进进行行算算术术运运算算和和逻逻辑辑运运算算处处理理。完完成成数数据据的的加加工工处处理理，这这是是CPUCPU的的根根本本任任务务。因因为为，原始信息只有经过加工处理后才能对人们有用。原始信息只有经过加工处理后才能对人们有用。CPUCPU的基本组成的基本组成传统的传统的CPU由运算器和控制器两大部分组成。由运算器和控制器两大部分组成。随随着着高高密密度度集集成成电电路路技技术术的的发发展展，早早期期放放在在CPU芯芯片片外外部部的的一一些些逻逻辑辑功功能能部部件件，如如浮浮点点运运算算器器、cache等等纷纷纷纷移移入
160、入CPU内内部部，因因而而使使CPU的的内内部部组组成成越越来来越越复复杂杂。这这样样CPU的的基基本本部部分分变变成成了了运运算算器、器、cache和控制器三大部分。和控制器三大部分。第五章：中央处理器第五章：中央处理器控控制制器器：由由程程序序计计数数器器、指指令令寄寄存存器器、指指令令译译码码器器、时时序序产产生生器器和和操操作作控控制制器器组组成成，它它是是发发布布命命令令的的“决决策策机机构构”，即即完完成成协协调调和指挥整个计算机系统的操作。控制器的主要功能有：和指挥整个计算机系统的操作。控制器的主要功能有：从内存中取出一条指令，并指出下一条指令在内存中的位置；从内存中取出一条指令
161、，并指出下一条指令在内存中的位置；对对指指令令进进行行译译码码或或测测试试，并并产产生生相相应应的的操操作作控控制制信信号号，以以便便启启动动规规定定的的动动作作。比比如如一一次次内内存存读读/ /写写操操作作，一一个个算算术术逻逻辑辑运运算操作，或一个输入算操作，或一个输入/ /输出操作；输出操作；指挥并控制指挥并控制CPUCPU、内存和输入内存和输入/ /输出设备之间数据流动的方向。输出设备之间数据流动的方向。运运算算器器：由由算算术术逻逻辑辑单单元元( (ALU)ALU)、累累加加寄寄存存器器、数数据据缓缓冲冲寄寄存存器器和和状状态态条条件件寄寄存存器器组组成成，它它是是数数据据加加工工
162、处处理理部部件件。相相对对控控制制器器而而言言，运运算算器器接接受受控控制制器器的的命命令令而而进进行行动动作作，即即运运算算器器所所进进行行的的全全部部操操作作都都是是由由控控制制器器发发出出的的控控制制信信号号来来指指挥挥的的，所所以以它它是是执执行行部部件。运算器有两个主要功能：件。运算器有两个主要功能：执行所有的算术运算；执行所有的算术运算；执执行行所所有有的的逻逻辑辑运运算算，并并进进行行逻逻辑辑测测试试，如如零零值值测测试试或或两两个个值的比较。值的比较。第五章：中央处理器第五章：中央处理器CPUCPU中的主要寄存器中的主要寄存器各各种种计计算算机机的的CPUCPU可可能能有有这这
163、样样或或那那样样的的不不同同，但但是是在在CPUCPU中中至至少少要要有有六六类类寄寄存存器器，这这些些寄寄存存器器是是：(1)(1)指指令令寄寄存存器器( (IR)IR)；(2)(2)程程序序计计数数器器( (PC)PC)；(3)(3)地地址址寄寄存存器器( (AR)AR)；(4)(4)缓缓冲冲寄寄存存器器( (DR)DR)；(5)(5)累累加加寄寄存器存器( (AC)AC)；(6)(6)状态条件寄存器状态条件寄存器( (PSW)PSW)。数数据据缓缓冲冲寄寄冲冲器器( (DR)DR)：用用来来暂暂时时存存放放由由内内存存储储器器读读出出的的一一条条指指令令或或一一个个数数据据字字；反反之之
164、，当当向向内内存存存存入入一一条条指指令令或或一一个个数数据据字字时时，也暂时将它们存放在数据缓冲寄存器中。缓冲寄存器的作用是：也暂时将它们存放在数据缓冲寄存器中。缓冲寄存器的作用是：作为作为CPUCPU和内存、外部设备之间信息传送的中转站；和内存、外部设备之间信息传送的中转站；补偿补偿CPUCPU和内存、外围设备之间在操作速度上的差别；和内存、外围设备之间在操作速度上的差别；在在单单累累加加器器结结构构的的运运算算器器中中，数数据据缓缓冲冲寄寄存存器器还还可可兼兼作作为为操操作数寄存器作数寄存器。第五章：中央处理器第五章：中央处理器指令寄存器指令寄存器( (IR)IR)：指令寄存器用来保存当
165、前正在执行的一条指令。指令寄存器用来保存当前正在执行的一条指令。程程序序计计数数器器( (PC)PC)：为为了了保保证证程程序序能能够够连连续续地地执执行行下下去去，CPUCPU必必须须具具有有某某些些手手段段来来确确定定下下一一条条指指令令的的地地址址。而而程程序序计计数数器器( (PC)PC)正正是是起起到到这这种种作作用用，所所以以通通常常又又称称为为指指令令计计数数器器。程程序序计计数数器器的的结结构构应应当当是是具具有有寄存信息和计数两种功能的结构。寄存信息和计数两种功能的结构。地地址址寄寄存存器器( (AR)AR)：地地址址寄寄存存器器用用来来保保存存当当前前CPUCPU所所访访问
166、问的的内内存存单单元元的的地地址址。由由于于在在内内存存和和CPUCPU之之间间存存在在着着操操作作速速度度上上的的差差别别，所所以以必必须须使用地址寄存器来保持地址信息，直到内存的读使用地址寄存器来保持地址信息，直到内存的读/ /写操作完成为止。写操作完成为止。累累加加寄寄存存器器( (AC)AC)：累累加加寄寄存存器器ACAC通通常常简简称称为为累累加加器器，它它是是一一个个通通用用寄寄存存器器。其其功功能能是是：当当运运算算器器的的算算术术逻逻辑辑单单元元( (ALU)ALU)执执行行算算术术或或逻逻辑辑运算时，为运算时，为ALUALU提供一个工作区。运算器中至少要有一个累加寄存器。提供
167、一个工作区。运算器中至少要有一个累加寄存器。状状态态条条件件寄寄存存器器( (PSW)PSW)：状状态态条条件件寄寄存存器器保保存存由由算算术术指指令令和和逻逻辑辑指指令运行或测试的结果建立的各种条件码内容。令运行或测试的结果建立的各种条件码内容。第五章：中央处理器第五章：中央处理器操作控制器与时序产生器操作控制器与时序产生器通常把许多寄存器之间传送信息的通路，称为数据通路。通常把许多寄存器之间传送信息的通路，称为数据通路。信信息息从从什什么么地地方方开开始始，中中间间经经过过哪哪个个寄寄存存器器或或多多路路开开关关，最最后后传传送到哪个寄存器，都要加以控制。送到哪个寄存器，都要加以控制。在在
168、各各寄寄存存器器之之间间建建立立数数据据通通路路的的任任务务，是是由由称称为为操操作作控控制制器器的的部部件来完成的。件来完成的。操操作作控控制制器器的的功功能能，就就是是根根据据指指令令操操作作码码和和时时序序信信号号，产产生生各各种种操操作作控控制制信信号号，以以便便正正确确地地建建立立数数据据通通路路，从从而而完完成成取取指指令令和和执执行指令的控制。行指令的控制。根根据据设设计计方方法法不不同同，操操作作控控制制器器可可分分为为时时序序逻逻辑辑型型、存存储储逻逻辑辑型型、 时序逻辑与存储逻辑结合型三种。时序逻辑与存储逻辑结合型三种。第一种称为硬布线控制器，它是采用时序逻辑技术来实现的；
169、第一种称为硬布线控制器，它是采用时序逻辑技术来实现的；第二种称为微程序控制器，它是采用存储逻辑来实现的。第二种称为微程序控制器，它是采用存储逻辑来实现的。第三种是前两种方式的组合。第三种是前两种方式的组合。第五章：中央处理器第五章：中央处理器操操作作控控制制器器产产生生的的控控制制信信号号必必须须定定时时，还还必必须须有有时时序序产产生生器器。因因为为计计算算机机高高速速地地进进行行工工作作，每每一一个个动动作作的的时时间间是是非非常常严严格格的的，不不能有任何差错。能有任何差错。时序产生器的作用，就是对各种操作实施时间上的控制。时序产生器的作用，就是对各种操作实施时间上的控制。指令周期指令周
170、期指令周期是取出并执行一条指令的时间。指令周期是取出并执行一条指令的时间。指指令令周周期期常常常常用用若若干干个个CPU周周期期数数来来表表示示，CPU周周期期也也称称为为机机器器周期。周期。由由于于CPU内内部部的的操操作作速速度度较较快快，而而CPU访访问问一一次次内内存存所所花花的的时时间间较较长长，因因此此通通常常用用内内存存中中读读取取一一个个指指令令字字的的最最短短时时间间来来规规定定CPU周期。周期。一一条条指指令令的的取取出出阶阶段段(通通常常称称为为取取指指)需需要要一一个个CPU周周期期时时间间。而而一一个个CPU周周期期时时间间又又包包含含有有若若干干个个时时钟钟周周期期
171、(通通常常称称为为节节拍拍脉脉冲冲或或T周周期期，它它是是处处理理操操作作的的最最基基本本单单位位)。这这些些时时钟钟周周期期的的总总和和则则规规定了一个定了一个CPU周期的时间宽度。周期的时间宽度。第五章：中央处理器第五章：中央处理器取取出出和和执执行行任任何何一一条条指指令令所所需需的的最最短短时时间间为为两两个个CPU周周期期。就就是是说说，任任何何一一条条指指令令，它它的的指指令令周周期期至至少少需需要要两两个个CPU周周期期，而而复复杂一些的指令周期，则需要更多的杂一些的指令周期，则需要更多的CPU周期。周期。五条程序组成的简单程序中每条指令的指令周期（教材五条程序组成的简单程序中每
172、条指令的指令周期（教材158页）页）取指令阶段：各条指令相同。取指令阶段，取指令阶段：各条指令相同。取指令阶段，CPU完成三件事：完成三件事：从内存取出指令；从内存取出指令；对程序计数器对程序计数器PC加加1，以便为取下一条指令做好准备；，以便为取下一条指令做好准备；对指令操作码进行译码或测试，以便确定进行什么操作。对指令操作码进行译码或测试，以便确定进行什么操作。具体步骤是：具体步骤是：程序计数器程序计数器PCPC的内容被装入地址寄存器的内容被装入地址寄存器ARAR；程序计数器内容加程序计数器内容加1 1，为取下一条指令做好准备；，为取下一条指令做好准备；地址寄存器的内容被放到地址总线上；地
173、址寄存器的内容被放到地址总线上；所所选选存存储储器器单单元元的的内内容容经经过过数数据据总总线线，传传送送到到数数据据缓缓冲冲寄寄存器存器DRDR；缓冲寄存器的内容传送到指令寄存器缓冲寄存器的内容传送到指令寄存器IRIR；指令寄存器中的操作码被译码或测试；指令寄存器中的操作码被译码或测试；执行指令阶段：执行指令阶段因指令功能不同有所不同执行指令阶段：执行指令阶段因指令功能不同有所不同第五章：中央处理器第五章：中央处理器用方框图语言表示指令周期用方框图语言表示指令周期在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。一
174、一个个方方框框代代表表一一个个CPU周周期期，方方框框中中的的内内容容表表示示数数据据通通路路的的操操作作或或某某种种控制操作。控制操作。除除了了方方框框以以外外，还还需需要要一一个个菱菱形形符符号号，它它通通常常用用来来表表示示某某种种判判别别或或测测试试，不不过过时时间间上上它它依依附附于于紧紧接接它它的的前前面面一一个个方方框框的的CPU周周期期，而而不不单单独独占占用用一一个个CPU周期。周期。所所有有指指令令的的取取指指令令阶阶段段是是完完全全相相同同的的，而而且且是是一一个个CPU周周期期。但但是是指指令令的的执执行行阶阶段段，由由于于各各条条指指令令的的功功能能不不同同，所所用用
175、的的CPU周周期期是各不相同的是各不相同的重要举例重要举例P166第五章：中央处理器第五章：中央处理器时序产生器和控制方式时序产生器和控制方式时时序序产产生生器器：由由时时钟钟源源、环环形形脉脉冲冲发发生生器器、节节拍拍脉脉冲冲和和读读写写时时序序译码逻辑、启停控制逻辑等部分组成。译码逻辑、启停控制逻辑等部分组成。控控制制方方式式：控控制制不不同同操操作作序序列列时时序序信信号号的的方方法法，称称为为控控制制器器的的控控制方式。常用的有同步控制、异步控制、联合控制三种方式。制方式。常用的有同步控制、异步控制、联合控制三种方式。同同步步控控制制方方式式：在在任任何何情情况况下下，已已定定的的指指
176、令令在在执执行行时时所所需需的的机机器器周周期期数数和和时时钟钟周周期期数数都都是是固固定定不不变变的的，称称为为同同步步控控制制方方式。式。异异步步控控制制方方式式：异异步步控控制制方方式式的的特特点点是是：每每条条指指令令、每每个个操操作作控控制制信信号号需需要要多多少少时时间间就就占占用用多多少少时时间间。这这意意味味着着每每条条指指令令的的指指令令周周期期可可由由多多少少不不等等的的机机器器周周期期数数组组成成；也也可可以以是是当当控控制制器器发发出出某某一一操操作作控控制制信信号号后后，等等待待执执行行部部件件完完成成操操作作后后发回发回“回答回答”信号，再开始新的操作。信号，再开始
177、新的操作。联联合合控控制制方方式式：此此为为同同步步控控制制和和异异步步控控制制相相结结合合的的方方式式。一一种种情情况况是是，大大部部分分操操作作序序列列安安排排在在固固定定的的机机器器周周期期中中，对对某某些些时时间间难难以以确确定定的的操操作作则则以以执执行行部部件件的的“回回答答”信信号号作作为为本本次操作的结束。次操作的结束。第五章：中央处理器第五章：中央处理器微程序控制器微程序控制器微微程程序序控控制制器器同同硬硬布布线线控控制制器器相相比比较较，具具有有规规整整性性、灵灵活活性性、可可维维护护性性等等一一系系列列优优点点。在在计计算算机机系系统统中中，微微程程序序设设计计技技术术
178、是是利利用用软件方法来设计硬件的一门技术。软件方法来设计硬件的一门技术。微微程程序序控控制制的的基基本本思思想想，就就是是仿仿照照通通常常的的解解题题程程序序的的方方法法，把把操操作作控控制制信信号号编编成成所所谓谓的的“微微指指令令”，存存放放到到一一个个只只读读存存储储器器里里。当当机机器器运运行行时时，一一条条又又一一条条地地读读出出这这些些微微指指令令，从从而而产产生生全全机机所所需要的各种操作控制信号，使相应部件执行所规定的操作。需要的各种操作控制信号，使相应部件执行所规定的操作。一一台台数数字字计计算算机机基基本本上上可可以以划划分分为为两两大大部部分分控控制制部部件件和和执执行行
179、部部件件。控控制制器器就就是是控控制制部部件件，而而运运算算器器、存存储储器器、外外围围设设备备相相对对控制器来讲，就是执行部件。控制器来讲，就是执行部件。控控制制部部件件通通过过控控制制线线向向执执行行部部件件发发出出各各种种控控制制命命令令，通通常常把把这这种种控控制制命命令令叫叫做做微微命命令令，而而执执行行部部件件接接受受微微命命令令后后所所进进行行的的操操作作，叫做微操作。叫做微操作。第五章：中央处理器第五章：中央处理器微微操操作作在在执执行行部部件件中中是是最最基基本本的的操操作作。由由于于数数据据通通路路的的结结构构关关系系，微操作可分为相容性和相斥性两种。微操作可分为相容性和相
180、斥性两种。所所谓谓相相容容性性的的微微操操作作，是是指指在在同同时时或或同同一一个个CPUCPU周周期期内内可可以以并并行执行的微操作。行执行的微操作。所所谓谓相相斥斥性性的的微微操操作作，是是指指不不能能在在同同时时或或不不能能在在同同一一个个CPUCPU周周期内并行执行的微操作。期内并行执行的微操作。在在机机器器的的一一个个CPU周周期期中中，一一组组实实现现一一定定操操作作功功能能的的微微命命令令的的组组合，构成一条微指令。合，构成一条微指令。微指令格式：操作控制和顺序控制两部分构成微指令格式：操作控制和顺序控制两部分构成 1 2 3 4 5 6 7 8 9 10 11 12 13 14
181、 15 16 17 18 19 20 21 22 23 C1.C17 P1 P2 操作控制顺序控制直接地址第五章：中央处理器第五章：中央处理器操作控制部分用来发出管理和指挥全机工作的控制信号。操作控制部分用来发出管理和指挥全机工作的控制信号。上上图图中中该该字字段段为为17位位，每每一一位位表表示示一一个个微微命命令令。当当操操作作控控制制字字段段某某一一位位信信息息为为“1”时时，表表示示发发出出微微命命令令；而而某某一一位位信信息息为为“0”时，表示不发出微命令。时，表示不发出微命令。微指令格式中的顺序控制部分用来决定产生下一条微指令的地址微指令格式中的顺序控制部分用来决定产生下一条微指令
182、的地址一一条条机机器器指指令令的的功功能能是是用用许许多多条条微微指指令令组组成成的的序序列列来来实实现现的的，这这个个微微指指令令序序列列通通常常叫叫做做微微程程序序。既既然然微微程程序序是是由由微微指指令令组组成成的的，那那么么当当执执行行当当前前一一条条微微指指令令时时，必必须须指指出出后后继继微微指指令令的的地地址址，以以便当前一条微指令执行完毕后，取出下一条微指令。便当前一条微指令执行完毕后，取出下一条微指令。决决定定后后继继微微指指令令地地址址的的方方法法不不只只一一种种。在在上上图图中中，由由微微指指令令顺顺序序控控制制字字段段的的6 6位位信信息息来来决决定定。其其中中4 4位
183、位(20(2023)23)用用来来直直接接给给出出下下一一条条微微指指令令的的地地址址。第第1818，1919两两位位做做为为判判别别测测试试标标志志。当当此此两两位位为为“0 0”时时，表表示示不不进进行行测测试试，直直接接按按顺顺序序控控制制字字段段第第20202323位位给给出出的的地地址址取取下下一一条条微微指指令令；当当第第1818位位或或第第1919位位为为“1 1”时时，表表示示要要进进行行P P1 1或或P P2 2的的判判别别测测试试，根根据据测测试试结结果果，需需要要对对第第20202323位位的的某某一一位位或或几几位位进行修改，然后按修改后的地址取下一条微指令。进行修改
184、，然后按修改后的地址取下一条微指令。第五章：中央处理器第五章：中央处理器微程序控制器原理框图微程序控制器原理框图第五章：中央处理器第五章：中央处理器微微程程序序控控制制器器主主要要由由控控制制存存储储器器、微微指指令令寄寄存存器器和和地地址址转转移移逻逻辑辑三三大大部部分分组组成成，其其中中微微指指令令寄寄存存器器分分为为微微地地址址寄寄存存器器和和微微命命令令寄寄存器两部分。存器两部分。控控制制存存储储器器：控控制制存存储储器器用用来来存存放放实实现现全全部部指指令令系系统统的的微微程程序序，它是一种只读型存储器。它是一种只读型存储器。微微指指令令寄寄存存器器：微微指指令令寄寄存存器器用用来
185、来存存放放由由控控制制存存储储器器读读出出的的一一条条微微指指令令信信息息。其其中中微微地地址址寄寄存存器器决决定定将将要要访访问问的的下下一一条条微微指指令令的的地地址址，而而微微命命令令寄寄存存器器则则保保存存一一条条微微指指令令的的操操作作控控制制字字段段和判别测试字段的信息。和判别测试字段的信息。地地址址转转移移逻逻辑辑：在在一一般般情情况况下下，微微指指令令由由控控制制存存储储器器读读出出后后直直接接给给出出下下一一条条微微指指令令的的地地址址，通通常常我我们们简简称称微微地地址址，这这个个微微地地址址信信息息就就存存放放在在微微地地址址寄寄存存器器中中。如如果果微微程程序序不不出出
186、现现分分支支，那那么么下下一一条条微微指指令令的的地地址址就就直直接接由由微微地地址址寄寄存存器器给给出出。当当微微程程序序出出现现分分支支时时，意意味味着着微微程程序序出出现现条条件件转转移移。在在这这种种情情况况下下，通通过过判判别别测测试试字字段段P和和执执行行部部件件的的“状状态态条条件件”反反馈馈信信息息，去去修修改改微微地地址址寄寄存存器器的的内内容容，并并按按改改好好的的内内容容去去读读下下一一条条微微指指令令。地址转移逻辑就承担自动完成修改微地址的任务。地址转移逻辑就承担自动完成修改微地址的任务。第五章：中央处理器第五章：中央处理器微程序举例微程序举例一条机器指令是由若干条微指
187、令组成的序列来实现的。一条机器指令是由若干条微指令组成的序列来实现的。一一条条机机器器指指令令对对应应着着一一个个微微程程序序，而而微微程程序序的的总总和和便便可可实实现现整整个个的指令系统。的指令系统。详见详见p175-177p175-177机器指令与微指令的关系机器指令与微指令的关系一一条条机机器器指指令令对对应应一一个个微微程程序序，这这个个微微程程序序是是由由若若干干条条微微指指令令序序列列组组成成的的。因因此此，一一条条机机器器指指令令的的功功能能是是由由若若干干条条微微指指令令组组成成的的序序列列来来实实现现的的。简简言言之之，一一条条机机器器指指令令所所完完成成的的操操作作划划分
188、分成成若若干干条微指令来完成，由微指令进行解释和执行。条微指令来完成，由微指令进行解释和执行。从从指指令令与与微微指指令令，程程序序与与微微程程序序，地地址址与与微微地地址址的的一一一一对对应应关关系系来看，前者与内存储器有关，后者与控制存储器有关。来看，前者与内存储器有关，后者与控制存储器有关。第五章：中央处理器第五章：中央处理器微程序设计技术微程序设计技术设计微指令结构应当追求的目标是：设计微指令结构应当追求的目标是：有利于缩短微指令字长度；有利于缩短微指令字长度；有利于减小控制存储器的容量；有利于减小控制存储器的容量；有利于提高微程序的执行速度；有利于提高微程序的执行速度；有利于对微指令
189、的修改；有利于对微指令的修改；有利于微程序设计的灵活性。有利于微程序设计的灵活性。微命令编码微命令编码直直接接表表示示法法：其其特特点点是是操操作作控控制制字字段段中中的的每每一一位位代代表表一一个个微微命命令令。这这种种方方法法的的优优点点是是简简单单直直观观，其其输输出出直直接接用用于于控控制制。缺缺点点是微指令字较长，因而使控制存储器容量较大。是微指令字较长，因而使控制存储器容量较大。第五章：中央处理器第五章：中央处理器编编码码表表示示法法：编编码码表表示示法法是是把把一一组组相相斥斥性性的的微微命命令令信信号号组组成成一一个个小小组组(即即一一个个字字段段)，然然后后通通过过小小组组（
190、字字段段)译译码码器器对对每每一一个个微命令信号进行译码，译码输出作为操作控制信号。微命令信号进行译码，译码输出作为操作控制信号。采采用用字字段段译译码码的的编编码码方方法法，可可以以用用较较小小的的二二进进制制信信息息位位表表示示较较多多的的微微命命令令信信号号。例例如如3位位二二进进制制位位译译码码后后可可表表示示7个个微微命命令令，4位二进制位译码后可表示位二进制位译码后可表示15个微命令。个微命令。与与直直接接控控制制法法相相比比，字字段段译译码码控控制制法法可可使使微微指指令令字字大大大大缩缩短短，但但由由于于增增加加译译码码电电路路，使使微微程程序序的的执执行行速速度度稍稍稍稍减减
191、慢慢。目目前前在在微程序控制器设计中，字段直接译码法使用较普遍。微程序控制器设计中，字段直接译码法使用较普遍。混混合合表表示示法法：这这种种方方法法是是把把直直接接表表示示法法与与字字段段编编码码法法混混合合使使用用，以以便便能能综综合合考考虑虑微微指指令令字字长长、灵灵活活性性、执执行行微微程程序序速速度度等等方方面面的要求。的要求。第五章：中央处理器第五章：中央处理器微地址的形成方法微地址的形成方法计计数数器器方方式式：在在顺顺序序执执行行微微指指令令时时，后后继继微微地地址址由由现现行行微微地地址址加加上上一一个个增增量量来来产产生生；在在非非顺顺序序执执行行微微指指令令时时，必必须须通
192、通过过转转移移方方式式，使使现现行行微微指指令令执执行行后后，转转去去执执行行指指定定后后继继微微地地址址的的下下一一条微指令。条微指令。多多路路转转移移方方式式：一一条条微微指指令令具具有有多多个个转转移移分分支支的的能能力力称称为为多多路路转移。转移。第五章：中央处理器第五章：中央处理器微微地地址址寄寄存存器器有有6 6位位( (AA5 5-A-A0 0) )，当当需需要要修修改改其其内内容容时时，可可通通过过某某一一位位触触发发器器的的强强置置端端S S将将其其置置“1 1”。现现有有三三种种情情况况：(1)(1)执执行行“取取指指”微微指指令令后后，微微程程序序按按IRIR的的OPOP
193、字字段段( (IRIR3 3-IR-IR0 0) )进进行行1616路路分分支支；(2)(2)执执行行条条件件转转移移指指令令微微程程序序时时，按按进进位位标标志志C C的的状状态态进进行行2 2路路分分支支；(3)(3)执执行行控控制制台台指指令令微微程程序序时时，按按IRIR4 4，IRIR5 5的的状状态态进进行行4 4路路分分支支。请请按按多多路路转转移移方法设计微地址转移逻辑。方法设计微地址转移逻辑。解解：按按所所给给设设计计条条件件，微微程程序序有有三三种种判判别别测测试试，分分别别为为P P1 1，P P2 2，P P3 3。由由于于修修改改AA5 5-A-A0 0内内容容具具有
194、有很很大大灵灵活活性性，现现分分配配如如下下：(1)(1)用用P P1 1和和IRIR3 3-IR-IR0 0修修改改AA3 3-A-A0 0；(2)(2)用用P P2 2和和C C修修改改AA0 0；(3)(3)用用P P3 3和和IRIR5 5，IRIR4 4修修改改AA5 5，AA4 4。另另外外还还要要考考虑虑时时间间因因素素T T4 4( (假假设设CPUCPU周周期期最最后后一一个个节节拍拍脉脉冲冲) )，故转移逻辑表达式如下：，故转移逻辑表达式如下：AA5 5=P=P3 3IRIR5 5T T4 4AA4 4=P=P3 3IRIR4 4T T4 4AA3 3=P=P1 1IRIR
195、3 3T T4 4AA2 2=P=P1 1IRIR2 2T T4 4AA1 1=P=P1 1IRIR2 2T T4 4AA0 0=P=P1 1IRIR0 0T T4 4P P2 2C CT T4 4由由于于从从触触发发器器强强置置端端修修改改，故故前前5个个表表达达式式可可用用“与与非非”门门实实现现，最最后一个用后一个用“与或非与或非”门实现。门实现。第五章：中央处理器第五章：中央处理器微指令格式微指令格式水水平平型型微微指指令令：一一次次能能定定义义并并执执行行多多个个并并行行操操作作微微命命令令的的微微指指令，叫做水平型微指令。令，叫做水平型微指令。全水平型全水平型( (不译法不译法)
196、)微指令微指令字段译码法水平型微指令字段译码法水平型微指令直接和译码相混合的水平型微指令直接和译码相混合的水平型微指令。垂垂直直型型微微指指令令：微微指指令令中中设设置置微微操操作作码码字字段段，采采用用微微操操作作码码编编译法，由微操作码规定微指令的功能，称为垂直型微指令。译法，由微操作码规定微指令的功能，称为垂直型微指令。第五章：中央处理器第五章：中央处理器水平型微指令与垂直型微指令的比较水平型微指令与垂直型微指令的比较水水平平型型微微指指令令并并行行操操作作能能力力强强，效效率率高高，灵灵活活性性强强，垂垂直直型型微微指指令令则则较差。较差。水平型微指令执行一条指令的时间短，垂直型微指令
197、执行时间长。水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。由由水水平平型型微微指指令令解解释释指指令令的的微微程程序序，有有微微指指令令字字较较长长而而微微程程序序短短的的特特点。垂直型微指令则相反，微指令字比较短而微程序长。点。垂直型微指令则相反，微指令字比较短而微程序长。水水平平型型微微指指令令用用户户难难以以掌掌握握，而而垂垂直直型型微微指指令令与与指指令令比比较较相相似似，相对来说，比较容易掌握。相对来说，比较容易掌握。动态微程序设计动态微程序设计微程序设计技术还有静态微程序设计和动态微程序设计之分。微程序设计技术还有静态微程序设计和动态微程序设计之分。对对应应于于一一台台
198、计计算算机机的的机机器器指指令令只只有有一一组组微微程程序序，而而且且这这一一组组微微程程序序设设计计好好之之后后，一一般般无无需需尽尽改改变变而而且且也也不不好好改改变变，这这种种微微程程序序设设计计技技术术称称为静态微程序设计。为静态微程序设计。当当采采用用EPROMEPROM作作为为控控制制存存储储器器时时，还还可可以以通通过过改改变变微微指指令令和和微微程程序序来来改变机器的指令系统，这种微程序设计技术称为动态微程序设计。改变机器的指令系统，这种微程序设计技术称为动态微程序设计。采采用用动动态态微微程程序序设设计计时时，微微指指令令和和微微程程序序可可以以根根据据需需要要加加以以改改变
199、变，因因而可在一台机器上实现不同类型的指令系统，即仿真。而可在一台机器上实现不同类型的指令系统，即仿真。第五章：中央处理器第五章：中央处理器硬布线控制器硬布线控制器硬硬布布线线控控制制器器是是早早期期设设计计计计算算机机的的一一种种方方法法。这这种种方方法法是是把把控控制制部部件件看看作作为为产产生生专专门门固固定定时时序序控控制制信信号号的的逻逻辑辑电电路路，而而此此逻逻辑辑电电路以使用最少元件和取得最高操作速度为设计目标。路以使用最少元件和取得最高操作速度为设计目标。一一旦旦控控制制部部件件构构成成后后，除除非非重重新新设设计计和和物物理理上上对对它它重重新新布布线线，否否则则要要想想增增
200、加加新新的的控控制制功功能能是是不不可可能能的的。这这种种逻逻辑辑电电路路是是一一种种由由门门电路和触发器构成的复杂树形网络，故称之为硬布线控制器。电路和触发器构成的复杂树形网络，故称之为硬布线控制器。硬硬布布线线控控制制器器是是计计算算机机中中最最复复杂杂的的逻逻辑辑部部件件之之一一。当当执执行行不不同同的的机机器器指指令令时时，通通过过激激活活一一系系列列彼彼此此很很不不相相同同的的控控制制信信号号来来实实现现对对指指令令的的解解释释，其其结结果果使使得得控控制制器器往往往往很很少少有有明明确确的的结结构构而而变变得得杂杂乱乱无无章章。结结构构上上的的这这种种缺缺陷陷使使得得硬硬布布线线控
201、控制制器器的的设设计计和和调调试试非非常常复杂且代价很大。复杂且代价很大。但但是是随随着着新新一一代代机机器器及及VLSIVLSI技技术术的的发发展展，硬硬布布线线逻逻辑辑设设计计思思想想又又得到了重现。得到了重现。第五章：中央处理器第五章：中央处理器在在硬硬布布线线控控制制器器中中，某某一一微微操操作作控控制制信信号号C C是是指指令令操操作作码码译译码码器器输输出出I Im m、时时序序信信号号( (节节拍拍电电位位M Mi i，节节拍拍脉脉冲冲T Tk k) )和和状状态态条条件件信信号号B Bj j的的逻逻辑函数，即辑函数，即C= f (C= f (I Im m, , M Mi i,
202、, T Tk k, , B Bj j) )典型的典型的CPUCPUM6800CPU是一个比较典型的单总线结构的微处理器是一个比较典型的单总线结构的微处理器M6800CPUM6800CPU是是一一种种8 8位位微微处处理理器器，采采用用单单一一的的5 5V V电电源源。时时钟钟脉脉冲冲采采用用两两相相( (1 1，2 2) )，主频为主频为1 1MHzMHz，由外面加入由外面加入CPUCPU。M6800M6800的的CPUCPU主主要要包包括括8 8位位的的ALUALU，1616位位的的程程序序计计数数器器、1616位位的的堆堆栈栈指指示示器器和和1616位位的的变变址址寄寄存存器器，两两个个8
203、 8位位的的累累加加器器和和一一个个8 8位位的的状状态态条条件件码码寄寄存存器器，一一个个8 8位位的的指指令令寄寄存存器器以以及及指指令令译译码码与与控控制制部部件件( (即即操操作作控控制制器器) )。此外还有一个。此外还有一个8 8位的数据缓冲寄存器和一个位的数据缓冲寄存器和一个1616位的地址缓冲寄存器。位的地址缓冲寄存器。ALUALU部部件件执执行行算算术术运运算算和和逻逻辑辑操操作作，它它们们包包括括逻逻辑辑“与与”、逻逻辑辑“或或”、逻辑、逻辑“异或异或”、求补、比较、加法、减法、十进制调整等。、求补、比较、加法、减法、十进制调整等。在在M6800M6800中中，主主存存地地址
204、址和和外外设设地地址址是是统统一一编编址址的的，因因此此，在在6553665536个个地地址中有一部分是为外围设备使用的。址中有一部分是为外围设备使用的。第五章：中央处理器第五章：中央处理器Intel 8088CPUIntel 8088是是一一种种通通用用的的准准16位位微微处处理理器器，其其内内部部结结构构为为16位位，与与外外部部交交换换的的数数据据为为8位位。它它可可以以处处理理16位位数数据据(具具有有16位位运运算算指指令令，包包括括乘乘除除法法指指令令)，也也可可以以处处理理8位位数数据据。它它有有20条条地地址址线，所以直接寻址能力达到线，所以直接寻址能力达到1M字节。字节。CP
205、U CPU 从从功功能能上上来来说说分分成成总总线线接接口口单单元元BIUBIU和和执执行行单单元元EUEU两两大大部部分。分。BIU负负责责与与存存储储器器和和外外围围设设备备接接口口，即即8088 CPU与与存存储储器器和和外外围设备之间的信息传送，都是由围设备之间的信息传送，都是由BIU进行的。进行的。EU 部部分分负负责责指指令令的的执执行行。这这样样，取取指指部部分分与与执执行行指指令令部部分分是是独独立立并并行行工工作作的的，于于是是在在一一条条指指令令的的执执行行过过程程中中，就就可可以以取取出出下下一一条条(或或多多条条)指指令令，在在指指令令流流队队列列寄寄存存器器中中排排队
206、队。在在一一条条指指令令执执行行完完以以后后就就可可以以立立即即执执行行下下一一条条指指令令，减减少少了了CPU为为取取指指令而等待的时间，提高了整个系统的运行速度。令而等待的时间，提高了整个系统的运行速度。第五章：中央处理器第五章：中央处理器IBM 370CPU32位位CPUALUALU部部件件按按功功能能不不同同分分为为如如下下三三个个子子部部件件：(1)(1)定定点点运运算算，包包括括整整数数计计算算和和有有效效地地址址的的计计算算；(2)(2)浮浮点点运运算算；(3)(3)可可变变长长运运算算，包包括括十十进进制制算算术运算和字符串操作。术运算和字符串操作。为为了了存存放放地地址址和和
207、数数据据，使使用用了了两两组组独独立立的的可可编编址址寄寄存存器器，1616个个通通用用寄寄存存器器用用来来存存放放操操作作数数和和运运算算结结果果，并并且且也也可可用用作作变变址址寄寄存存器器。4 4个个浮浮点点寄寄存存器器用用于于浮浮点点运运算算。数数据据寄寄存存器器DRDR、地地址址寄寄存存器器ARAR、指指令令寄寄存存器器IRIR都是标准化的。都是标准化的。Intel 80486CPU32位位CPU通通过过采采用用流流水水技技术术，以以及及微微程程序序控控制制和和硬硬布布线线逻逻辑辑控控制制相相结结合合的的方方式式，进进一一步步缩缩短短可可变变长长指指令令的的译译码码时时间间，达达到到
208、基基本本指指令令可可以在一个时钟周期内完成。以在一个时钟周期内完成。第五章：中央处理器第五章：中央处理器486486芯芯片片内内部部包包含含一一个个8 8KBKB的的数数据据和和指指令令混混合合性性cachecache，为为频频繁繁访访问问的的指指令令和和数数据据提提供供快快速速的的内内部部存存储储，从从而而使使系系统统总总线线有有更更多的时间用于其他控制。多的时间用于其他控制。486486芯芯片片内内部部包包含含了了增增强强性性8038780387协协处处理理器器，称称为为浮浮点点运运算算部部件件( (FPU)FPU)。由由于于FPUFPU功功能能扩扩充充，且且放放在在CPUCPU内内部部，
209、使使引引线线缩缩短短，故故速度比速度比8038780387提高了提高了3 35 5倍。倍。486 486 CPUCPU的的内内部部数数据据总总线线宽宽度度为为6464位位，这这也也是是它它缩缩短短指指令令周周期期的一个原因。而外部数据总线的宽度也可以自动转换。的一个原因。而外部数据总线的宽度也可以自动转换。地地址址信信号号线线扩扩充充到到3232位位，可可以以处处理理4 4GB(2GB(23232字字节节) )的的物物理理存存储储空空间。如果利用虚拟存储器，其存储空间达间。如果利用虚拟存储器，其存储空间达6464TB(2TB(24646字节字节) )。第五章：中央处理器第五章：中央处理器流水流
210、水CPUCPU计计算算机机自自诞诞生生到到现现在在，人人们们追追求求的的目目标标之之一一是是很很高高的的运运算算速速度度，因此，并行处理技术便成为计算机发展的主流。因此，并行处理技术便成为计算机发展的主流。广广义义地地讲讲，并并行行性性有有着着两两种种含含义义：一一是是同同时时性性，指指两两个个以以上上事事件件在在同同一一时时刻刻发发生生；二二是是并并发发性性，指指两两个个以以上上事事件件在在同同一一时时间间间间隔隔内发生。内发生。计计算算机机的的并并行行处处理理技技术术可可贯贯穿穿于于信信息息加加工工的的各各个个步步骤骤和和阶阶段段，概概括括起起来来，主主要要有有三三种种形形式式：(1) (
211、1) 时时间间并并行行；(2) (2) 空空间间并并行行；(3) (3) 时间并行时间并行+ +空间并行。空间并行。时时间间并并行行：指时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。时间并行性概念的实现方式就是采用流水处理部件。这是一种非常经济而实用的并行技术，能保证计算机系统具有较高的性能价格比。目前的高性能微型机几乎无一例外地使用了流水技术。第五章：中央处理器第五章：中央处理器空空间间并并行行：指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。大规模和超大规模集
212、成电路的迅速发展为空间并行技术带来了巨大生机，因而成为目前实现并行处理的一个主要途径。空间并行技术主要体现在多处理器系统和多计算机系统。但是在单处理器系统中也得到了广泛应用。时时间间并并行行+ +空空间间并并行行：指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性。例如，奔腾CPU采用了超标量流水技术，在一个机器周期中同时执行两条指令，因而既具有时间并行性，又具有空间并行性。显然，这种并行技术带来的高速效益是最好的。第五章：中央处理器第五章：中央处理器流水流水CPUCPU的结构的结构通通常常由由三三大大部部分分组组成成：指指令令部部件件、指指令令队队列列、执执行行部部件件。这这三
213、三个功能部件可以组成一个个功能部件可以组成一个3级流水线。级流水线。程程序序和和数数据据存存储储在在主主存存中中，主主存存通通常常采采用用多多体体交交叉叉存存储储器器，以以提提高高访访问问速速度度。cachecache是是一一个个高高速速缓缓冲冲存存储储器器，用用以以弥弥补补主主存存和和CPUCPU速度上的差异。速度上的差异。指指令令部部件件本本身身又又构构成成一一个个流流水水线线，即即指指令令流流水水线线，它它由由取取指指令令、指令译码、计算操作数地址、取操作地址等几个过程段组成。指令译码、计算操作数地址、取操作地址等几个过程段组成。指指令令队队列列是是一一个个先先进进先先出出( (FIFO
214、)FIFO)的的寄寄存存器器栈栈，用用于于存存放放经经过过译译码码的的指指令令和和取取来来的的操操作作数数。它它也也是是由由若若干干个个过过程程段段组组成成的的流流水水线。线。执执行行部部件件可可以以具具有有多多个个算算术术逻逻辑辑运运算算部部件件，这这些些部部件件本本身身又又用用流水线方式构成。流水线方式构成。第五章：中央处理器第五章：中央处理器流水线分类流水线分类指指令令流流水水线线：指指指指令令步步骤骤的的并并行行。将将指指令令流流的的处处理理过过程程划划分分为为取取指指、译译码码、取取操操作作数数、执执行行等等几几个个并并行行处处理理的的过过程程段段。目目前前，几乎所有的高性能计算机都
215、采用了指令流水线。几乎所有的高性能计算机都采用了指令流水线。算算术术流流水水线线：指指运运算算操操作作步步骤骤的的并并行行。如如流流水水加加法法器器、流流水水乘乘法器。现代计算机中已广泛采用了流水的算术运算器。法器。现代计算机中已广泛采用了流水的算术运算器。处处理理机机流流水水线线: :又又称称为为宏宏流流水水线线，是是指指程程序序步步骤骤的的并并行行。由由一一串串级级联联的的处处理理机机构构成成流流水水线线的的各各个个过过程程段段，每每台台处处理理机机负负责责某某一一特特定定的的任任务务。数数据据流流从从第第一一台台处处理理机机输输入入，经经处处理理后后被被送送入入与与第第二二台台处处理理机
216、机相相联联的的缓缓冲冲存存储储器器中中。第第二二台台处处理理机机从从该该存存储储器器中中取取出出数数据据进进行行处处理理，然然后后传传送送给给第第三三台台处处理理机机，如如此此串串联联下下去去。随随着着高高档档微微处处理理器器芯芯片片的的出出现现，构构造造处处理理机机流流水水线线将将变变得容易了。处理机流水线应用在多机系统中。得容易了。处理机流水线应用在多机系统中。第五章：中央处理器第五章：中央处理器流水线中的主要问题流水线中的主要问题资资源源相相关关: :所所谓谓资资源源相相关关，是是指指多多条条指指令令进进入入流流水水线线后后在在同同一一机器时钟周期内争用同一个功能部件所发生的冲突。机器时
217、钟周期内争用同一个功能部件所发生的冲突。数数据据相相关关: :在在一一个个程程序序中中，如如果果必必须须等等前前一一条条指指令令执执行行完完毕毕后后，才才能能执执行行后后一一条条指指令令，那那么么这这两两条条就就是是数数据据相相关关的的。为为了了解解决决数数据据相相关关冲冲突突，流流水水CPUCPU的的运运算算器器中中特特意意设设置置若若干干运运算算结结果果缓缓冲冲寄寄存存器器，暂暂时时保保留留运运算算结结果果，便便于于后后继继指指令令直直接接使使用用，这这称称为为“向前向前”或定向传送技术。或定向传送技术。控控制制相相关关：控控制制相相关关冲冲突突是是由由转转移移指指令令引引起起的的。当当执
218、执行行转转移移指指令令时时，依依据据转转移移条条件件的的产产生生结结果果，可可能能为为顺顺序序取取下下条条指指令令；也也可能转移到新的目标地址取指令，从而使流水线发生断流。可能转移到新的目标地址取指令，从而使流水线发生断流。第五章：中央处理器第五章：中央处理器为为了了减减小小转转移移指指令令对对流流水水线线性性能能的的影影响响，常常用用以以下下两两种种转转移移处处理技术：理技术：延延迟迟转转移移法法：由编译程序重排指令序列来实现。基本思想是“先执行再转移”，即发生转移取时并不排空指令流水线，而是让紧跟在转移指令Ib之后已进入流水线的少数几条指令继续完成。如果这些指令是与Ib结果无关的有用指令，
219、那么延迟损失时间片正好得到了有效的利用。转转移移预预测测法法：硬件方法来实现，依据指令过去的行为来预测将来的行为。通过使用转移取和顺序取两路指令预取队列器以及目标指令cache，可将转移预测提前到取指阶段进行，以获得良好的效果。第五章：中央处理器第五章：中央处理器Pentiun Pentiun CPUCPUpentium pentium 是是IntelIntel公公司司生生产产的的超超标标量量流流水水处处理理器器。CPUCPU的的主主频频是是片片外外主主总总线线时时钟钟频频率率(60(60MHzMHz或或6666MHz)MHz)的的倍倍频频，有有120120，166166，200200MHzM
220、Hz等多种。等多种。CPU CPU 内内部部的的主主要要寄寄存存器器宽宽度度为为3232位位，故故认认为为它它是是一一个个3232位位微微处处理理器器。但但它它通通向向存存储储器器的的外外部部数数据据总总线线宽宽度度为为6464位位，每每次次总总线线操操作作可可同同时时传传输输8 8个个字字节节。以以主主总总线线( (存存储储器器总总线线) )时时钟钟频频率率6666MHzMHz计计算算，6464位位数数据据总总线线可可使使CPUCPU与与主主存存的的数数据据交交换换速速率率达达到到528528MB/sMB/s。CPUCPU支支持持多多种种类类型型的的总总线线周周期期，其其中中一一种种称称猝猝
221、发发模模式式，在在此此模模式式下下，可可在一个总线周期内读出或与入在一个总线周期内读出或与入256256位位(32(32字节字节) )的数据。的数据。CPUCPU外外部部地地址址总总线线宽宽度度是是3636位位，但但一一般般使使用用3232位位宽宽，故故物物理理地地址址空空间间为为40964096MB(4GB)MB(4GB)。虚虚拟拟地地址址空空间间为为6464TBTB，分分页页模模式式除除支支持持4 4KBKB页页面面外外( (与与486486相相同同) )，还还支支持持2 2MBMB和和4 4MBMB页页面面。其其中中2 2MBMB页页面面的的分分页页模式必须使用模式必须使用3636位地址
222、总线。位地址总线。CPUCPU内部分别设置指令内部分别设置指令cachecache和数据和数据cachecache第五章：中央处理器第五章：中央处理器pentiumpentium具具有有非非固固定定长长度度的的指指令令格格式式，9 9种种寻寻址址方方式式，191191条条指指令令，但但是是在在每每个个时时钟钟周周期期又又能能执执行行两两条条指指令令。因因此此它它具具有有CISCCISC和和RlSCRlSC两两者者的的特特性性，不不过过具具有有的的CISCCISC特特性性更更多多一一些些，因因此此被被看看成成为为一一个个CISCCISC结构的处理器。以结构的处理器。以CISCCISC结构实现超标
223、量流水线。结构实现超标量流水线。RISC CPURISC CPURISC三三个个要要素素是是：(1)一一个个有有限限的的简简单单的的指指令令集集；(2)CPU配配备备大大量的通用寄存器；量的通用寄存器；(3)强调对指令流水线的优化强调对指令流水线的优化RISC机器特征机器特征使用等长指令，目前的典型长度是使用等长指令，目前的典型长度是4 4个字节。个字节。寻寻址址方方式式少少且且简简单单，一一般般为为2 23 3种种，最最多多不不超超过过4 4种种，绝绝不不出出现存储器间接寻址方式。现存储器间接寻址方式。只只有有取取数数指指令令、存存数数指指令令访访问问存存储储器器。指指令令中中最最多多出出现
224、现RSRS型型指指令，绝不出现令，绝不出现SSSS型指令。型指令。指令集中的指令数目一般少于指令集中的指令数目一般少于100100种，指令格式一般少于种，指令格式一般少于4 4种种第五章：中央处理器第五章：中央处理器指指令令功功能能简简单单，控控制制器器多多采采用用硬硬布布线线方方式式，以以期期更更快快的的执执行行速速度。度。平均而言，所有指令的执行时间为一个处理时钟周期。平均而言，所有指令的执行时间为一个处理时钟周期。指指令令格格式式中中，用用于于指指派派整整数数寄寄存存器器的的个个数数不不少少于于3232个个，用用于于指指派浮点数寄存器的个数不少于派浮点数寄存器的个数不少于1616个。个。
225、强调通用寄存器资源的优化使用。强调通用寄存器资源的优化使用。支持指令流水并强调指令流水的优化使用。支持指令流水并强调指令流水的优化使用。RlSCRlSC技技术术的的复复杂杂性性于于它它的的编编译译程程序序，因因此此软软件件系系统统开开发发时时间间比比CISCCISC机器长。机器长。第五章：中央处理器第五章：中央处理器多媒体多媒体CPU多多媒媒体体技技术术是是指指计计算算机机把把各各种种不不同同的的电电子子媒媒质质集集成成起起来来，统统一一进进行存储、处理和传输。行存储、处理和传输。多媒体技术解决的主要问题有：多媒体技术解决的主要问题有：图像与声音的压缩技术图像与声音的压缩技术适应多媒体技术的软
226、件技术适应多媒体技术的软件技术计算机系统结构方面的技术计算机系统结构方面的技术选选择择专专用用芯芯片片和和专专用用插插卡卡来来扩扩充充功功能能，如如声声卡卡、视视频频卡卡、网卡、内接或外接调制解调器。网卡、内接或外接调制解调器。进进一一步步改改善善总总线线的的结结构构和和性性能能，如如加加宽宽系系统统总总线线，提提高高时钟速率。时钟速率。将将一一些些重重要要的的多多媒媒体体技技术术融融合合到到CPUCPU芯芯片片或或设设片片全全新新的的多多媒媒体体CPUCPU芯芯片片。例例如如，IntelIntel公公司司推推出出的的新新一一代代pentiumpentium机机器中均采用了先进的器中均采用了先
227、进的MMXMMX技术和动态执行技术。技术和动态执行技术。第五章：中央处理器第五章：中央处理器MMXMMX技术技术MMXMMX是是一一种种多多媒媒体体扩扩展展结结构构技技术术，它它极极大大提提高高了了计计算算机机在在多多媒媒体和通信应用方式的功能。体和通信应用方式的功能。带带有有MMXMMX技技术术的的CPUCPU特特别别适适合合于于数数据据量量很很大大的的图图形形、图图像像数数据据处处理理，从从而而使使三三维维图图形形、图图画画、运运动动图图像像为为目目标标的的MPEGMPEG视视频频、音音乐合成、语音识别、虚拟现实等数据处理的速度有了很大提高。乐合成、语音识别、虚拟现实等数据处理的速度有了很
228、大提高。MMXMMX技技术术集集成成到到新新一一代代pentiumpentium CPUCPU时时，主主要要体体现现在在：采采用用4 4种种新新的的数数据据类类型型，使使用用8 8个个6464位位宽宽的的MMXMMX寄寄存存器器，增增设设5757条条新指令。新指令。动动态态执执行行技技术术：所所谓谓动动态态执执行行技技术术，就就是是通通过过预预测测程程序序流流来来调调整整指指令令的的执执行行，并并且且分分析析程程序序的的数数据据流流来来选选择择指指令令执执行行的的最最佳佳顺顺序。序。第五章：中央处理器第五章：中央处理器总结总结CPUCPU是是计计算算机机的的中中央央处处理理部部件件，具具有有指
229、指令令控控制制、操操作作控控制制、时时间间控制、数据加工等基本功能。控制、数据加工等基本功能。早早期期的的CPUCPU由由运运算算器器和和控控制制器器两两大大部部分分组组成成。随随着着高高密密度度集集成成电电路路技技术术的的发发展展，当当今今的的CPUCPU芯芯片片变变成成运运算算器器、cachecache和和控控制制器器三三大大部部分分，其其中中还还包包括括浮浮点点运运算算器器、存存储储管管理理部部件件等等。CPUCPU中中至至少少要要有有如如下下六六类类寄寄存存器器：指指令令寄寄存存器器、程程序序计计数数器器、地地址址寄寄存存器器、缓缓冲冲寄存器、通用寄存器、状态条件寄存器。寄存器、通用寄
230、存器、状态条件寄存器。CPUCPU从从存存储储器器取取出出一一条条指指令令并并执执行行这这条条指指令令的的时时间间和和称称为为指指令令周周期期。由由于于各各种种指指令令的的操操作作功功能能不不同同，各各种种指指令令的的指指令令周周期期是是不不尽尽相同的。划分指令周期，是设计操作控制器的重要依据。相同的。划分指令周期，是设计操作控制器的重要依据。时时序序信信号号产产生生器器提提供供CPUCPU周周期期( (也也称称机机器器周周期期) )所所需需的的时时序序信信号号。操操作作控控制制器器利利用用这这些些时时序序信信号号进进行行定定时时，有有条条不不紊紊地地取取出出一一条条指指令并执行这条指令。令并
231、执行这条指令。第五章：中央处理器第五章：中央处理器微微程程序序设设计计技技术术是是利利用用软软件件方方法法设设计计操操作作控控制制器器的的一一门门技技术术，具具有有规规整整性性、灵灵活活性性、可可维维护护性性等等一一系系列列优优点点，因因而而在在计计算算机机设设计计中中得得到到了了广广泛泛应应用用，并并取取代代了了早早期期采采用用的的硬硬布布线线控控制制器器设设计计技技术术。但但是是随随着着VLSIVLSI技技术术的的发发展展和和对对机机器器速速度度的的要要求求，硬硬布布线线逻逻辑辑设设计计思想又得到了重视。思想又得到了重视。硬硬布布线线控控制制器器的的基基本本思思想想是是：某某一一微微操操作
232、作控控制制信信号号是是指指令令操操作作码码译译码码输输出出、时时序序信信号号和和状状态态条条件件信信号号的的逻逻辑辑函函数数，即即用用布布尔尔代代数数写出逻辑表达式，然后用门电路，触发器等器件实现。写出逻辑表达式，然后用门电路，触发器等器件实现。不不论论微微型型机机还还是是巨巨型型机机，并并行行处处理理技技术术已已成成为为计计算算机机技技术术发发展展的的主主流流。并并行行处处理理技技术术可可贯贯穿穿于于信信息息加加工工的的各各个个步步骤骤和和阶阶段段。概概括括起起来来，主主要要有有三三种种形形式式：(1)(1)时时间间并并行行，(2)(2)空空间间并并行行，(3)(3)时时间间并并行行+ +空
233、间并行。空间并行。流流水水CPUCPU是是以以时时间间并并行行性性为为原原理理构构造造的的处处理理器器，是是一一种种非非常常经经济济而而实实用用的的并并行行技技术术。目目前前的的高高性性能能微微处处理理器器几几乎乎无无一一例例外外地地使使用用了了流流水水技技术术。流流水水中中的的主主要要问问题题是是资资源源相相关关、数数据据相相关关和和控控制制相相关关，为为此此需需要要采采取取相相应应的的技技术术对对策策，才才能能保保证证流流水水线线畅畅通通而而不不断断流。流。第五章：中央处理器第五章：中央处理器RISC RISC CPUCPU是是继继承承CISCCISC的的成成功功技技术术，并并在在克克服服
234、CISCCISC机机器器缺缺点点的的基基础础上上发发展展起起来来的的。RISCRISC机机器器的的三三个个基基本本要要素素是是：(1)(1)一一个个有有限限的的简简单单指指令令集集，(2)(2)CPUCPU配配备备大大量量的的通通用用寄寄存存器器，(3)(3)强强调调的的指指令令流流水水线线的的优优化化。注注意意，RISCRISC机机器器一一定定是是流流水水CPUCPU，但但流流水水CPUCPU不不一一定定是是RISCRISC机器。如奔腾机器。如奔腾CPUCPU是流水是流水CPUCPU，但奔腾机是但奔腾机是CISCCISC机器。机器。多多媒媒体体CPU是是带带有有MMX技技术术的的处处理理器器。MMX是是一一种种多多媒媒体体扩扩展展结结构构技技术术，特特别别适适合合于于图图像像数数据据处处理理，极极大大地地提提高高了了计计算算机机在在多多媒媒体体和和通通信信应应用用方方面面的的功功能能。多多媒媒体体CPU以以新新一一代代奔奔腾腾CPU为为代代表。表。
