《微机原理第二章8086微处理器.ppt》由会员分享，可在线阅读，更多相关《微机原理第二章8086微处理器.ppt（50页珍藏版）》请在金锄头文库上搜索。
1、第二章第二章8086微处理器微处理器1微处理器概述微处理器概述2Intel8086的编程结构的编程结构38086的系统配置的系统配置48086的操作和时序的操作和时序5Intel高档微处理器高档微处理器1微处理器概述微处理器概述一、一、微处理器的主要功能微处理器的主要功能二、二、微处理器的一般编程结构微处理器的一般编程结构三、三、微处理器的主要性能指标微处理器的主要性能指标CPUI/O接口外设存储器外设外设主机主机外设外设DBDB：数据总线，双向，成组使用数据总线，双向，成组使用CBCB：控制总线，单根使用控制总线，单根使用ABAB：地址总线，单向，成组使用地址总线，单向，成组使用三三总线总线
2、微处理器的主要功能微处理器的主要功能微处理器通常称为微处理器通常称为CPUCPU=运算器运算器+控制器控制器+寄存器寄存器微处理器的基本功能：微处理器的基本功能：1.算术和逻辑运算算术和逻辑运算2.保存少量数据保存少量数据3.与存储器和外设交换数据与存储器和外设交换数据4.对指令进行译码并执行指令对指令进行译码并执行指令5.提供整个系统所需要的定时与控制信号提供整个系统所需要的定时与控制信号6.响应其它部件发来的中断请求响应其它部件发来的中断请求主存主存AXBXCXDX状态寄存器状态寄存器状态寄存器状态寄存器控制逻辑控制逻辑指指指指 令令令令 寄寄寄寄 存存存存 器器器器IPBPSIDISPC
3、SDSSSES取指取指运算器运算器运算器运算器寄存器寄存器寄存器寄存器寄存器寄存器控制器控制器控制器控制器处理器处理器微处理器一般编程结构微处理器一般编程结构微处理器的主要性能指标微处理器的主要性能指标CPU推出时间推出时间字字长长（位）（位）主频主频（MHz）最大内存最大内存80861978.6165101MB（20根）根）802861982.21662516MB（24根）根）803861985.103216404GB（32根）根）804861989.432251004GBPentium1993.332604GBPentiumIV 20003275064GB（36根）根）28086微处理器微
4、处理器16位处理器位处理器16根数据线和根数据线和20根地址线根地址线可对位、字节、字、字节串、字串、可对位、字节、字、字节串、字串、BCD码码等数据类型进行处理等数据类型进行处理供电电源供电电源+5V单相时钟，时钟频率单相时钟，时钟频率5MHz80868086微处理器概况：微处理器概况：一、一、8086的编程结构的编程结构二、二、8086的存储器组成的存储器组成三、三、 8086的周期的周期四、四、 8086的引脚功能的引脚功能五、五、8086CPU的特点的特点8086CPU的编程结构的编程结构外部总线外部总线（三总线）（三总线）EUBIU6字节指令队列字节指令队列123456CSDSSSE
5、SIP内部通讯内部通讯总总线线接接口口控控制制逻逻辑辑地址加法器地址加法器20位地址位地址16位位16位位寄寄存存器器组组16位内部总线位内部总线AHALBHBLCHCLDHDLSPBPSIDIEU控控制制器器运算寄存器运算寄存器ALU标志寄存器标志寄存器16位位通通用用寄寄存存器器组组内内存存组成组成功能功能工作工作（一）（一）8086CPU的组成与功能的组成与功能1.8086CPU的组成的组成CPUEUBIU16位通用寄存器组位通用寄存器组（AX、BX、CX、DX、SP、BP、SI、DI）算术逻辑单元算术逻辑单元ALUEU控制器控制器标志寄存器标志寄存器FR段寄存器组段寄存器组（CS、DS
6、、SS、ES）指令指针指令指针IP地址加法器地址加法器指令队列指令队列总线接口控制逻辑总线接口控制逻辑2.功能功能EU：翻译和执行指令；翻译和执行指令；存放少量数据存放少量数据。BIU：从存储器中预取从存储器中预取6字节指令字节指令并排队并排队；在地址加法器中形成在地址加法器中形成20位的地址位的地址信号信号；产生总线信号产生总线信号。3.工作过程工作过程当当程序为顺序程序时，程序为顺序程序时，EU和和BIU可以不同步地并行工作。可以不同步地并行工作。遇到控制转移指令，指令队列自动清空，遇到控制转移指令，指令队列自动清空，BIU重新将另一重新将另一段指定程序的指令按顺序取到指令队列中。段指定程
7、序的指令按顺序取到指令队列中。取指取指执指执指BIU动作动作EU动作动作8086CPU的编程结构的编程结构外部总线外部总线（三总线）（三总线）EUBIU6字节指令队列字节指令队列123456CSDSSSESIP内部通讯内部通讯总总线线接接口口控控制制逻逻辑辑地址加法器地址加法器20位地址位地址16位位16位位寄寄存存器器组组16位内部总线位内部总线AHALBHBLCHCLDHDLSPBPSIDIEU控控制制器器运算寄存器运算寄存器ALU标志寄存器标志寄存器16位位通通用用寄寄存存器器组组内内存存（二）（二）CPU寄存器寄存器1通用数据寄存器：存放一般数据（可将高通用数据寄存器：存放一般数据（可
8、将高8位与低位与低8位分开独位分开独立使用）立使用）2寄存器名寄存器名隐含用法（在某些指令中）隐含用法（在某些指令中）3AX（AH，AL）累加器累加器4BX（BH，BL）基址寄存器基址寄存器5CX（CH，CL）计数器计数器6DX（DH，DL）数据寄存器数据寄存器72堆栈堆栈指针寄存器指针寄存器SP：存放堆栈栈顶的偏移地址存放堆栈栈顶的偏移地址3堆栈基址寄存器堆栈基址寄存器BP：存放堆栈的偏移地址存放堆栈的偏移地址堆栈：堆栈：存储器一个连续区域。这个区域数据的存取存储器一个连续区域。这个区域数据的存取原则为：先进后出（原则为：先进后出（FILO），），即从栈底开始存放，即从栈底开始存放，从栈顶取
9、信息。一般存放暂时不用的信息。从栈顶取信息。一般存放暂时不用的信息。栈底栈底SP始终指向栈顶始终指向栈顶栈底：栈底：堆栈的最低部堆栈的最低部栈顶：栈顶：最后放进的信息所在地址最后放进的信息所在地址SS：FFFFHFFFCH堆栈堆栈FFFEHFFFAHFFFDHFFFBHSP=FFFEH栈顶栈顶栈顶栈顶栈顶栈顶SP=FFFCHSP=FFFAH4源变址寄存器源变址寄存器SI：存放源数据串偏移地址存放源数据串偏移地址5目的变址寄存器目的变址寄存器DI：存放目的数据串偏移地址存放目的数据串偏移地址SI+1DI+1每传一个数，每传一个数，SI、DI的内容分别加的内容分别加1ES：DI源数据串源数据串DS
10、：SI目的数据串目的数据串123SI+1DI+16标志寄存器标志寄存器FR：状态标志（状态标志（由运算结果来影响由运算结果来影响）进位标志进位标志CF奇偶标志奇偶标志PF辅助进位标志辅助进位标志AF零标志零标志ZF符号标志符号标志SF溢出标志溢出标志OF=CF CP控制标志（控制标志（由程序编写时置入由程序编写时置入）方向标志方向标志DF中断标志中断标志IF跟踪标志跟踪标志TFODITSZAPC1001,10100101,10011011,11111001，1010B1011，1111B？CF=1PF=1AF=1ZF=0SF=0OF=CFCP=17指令指针指令指针IP：存放下一条要执行指令的偏
11、移地址存放下一条要执行指令的偏移地址MOV2000,ALMOVAL，34ADDAL，661000H1002H1004H1007HIPIPIP8段寄存器：段寄存器：CS、DS、SS、ES，用来存放段基值用来存放段基值二、二、8086的存储器组织的存储器组织1 . 1 . 存储器的物理地址存储器的物理地址CPU将将所所管管理理的的存存储储器器地地址址空空间间按按顺顺序序编编排排的的地地址址物物理理地地址址（实际地址）（实际地址）1M00000H00001HFFFFEHFFFFFHXXXX0H偏偏移移量量段基值段基值逻辑段逻辑段2逻辑段逻辑段1逻辑段逻辑段5逻辑段逻辑段42. 2. 逻辑段逻辑段逻辑
12、段逻辑段3分段原则：分段原则：（1）每个段最长）每个段最长64K字节，段内地址是连续的，段与字节，段内地址是连续的，段与段之间可以是连续的，也可以是分开的或重叠的。段之间可以是连续的，也可以是分开的或重叠的。（2）段的首地址必须能被）段的首地址必须能被16整除。整除。段基值：段基值：段首地址的高段首地址的高16位（无符号数）。位（无符号数）。段内偏移地址：段内偏移地址：逻辑段内任一地址单元相对于该段首地址的偏逻辑段内任一地址单元相对于该段首地址的偏移量（无符号数）。移量（无符号数）。3. 3. 逻辑地址与物理地址逻辑地址与物理地址物理地址：实际地址。物理地址：实际地址。逻辑地址：段基值：偏移地
13、址逻辑地址：段基值：偏移地址（程序中使用的（程序中使用的16位二进制地址）位二进制地址）例如：例如：3000H：2000H物理地址物理地址= =段基值段基值* *16+16+段内偏移地址段内偏移地址 任一逻辑地址可唯一的对应一个物理地任一逻辑地址可唯一的对应一个物理地址，而任一个物理地址却不一定对应一个逻址，而任一个物理地址却不一定对应一个逻辑地址。辑地址。段段基值基值偏移地址偏移地址20位物理地址位物理地址加法器加法器移位器移移位器移4位位XXXX0H段段寄存器：寄存器：CS：存放正在被访问的代码段的段基值存放正在被访问的代码段的段基值DS：存放正在被访问的数据段的段基值存放正在被访问的数据
14、段的段基值SS：存放正在被访问的堆栈段的段基值存放正在被访问的堆栈段的段基值ES：存放正在被访问的附加段的段基值存放正在被访问的附加段的段基值信息按种类分段存放：信息按种类分段存放：程序信息放在代码段中；数据信息放在数据段或附加段中；程序信息放在代码段中；数据信息放在数据段或附加段中；堆栈信息放在堆栈段中堆栈信息放在堆栈段中段段寄存器与约定寄存器组合指向存储单元的示意寄存器与约定寄存器组合指向存储单元的示意CS16+IPDS16+BX（SI、DI）SS16+SP（BP）代码段数据段堆栈段4. 80864. 8086的存储器结构的存储器结构（1）按字节组织（一个单元存放一个字节）按字节组织（一个
15、单元存放一个字节）字的存放字的存放,低低8位在前位在前,高高8位在后位在后,连续存放连续存放低低8位在位在偶地址偶地址称为字对准存放称为字对准存放低低8位在位在奇地址奇地址称为字不对准存放称为字不对准存放（2）8086存储器分体存储器分体1M内存分为内存分为512K两个存储体两个存储体一个为偶存储器一个为偶存储器(存放低位字节存放低位字节),另一个为奇存储器另一个为奇存储器).三、三、8086的周期的周期时钟周期：时钟周期：CPU的基本时间周期，它由计算机的基本时间周期，它由计算机主频决定主频决定总线周期：总线周期：CPU对内存或对内存或I/O接口进行一次读接口进行一次读/写的写的操作称做执行
16、一个总线周期操作称做执行一个总线周期一个总线周期一个总线周期4TW状态，状态，四、四、8086的引脚功能的引脚功能8088GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)A
17、LE(QS0)INTA(QS1)TESTREADYRESET80861 401 402 392 393 383 384 374 375 365 366 356 357 347 348 338 339 329 3210 3110 3111 3011 3012 2912 2913 2813 2814 2714 2715 2615 2616 2516 2517 2417 2418 2318 2319 2219 2220 2120 21VCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO
18、(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1 401 402 392 393 383 384 374 375 365 366 356 357 347 348 338 339 329 3210 3110 3111 3011 3012 2912 2913 2813 2814 2714 2715 2615 2616 2516 2517 2417 2418 2318 2319 2219 2220 2120 21（一）（一）8086/8088的工作模式的工作模式最大工作模式最大工作模式：多多CPU工作工作,MN/MX=0最小工作模式最小工作模式：
19、单单CPU,MN/MX=+5V（二）引脚复用技术二）引脚复用技术1.采用分时复用，即同有引脚在同一总线周期的不同时钟周期内采用分时复用，即同有引脚在同一总线周期的不同时钟周期内其功能不同其功能不同;2.根据工作模式定义引脚功能，同一根引脚在最小模式和最大模根据工作模式定义引脚功能，同一根引脚在最小模式和最大模式下输出不同的信号。式下输出不同的信号。（三）引脚功能（最小模式）（三）引脚功能（最小模式）1.AD15 AD0(16条条)地址地址/数据复用线数据复用线双向双向T1时作为地址线时作为地址线T2 T3时作为数据线时作为数据线AD0AD152.AD19 AD16/S6 S3地址地址/状态复用
20、线状态复用线输出输出三态三态T1时时为地址线为地址线A19 A16T2 T3时时为状态线为状态线S6 S33.BHE/S7数据高数据高8位允许位允许/状态状态输出输出三态三态T1:BHE高高8位允许信号线位允许信号线BHE往往与往往与A0相组合使用相组合使用T2 T3:S78086未用未用4.ALE地址锁存允许地址锁存允许输出输出三态三态T1:ALE=1表明表明AD总线上是地址信号总线上是地址信号.5.DEN数据允许信号数据允许信号输出输出T2 T3DEN=0AD总线上是数据信号总线上是数据信号6.DT/R数据发送数据发送/接收控制信号接收控制信号输出输出三态三态DT/R=1接收接收（0发送）
21、发送）10.READY准备就绪信号准备就绪信号输入输入由外部发出由外部发出,表示表示CPU访问的存储器或访问的存储器或I/O端口已为传送做好准备端口已为传送做好准备READY=1准备就绪准备就绪（0CPU插入等待周期插入等待周期Tw）11.INTR中断请求中断请求输入输入电平触发电平触发12.INTA中断响应信号中断响应信号输出输出13.NMI不可屏蔽中断请求信号不可屏蔽中断请求信号输入输入14.HOLD总线请求信号总线请求信号输入输入当有其它共享总线的主控设备向CPU请求使用总线15.HLDA总线响应信号总线响应信号输出输出例例:DMA 16.RESET复位信号复位信号输入输入RESET至少
22、要维持至少要维持4个个T的高电平才有效的高电平才有效.CPUCPU复复 位位 操操 作作 为为 ： 对对 FRFR、 IPIP、 DSDS、 ESES、 SSSS及及 指指 令令 队队 列列 清清 零零 , , CS=FFFFHCS=FFFFH。17.测试信号测试信号TEST，输入输入当当CPU执执行行WAIT指指令令时时,每每隔隔5个个时时钟钟周周期期,TEST进进行行一一次次测测试试,若若TEST测测试试无无效效,则则CPU处处于于踏踏步步等等待待状状态态,直直到到有有效效,CPU才继续执行下一条指令才继续执行下一条指令.18.MN/MX工作模式选择信号工作模式选择信号MN/MX=1最小最
23、小（最大）最大）五、五、8086CPU的特点的特点：1. 设计了指令队列，设计了指令队列，EU与与BIU的工作既相互独立又相的工作既相互独立又相互配合，提高了互配合，提高了CPU的工作效率。的工作效率。2.存储器采用地址分段管理和奇偶分体连接组织结构，存储器采用地址分段管理和奇偶分体连接组织结构，使：使：3.1）指令紧凑；）指令紧凑；4.2）为程序浮动装配创造了条件；）为程序浮动装配创造了条件；5.3）可灵活访问字或字节。）可灵活访问字或字节。6.3.采用引脚的复用技术，使芯片引脚数量大为减少，采用引脚的复用技术，使芯片引脚数量大为减少，从而减小了芯片的体积。从而减小了芯片的体积。38086系
24、统配置系统配置最最小小系系统统配配置置最大系统配置48086微处理器的操作和时序微处理器的操作和时序8086为为了了完完成成自自身身的的功功能能，需需要要执执行行各各种种操操作作。8086CPU的主要操作有的主要操作有系统的复位和启动操作；系统的复位和启动操作；暂停操作；暂停操作；总线操作；总线操作；中断操作；中断操作；最小模式下的总线保持；最小模式下的总线保持；最大模式下的总线请求允许。最大模式下的总线请求允许。复位操作复位操作最小模式读操作最小模式读操作最小模式写操作最小模式写操作最大模式读操作最大模式读操作最大模式写操作最大模式写操作5Intel高档微处理器高档微处理器流水线技术流水线技
25、术存储器管理技术存储器管理技术引脚复用技术引脚复用技术指令预取指令预取第一指令第一指令译码译码第二指令第二指令译码译码第二指令第二指令译码译码执行指令执行指令回写回写执行指令执行指令回写回写段段选择子选择子偏移地址偏移地址段描述子段描述子线性地址线性地址物理地址物理地址目录目录表表偏移量偏移量页页目录目录逻辑地址逻辑地址页表页表分段分段分页分页本章小结本章小结8086CPU8086CPU的的编程结构编程结构8086CPU8086CPU的的系统配置系统配置8086CPU8086CPU的的操作时序操作时序掌握编程结构、存储器组织，熟记掌握编程结构、存储器组织，熟记寄存器寄存器建立周期、最小、最大系
26、统概念，建立周期、最小、最大系统概念，理解三总线的形成理解三总线的形成了解时序，能够分析最小系统的读、了解时序，能够分析最小系统的读、写总线周期时序写总线周期时序作业作业1.简述8086CPU的构成与工作过程2.计算34-89，该运算结束后，FR中状态位分别为什么？3.8086CPU为什么要分段，怎样分段？若现有CS=434EH, DS=12A6H, ES=12A6H, SS=01A6H , IP=01A6H , SP=100H, SI=2000H, DI=5000H,按如下要求计算物理地址并示意出相对位置。 (1)求当前段的段首和段末地址（设每段64K); (2)若下一条指令为数据串传送指令
27、，且DF=0,下一条指令的地址，源数据串的首地址，目的数据串的首地址； (3) 堆栈栈顶指针的地址4. 4. 什么是什么是8086CPU8086CPU的最小和最大工作系统。的最小和最大工作系统。5.5.什么是什么是80868086的时钟周期和总线周期，它们之间有什么关系的时钟周期和总线周期，它们之间有什么关系? ?6.6.8086CPU8086CPU读读/ /写存储器或写存储器或I/OI/O接口，用什么控制信号线区别？接口，用什么控制信号线区别？7.7.8086CPU8086CPU为什么要将存储器进行奇偶分体？为什么要将存储器进行奇偶分体？8.8.为什么在为什么在8086CPU8086CPU微机系统中地址总线要用地址锁存器产生微机系统中地址总线要用地址锁存器产生? ?9.9.当接到当接到RESETRESET信号时，信号时， 8086CPU8086CPU进行了说明操作？进行了说明操作？10.10.10. 10. 请将如下的数据顺序存放到数据段请将如下的数据顺序存放到数据段2000H2000H开始的地址单开始的地址单元中。元中。41H41H，43H43H，1342H1342H，39H39H，45AEH45AEH，95H95H，0FDC9A56H0FDC9A56H，说明哪些是字对准存放，哪些是字不对准存放。，说明哪些是字对准存放，哪些是字不对准存放。
