最新半导体集成电路第1章PPT课件

上传人:鲁** 文档编号:570200260 上传时间:2024-08-02 格式:PPT 页数:41 大小:604.50KB
返回 下载 相关 举报
最新半导体集成电路第1章PPT课件_第1页
第1页 / 共41页
最新半导体集成电路第1章PPT课件_第2页
第2页 / 共41页
最新半导体集成电路第1章PPT课件_第3页
第3页 / 共41页
最新半导体集成电路第1章PPT课件_第4页
第4页 / 共41页
最新半导体集成电路第1章PPT课件_第5页
第5页 / 共41页
点击查看更多>>
资源描述

《最新半导体集成电路第1章PPT课件》由会员分享,可在线阅读,更多相关《最新半导体集成电路第1章PPT课件(41页珍藏版)》请在金锄头文库上搜索。

1、半导体集成电路第半导体集成电路第1 1章章内容提要内容提要1.1.集成电路的基本概念、历史、发展集成电路的基本概念、历史、发展2.2.集成电路中的元器件结构集成电路中的元器件结构3.E3.EM M模型模型4.4.有源寄生效应及对策有源寄生效应及对策5.5.无源寄生效应无源寄生效应6.6.集成电路中的晶体管模型集成电路中的晶体管模型其中其中其中其中r r r rc2c2c2c2的截面积小,长度长,在的截面积小,长度长,在的截面积小,长度长,在的截面积小,长度长,在r r r rcscscscs中占有主要地中占有主要地中占有主要地中占有主要地位,欲减小的位,欲减小的位,欲减小的位,欲减小的r r

2、r rcscscscs,则主要应减小,则主要应减小,则主要应减小,则主要应减小r r r rc2c2c2c2。在在在在ICICICIC制造过程引入隐埋工艺,在淀积外延层之前,制造过程引入隐埋工艺,在淀积外延层之前,制造过程引入隐埋工艺,在淀积外延层之前,制造过程引入隐埋工艺,在淀积外延层之前,在制造晶体管的位置上,预先对衬底进行高掺杂在制造晶体管的位置上,预先对衬底进行高掺杂在制造晶体管的位置上,预先对衬底进行高掺杂在制造晶体管的位置上,预先对衬底进行高掺杂的的的的n+n+n+n+扩散,以作为集电极的电流通道,这一工艺扩散,以作为集电极的电流通道,这一工艺扩散,以作为集电极的电流通道,这一工艺

3、扩散,以作为集电极的电流通道,这一工艺过程称隐埋工艺,相应的过程称隐埋工艺,相应的过程称隐埋工艺,相应的过程称隐埋工艺,相应的n+n+n+n+区域称隐埋层。区域称隐埋层。区域称隐埋层。区域称隐埋层。加隐埋层后,加隐埋层后,加隐埋层后,加隐埋层后,r r r rcscscscs在在在在2060206020602060之间,取决于晶体之间,取决于晶体之间,取决于晶体之间,取决于晶体管的面积。管的面积。管的面积。管的面积。3、典型的、典型的TTL工艺过程工艺过程1-2:IC中的晶体管及其有源中的晶体管及其有源寄生效应寄生效应 从前面的分析可知,从前面的分析可知,IC中的晶体管是中的晶体管是一个四层三

4、结结构。存在有源寄生效应。一个四层三结结构。存在有源寄生效应。准确地分析其特性需处理大量的非线性问准确地分析其特性需处理大量的非线性问题,非常困难,因此我们假定器件为一维题,非常困难,因此我们假定器件为一维结构,并引入大量的近似讨论其直流特性。结构,并引入大量的近似讨论其直流特性。为此我们从简单的为此我们从简单的PN结入手。引出埃伯斯结入手。引出埃伯斯-摩尔模型(摩尔模型(Ebers-Moll)一、理想的一、理想的PN结二极管结二极管克莱定理:克莱定理: 其中其中 : 1.数学近似数学近似: V 2.3VT 时时 : V0 0 ,V VBCBC 0 0, V VSCSC 0 0寄生晶体管截寄生

5、晶体管截寄生晶体管截寄生晶体管截止,对止,对止,对止,对NPNNPN管基本无影响。管基本无影响。管基本无影响。管基本无影响。与普通与普通与普通与普通NPNNPN管比较,仅增加了管比较,仅增加了管比较,仅增加了管比较,仅增加了I IB B、I IC C的反向漏电的反向漏电的反向漏电的反向漏电流,同时增加了一项衬底电流,电路功耗增加。流,同时增加了一项衬底电流,电路功耗增加。流,同时增加了一项衬底电流,电路功耗增加。流,同时增加了一项衬底电流,电路功耗增加。 2. NPN2. NPN管截止管截止管截止管截止 此时,此时,此时,此时,V VBEBE0 0 ,V VBCBC 0 0, V VSCSC

6、0 0,寄生,寄生,寄生,寄生晶体管截止,晶体管截止,晶体管截止,晶体管截止,I IE E反向电流不变,反向电流不变,反向电流不变,反向电流不变,I IB B、I IC C中增加中增加中增加中增加了衬底漏电流了衬底漏电流了衬底漏电流了衬底漏电流I IS S。 普通普通普通普通NPNNPN管管管管 IC IC中的中的中的中的NPNNPN管管管管 关断电流增大关断电流增大关断电流增大关断电流增大100100倍,且整个电路增加了衬倍,且整个电路增加了衬倍,且整个电路增加了衬倍,且整个电路增加了衬底漏电流。功耗增大底漏电流。功耗增大底漏电流。功耗增大底漏电流。功耗增大 ,温度稳定性差,温度稳定性差,温

7、度稳定性差,温度稳定性差 3. NPN 3. NPN 3. NPN 3. NPN管反向运用:管反向运用:管反向运用:管反向运用: 此时,此时,此时,此时,V V V VBEBEBEBE0 0 0 0 0 0 0, V V V VSCSCSCSC 0 0 0 0 0 0 0 ,V V V VBCBCBCBC 0 0 0 0, V V V VSCSCSCSC 0 0 0 0。 在双极型数字电路中,一般都只使用一个在双极型数字电路中,一般都只使用一个在双极型数字电路中,一般都只使用一个在双极型数字电路中,一般都只使用一个正电源,则衬底接地,考虑一个射极接地的晶体正电源,则衬底接地,考虑一个射极接地的

8、晶体正电源,则衬底接地,考虑一个射极接地的晶体正电源,则衬底接地,考虑一个射极接地的晶体管管管管S (Cp)pn+pnBn (Ep)EC (Bp)又将将将将V VBCBC,V VSCSC的关系代入,整理后:的关系代入,整理后:的关系代入,整理后:的关系代入,整理后:此时的此时的此时的此时的V VCECE即即即即V VCESCES 引入饱和度引入饱和度引入饱和度引入饱和度极度饱和时极度饱和时极度饱和时极度饱和时 而对三层结构极度饱和时而对三层结构极度饱和时故:寄生故:寄生PNPPNP管使饱和压降下降。管使饱和压降下降。物理意义:集电极电流被衬底结漏电流分流下降,物理意义:集电极电流被衬底结漏电流

9、分流下降,故故V Vcesces下降。下降。此时衬底漏电流较大:此时衬底漏电流较大:均反比于均反比于IsIs,故应降低。,故应降低。 当 时,时,各项比值小于各项比值小于1。五、降低有源寄生效应的办法五、降低有源寄生效应的办法综上所述,寄生综上所述,寄生综上所述,寄生综上所述,寄生PNPPNP管的影响主要是增加漏电流,管的影响主要是增加漏电流,管的影响主要是增加漏电流,管的影响主要是增加漏电流,影响隔离效果。影响隔离效果。影响隔离效果。影响隔离效果。考察衬底漏电流的情况:考察衬底漏电流的情况:考察衬底漏电流的情况:考察衬底漏电流的情况:当当当当NPNNPN管正向有源或截止时管正向有源或截止时管

10、正向有源或截止时管正向有源或截止时I IS S= =I ISS SS 可通过减小衬底截面积和选择有关材料的电阻率可通过减小衬底截面积和选择有关材料的电阻率可通过减小衬底截面积和选择有关材料的电阻率可通过减小衬底截面积和选择有关材料的电阻率调整。调整。调整。调整。当当当当NPNNPN管工作于反向或饱和时管工作于反向或饱和时管工作于反向或饱和时管工作于反向或饱和时这部份电流很大,唯一的途径是减小这部份电流很大,唯一的途径是减小这部份电流很大,唯一的途径是减小这部份电流很大,唯一的途径是减小 SFSF,目前主,目前主,目前主,目前主要的措施有掺金及设置隐埋层。要的措施有掺金及设置隐埋层。要的措施有掺

11、金及设置隐埋层。要的措施有掺金及设置隐埋层。1、隐埋层、隐埋层设置隐埋层对设置隐埋层对设置隐埋层对设置隐埋层对PNPPNPPNPPNP管的影响主要有三方面:管的影响主要有三方面:管的影响主要有三方面:管的影响主要有三方面: 首先:加大了寄生首先:加大了寄生首先:加大了寄生首先:加大了寄生PNPPNPPNPPNP管的基区宽度,从这管的基区宽度,从这管的基区宽度,从这管的基区宽度,从这一点考虑埋层必须有足够大的区域(超过一点考虑埋层必须有足够大的区域(超过一点考虑埋层必须有足够大的区域(超过一点考虑埋层必须有足够大的区域(超过npnnpnnpnnpn管基管基管基管基区)区)区)区) 其次:增加了其

12、次:增加了其次:增加了其次:增加了NPNNPNNPNNPN管基区浓度,减小了注入管基区浓度,减小了注入管基区浓度,减小了注入管基区浓度,减小了注入效率效率效率效率 第三:埋层杂质上推,杂质电离后,成为第三:埋层杂质上推,杂质电离后,成为第三:埋层杂质上推,杂质电离后,成为第三:埋层杂质上推,杂质电离后,成为具有一定分布的电离中心,这一电离中心的分布具有一定分布的电离中心,这一电离中心的分布具有一定分布的电离中心,这一电离中心的分布具有一定分布的电离中心,这一电离中心的分布形成一个向上的电场,阻碍形成一个向上的电场,阻碍形成一个向上的电场,阻碍形成一个向上的电场,阻碍PNPPNPPNPPNP管基

13、区内少子的运管基区内少子的运管基区内少子的运管基区内少子的运动。动。动。动。 加埋层后,加埋层后,加埋层后,加埋层后, 可降至可降至可降至可降至1 13 3。2、掺金、掺金 金在半导体内形成有效复合中心,可显著降低金在半导体内形成有效复合中心,可显著降低金在半导体内形成有效复合中心,可显著降低金在半导体内形成有效复合中心,可显著降低载子寿命,掺金于载子寿命,掺金于载子寿命,掺金于载子寿命,掺金于PNPPNP管基区内,可使管基区内,可使管基区内,可使管基区内,可使 SFSF0.010.01。需说明的是需说明的是需说明的是需说明的是: : a a、掺金浓度不宜太高,否则会使半导体一材、掺金浓度不宜

14、太高,否则会使半导体一材、掺金浓度不宜太高,否则会使半导体一材、掺金浓度不宜太高,否则会使半导体一材料的电阻率上升(类似于杂质补偿)料的电阻率上升(类似于杂质补偿)料的电阻率上升(类似于杂质补偿)料的电阻率上升(类似于杂质补偿) b b、掺金对、掺金对、掺金对、掺金对NPNNPN管和管和管和管和PNPPNP管的影响不一样管的影响不一样管的影响不一样管的影响不一样例如例如: 此时此时: P型基区内电子寿命型基区内电子寿命 N型基区内空穴寿命型基区内空穴寿命 因此掺金后,尽量因此掺金后,尽量Au可能扩散至整个可能扩散至整个芯片内,但芯片内,但NPN管的管的值仍可控制在数字电值仍可控制在数字电路晶体

15、的合理范围内路晶体的合理范围内 =15 301-31-3:ICIC中晶体管的无源寄生效应中晶体管的无源寄生效应 四层三结结构晶体管四层三结结构晶体管四层三结结构晶体管四层三结结构晶体管E-ME-M模型描述了有源寄模型描述了有源寄模型描述了有源寄模型描述了有源寄生效应,实际上晶体管中还存在电荷存贮效应生效应,实际上晶体管中还存在电荷存贮效应生效应,实际上晶体管中还存在电荷存贮效应生效应,实际上晶体管中还存在电荷存贮效应(以电容表征)和欧姆体电阻(以电阻表征),(以电容表征)和欧姆体电阻(以电阻表征),(以电容表征)和欧姆体电阻(以电阻表征),(以电容表征)和欧姆体电阻(以电阻表征),这些以无源元

16、件等效应称无源寄生效应。这些以无源元件等效应称无源寄生效应。这些以无源元件等效应称无源寄生效应。这些以无源元件等效应称无源寄生效应。 由于实际晶体管为三维结构,且存在发射极由于实际晶体管为三维结构,且存在发射极由于实际晶体管为三维结构,且存在发射极由于实际晶体管为三维结构,且存在发射极电流集边效应,基区电导调制效应,有效基区扩电流集边效应,基区电导调制效应,有效基区扩电流集边效应,基区电导调制效应,有效基区扩电流集边效应,基区电导调制效应,有效基区扩展效应等,精确描述无源寄生效应非常困难,只展效应等,精确描述无源寄生效应非常困难,只展效应等,精确描述无源寄生效应非常困难,只展效应等,精确描述无

17、源寄生效应非常困难,只能通过大量的近似获得粗略的结果。能通过大量的近似获得粗略的结果。能通过大量的近似获得粗略的结果。能通过大量的近似获得粗略的结果。 描述无源寄生效应的典型的晶体管结构如下描述无源寄生效应的典型的晶体管结构如下描述无源寄生效应的典型的晶体管结构如下描述无源寄生效应的典型的晶体管结构如下CjsCjcCjsCjsCjeRc2P Rc3 Rc1CEnn+B1 1、发射极串连电阻:、发射极串连电阻:、发射极串连电阻:、发射极串连电阻: Rc Rc欧姆接触系数欧姆接触系数欧姆接触系数欧姆接触系数 量纲量纲量纲量纲 , Se Se 发射极接触孔面积。发射极接触孔面积。发射极接触孔面积。发

18、射极接触孔面积。 对对对对 硅接触:硅接触:硅接触:硅接触: 一般一般一般一般一、寄生电阻一、寄生电阻2、集电极串连电阻:、集电极串连电阻: 典型值典型值 2060 计算方法见计算方法见晶晶体管原理体管原理3、基区电阻、基区电阻r b 典型值典型值 100200 计算方法见计算方法见晶体管原理晶体管原理1 1、势垒电容、势垒电容、势垒电容、势垒电容 PN PN结压降发生变化时,空间电荷区发生变化结压降发生变化时,空间电荷区发生变化结压降发生变化时,空间电荷区发生变化结压降发生变化时,空间电荷区发生变化2 2、扩散电容、扩散电容、扩散电容、扩散电容C CD D PN PN正偏时,正偏时,正偏时,

19、正偏时,PNPN结两侧少数载流子积累,发生在结两侧少数载流子积累,发生在结两侧少数载流子积累,发生在结两侧少数载流子积累,发生在少子扩散区,故称扩散电容。少子扩散区,故称扩散电容。少子扩散区,故称扩散电容。少子扩散区,故称扩散电容。3 3、延伸引线电容、延伸引线电容、延伸引线电容、延伸引线电容铝电极面积总量是大于接触孔面积,于是延伸电铝电极面积总量是大于接触孔面积,于是延伸电铝电极面积总量是大于接触孔面积,于是延伸电铝电极面积总量是大于接触孔面积,于是延伸电极通过氧化膜与其下的半导体形成极通过氧化膜与其下的半导体形成极通过氧化膜与其下的半导体形成极通过氧化膜与其下的半导体形成MOSMOS电容,

20、一电容,一电容,一电容,一般小于般小于般小于般小于C Cj j、C CD D,仅在高速电路中需要考虑。,仅在高速电路中需要考虑。,仅在高速电路中需要考虑。,仅在高速电路中需要考虑。二、寄生电容二、寄生电容 三、三、ICIC中晶体管的等效模型中晶体管的等效模型 在数字电路中,采用掺金及隐埋工艺,在数字电路中,采用掺金及隐埋工艺,在数字电路中,采用掺金及隐埋工艺,在数字电路中,采用掺金及隐埋工艺,使寄生使寄生使寄生使寄生PNPPNPPNPPNP管退化到可以忽略的程度,这时晶体管退化到可以忽略的程度,这时晶体管退化到可以忽略的程度,这时晶体管退化到可以忽略的程度,这时晶体管等效模型如下管等效模型如下管等效模型如下管等效模型如下 结束语结束语谢谢大家聆听!谢谢大家聆听!41

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 医学/心理学 > 基础医学

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号