《《计算机电路基础》第10章：触发器和时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《《计算机电路基础》第10章：触发器和时序逻辑电路.ppt（81页珍藏版）》请在金锄头文库上搜索。
1、http:/ 触发器和时序逻辑电路触发器和时序逻辑电路(时间时间: 3次课次课 6学时学时) http:/ 触发器和时序逻辑电路触发器和时序逻辑电路10.1 触发器触发器10.2 计数器计数器10.3 寄存器寄存器10.4 脉冲波形的产生与变换脉冲波形的产生与变换10.5 555定时器及应用定时器及应用http:/ 掌握掌握RS触发器、主从触发器、主从RS触发器、触发器、D触发器、触发器、JK触发器触发器的逻辑功能；的逻辑功能；(2) 理解计数器和寄存器的工作原理；理解计数器和寄存器的工作原理；(3) 掌握施密特触发器的工作原理；掌握施密特触发器的工作原理；(4) 了解了解555定时器的工作原
2、理和应用。定时器的工作原理和应用。http:/ 触触 发发 器器 触发器的分类触发器的分类:按逻辑功能按逻辑功能: RS触发器、触发器、JK触发器、触发器、T(T)触发器、触发器、D触发器等；触发器等；按其稳定工作状态按其稳定工作状态; 双稳态触发器、单稳态触发器、无稳态双稳态触发器、单稳态触发器、无稳态 (多谐振荡器多谐振荡器)等。等。10.1.1 10.1.1 基本基本RSRS触发器触发器 1. 1. 基本基本RSRS触发器组成触发器组成: : 1). 1).由两个与非门构成如下图由两个与非门构成如下图10.1(a) .10.1(a) .基本基本RSRS触发器的逻辑符号如下图触发器的逻辑符
3、号如下图10.1(b)10.1(b)所示，所示，其中其中 输入端引线靠近方框的小圆圈表示负脉冲有效。输入端引线靠近方框的小圆圈表示负脉冲有效。 http:/ 10.12)触发器状态触发器状态http:/ : 表表10.110.1 4. 4.基本基本RSRS触发器的工作波形如下图触发器的工作波形如下图10.210.2所示所示. .http:/ 5.应用应用. 图图10.3 -4位二进制数码寄存器。位二进制数码寄存器。 有两个控制信号：有两个控制信号：清零信号清零信号CR低电平有效低电平有效;置数控制信号置数控制信号LD高电平有效。高电平有效。 D0D3为二进制数码为二进制数码, 从从Q0Q3寄存
4、器输出。寄存器输出。 CR加低电平，寄存器加低电平，寄存器Q端置端置0，则则CR处于高电平。处于高电平。置置数数时时，置置数数控控制制信信号号LD给给高高电电平平，接接收收D0D3二二进进制制数数码码并并使使基基本本RS触发器做相应的翻转。触发器做相应的翻转。http:/ 同步触发器要求触发器按一个信号同时动作，这个信号称为同步信号要求触发器按一个信号同时动作，这个信号称为同步信号.同步信号是受外加的时钟脉冲同步信号是受外加的时钟脉冲CP控制。控制。触发器的状态何时发生翻转，是受时钟脉冲触发器的状态何时发生翻转，是受时钟脉冲CP的控制，的控制，而翻转成何种状态，则取决于各自触发器的输入信号。而
5、翻转成何种状态，则取决于各自触发器的输入信号。 受时钟控制同步工作的触发器，称为同步触发器受时钟控制同步工作的触发器，称为同步触发器.1.1.同步同步RSRS触发器触发器 (1)电路组成与符号电路组成与符号电路如图电路如图10.4(a)、逻辑符号图逻辑符号图10.4(b)所示。所示。同步同步RS触发器由与非门触发器由与非门G1和和G2组成基本组成基本RS触发器，触发器，由由G3和和G4组成输入的控制门电路，组成输入的控制门电路，输入信号输入信号R和和S均为高电平有效。均为高电平有效。http:/ 10.4http:/ 逻辑表达式逻辑表达式:从电路逻辑图中写出逻辑表达式从电路逻辑图中写出逻辑表达
6、式:式中，等号右边的式中，等号右边的Q和左边的和左边的Q其含意是不同的。其含意是不同的。等号右边的等号右边的Q表明在每一个同步脉冲来表明在每一个同步脉冲来之前之前触发器的状态触发器的状态; 等号左边的等号左边的Q则表明在每一个同步脉冲来则表明在每一个同步脉冲来之后之后触发器新的状态。触发器新的状态。为了区分两者，前者为了区分两者，前者Q用用Qn表示，称为触发器现态；表示，称为触发器现态； 后者后者Q用用Qn+1表示，称为次态。表示，称为次态。http:/ 同步同步RSRS触发器的触发器的状态如表状态如表10.310.3所示，所示，工作波形如图工作波形如图10.510.5所示。所示。 http:
7、/ 电路的组成电路的组成 和符号和符号(2)(2)工作原理工作原理分析可知，同步脉冲分析可知，同步脉冲CP把输把输入端入端D的状态传送到输出端的状态传送到输出端Q。http:/ (3)列出同步列出同步D触发器的状态转换真值表，如表触发器的状态转换真值表，如表10.4所示。所示。 http:/ 10.1.3 主从触发器主从触发器 1.主从主从RS触发器触发器 (1)主从主从RS触发器组成触发器组成 右图右图10.10:10.10:由两个同步由两个同步RSRS触发器组成。触发器组成。G5G8G5G8门构成主触发器，门构成主触发器，G1G4G1G4门构成从触发器，门构成从触发器，CPCP直直接接加加
8、到到主主触触发发器器，同同步步的的时时钟钟脉脉冲冲经经过过G G9 9非非门门后后，加加到到从从触触发发器器，两两个个触触发发器器的的脉脉冲冲是是互补的。互补的。 图图 10.10http:/ (2).工作原理工作原理由此可知：在由此可知：在CP=1的期间，主触发器仅接收的期间，主触发器仅接收R和和S输入信号，置成相应的输入信号，置成相应的状态，从状态，从RS触发器状态不变。触发器状态不变。只有当只有当CP出现负脉冲出现负脉冲(下降沿下降沿)到来时，从触发器按照主触发器的状到来时，从触发器按照主触发器的状态，输出端做相应翻转。这样的触发翻转称为态，输出端做相应翻转。这样的触发翻转称为下降沿触发
9、。下降沿触发。http:/ (3).主从主从RS触发器的工作的波形如下图触发器的工作的波形如下图(a),逻辑符号如下图逻辑符号如下图(b)。http:/ http:/ CP接接在在主主触触发发器器，CP取取反反后后加加到到触触发器。发器。 输入端输入端J 称为置位端，称为置位端， K 称为复位端。称为复位端。(1)工作原理工作原理触发器的工作过程四种情况触发器的工作过程四种情况:图图 10.12http:/ 10.12http:/ 10.12http:/ 主从主从JK触发器在触发器在J=K=1时的工作波形，如图时的工作波形，如图10.13所示。所示。http:/ 逻辑状态表http:/ 10.
10、2 计计 数数 器器记忆脉冲个数叫计数，实现计数操作的电路称为计数器。记忆脉冲个数叫计数，实现计数操作的电路称为计数器。计数器还可以进行定时、分频和产生脉冲序列等。计数器还可以进行定时、分频和产生脉冲序列等。计数器的种类：计数器的种类：按照时钟输入方式，可分为同步计数器和异步计数器；按照时钟输入方式，可分为同步计数器和异步计数器；按照计数方式，可分为加法、减法和可逆计数器；按照计数方式，可分为加法、减法和可逆计数器；按照计数长度，可分为二进制、十进制和按照计数长度，可分为二进制、十进制和N N进制计数器。进制计数器。1.同步二进制加法计数器1)电路结构电路结构 当当J=K=1时时，主主从从JK
11、触触发发器器具具有有计计数数功功能能。每每一一个个主主从从JK触触发发器器可可以以计计一一位位二二进进制制数数，因因此此若若用用4个个JK触触发发器器，可可以以对对16个个脉脉冲冲进进行行计计数数。图图10.15中中是是一一个个同同步步4位位二二进进制制加加法法计计数器电路。数器电路。http:/ = CP1 = CP2 = CP3 = CPn各个触发器的驱动信号分别为各个触发器的驱动信号分别为(称为电路的驱动方程称为电路的驱动方程)nJ0 = K0 =1 J1 = K1 = Q0nJ2 = K2 = Q0 Q1 J3 = K3 = Q0 Q1 Q2 (10-9)CP图图10.15http:/
12、 http:/ ,称称为为同同步步加加法法计计数数器器。图图10.1610.16为该电路计数器的时序。为该电路计数器的时序。http:/ 对对于于每每一一个个计计数数脉脉冲冲CP，都都是是从从最最低低位位的的触触发发器器开开始始翻翻转转一一次次，而而高高位位的的触触发发器器要要在在它它相相邻邻低低位位触触发发器器从从“1”翻翻转转为为“0”时时才才翻翻转转。触触发发器器状状态态的的翻翻转转是是从从低低位向高位有先有后的，所以称为异步。位向高位有先有后的，所以称为异步。 如如果果从从每每位位的的输输出出端端Q作作为为信信号号引引出出，不不难难看看出出触触发发器器的的输输出出(Q0Q3)分分别别是
13、是其其输输入入脉脉冲冲信信号号频频率率的的2分分频频、4分分频频、8分分频频、16分分频频。因因此此，可可以以利利用用电电路路结结构构，实实现现分分频功能。频功能。http:/ 十进制计数器常常用用的的是是8421编编码码十十进进制制计计数数器器，用用4个个JK触触发发器器来来实实现现，形形成成16种种状态，取其中状态，取其中10种种(00001001)表示表示09数字，而对数字，而对10101111弃之不用。弃之不用。 1. 图图10.18所所示示为为一一个个8421码码的的同同步步十十进进制制计计数数器器。电电路路中中4个个JK触触发发器器，直直接接使使用用置置0端端清清零零，计计数数脉脉
14、冲冲加加在在所所有有触触发发器器的的CP输输入入端端，计计数数数数码码由由各触发器的各触发器的(Q0Q3)端输出。端输出。触发器的时钟方程为触发器的时钟方程为CP0 = CP1 = CP2 = CP3 = CP图图10.18http:/ http:/ Q1n Q0n = 0000开开始始，依依次次代代入入式式(10-13)进进行行计计算算，得得出出同步十进制计数器的状态转移表如表同步十进制计数器的状态转移表如表10.8所示。所示。http:/ http:/ 集成计数器: 以以74LS161474LS1614位二进制加法计数器为例说明其功能和典型应用。位二进制加法计数器为例说明其功能和典型应用。
15、一一. . 74LS161 74LS161集成电路管脚图集成电路管脚图: :下图下图10.2010.20所示所示http:/ .逻辑电路图逻辑电路图: :图图10.2110.21。http:/ 寄寄 存存 器器寄存器主要是由触发器组成，一个触发器可以存放一位二进制代码，寄存器主要是由触发器组成，一个触发器可以存放一位二进制代码，所以要存放所以要存放n n位二进制代码，寄存器就需要用位二进制代码，寄存器就需要用n n个触发器。个触发器。寄存器常分为寄存器常分为: :数码寄存器和移位寄存器。数码寄存器和移位寄存器。10.3.1 数码寄存器数码寄存器只具有接收数码和清除原有数码的功能。数码寄存器只具
16、有接收数码和清除原有数码的功能。图图10.2310.23是是74LS17574LS175的逻辑电路图的逻辑电路图: : - - 由由4 4个个D D触发器组成的触发器组成的4 4位数码寄存器。位数码寄存器。在寄存数码前，必须先复位在寄存数码前，必须先复位( (清零清零) )，使四个，使四个D D触发器全处于触发器全处于0 0态。态。 在在CPCP接收脉冲上升沿作用下，接收脉冲上升沿作用下，D D0 0、D D 1 1、D D 2 2和和D D 3 3数据被并行数据被并行 存入寄存器。寄存的数据从存入寄存器。寄存的数据从Q Q0 0、Q Q1 1、Q Q2 2和和Q Q3 3上并行输出。上并行输
17、出。http:/ 10.3.2 移位寄存器移位寄存器移位是指在移位命令下，寄存器中各位的内容依次向左移位是指在移位命令下，寄存器中各位的内容依次向左或向右单向移动。能执行移位操作的寄存器称为移位寄存器。或向右单向移动。能执行移位操作的寄存器称为移位寄存器。移位寄存器又分为单向移位寄存器和双向移位寄存器。移位寄存器又分为单向移位寄存器和双向移位寄存器。 1.1.单向移位寄存器单向移位寄存器触发器前级的输出端接到下一级的信号输入端，若干个触发器前级的输出端接到下一级的信号输入端，若干个触发器依次如此串行连接，就可构成一个移位寄存器。触发器依次如此串行连接，就可构成一个移位寄存器。图图10.24是一
18、个是一个4位移位寄存器位移位寄存器.在在CP脉冲作用下数码是向右移位寄存，称为右向移位寄脉冲作用下数码是向右移位寄存，称为右向移位寄存器。存器。http:/ 脉冲波形的产生与变换脉冲波形的产生与变换数字电路中采用两种方法获得脉冲波形：数字电路中采用两种方法获得脉冲波形： 一一. .利用脉冲振荡器直接产生所需的脉冲波形；利用脉冲振荡器直接产生所需的脉冲波形； 二二. .利用脉冲整形电路，把已有的波形变换成所需的脉冲波形利用脉冲整形电路，把已有的波形变换成所需的脉冲波形. .10.4.1 矩形脉冲信号1.矩形脉冲的参数。矩形脉冲波形如图矩形脉冲的参数。矩形脉冲波形如图10.29。(1).脉冲周期脉
19、冲周期T 是指在周期性重复的脉冲序列中，是指在周期性重复的脉冲序列中， 两个相邻脉冲间的时间间隔。两个相邻脉冲间的时间间隔。 (2).脉冲幅度脉冲幅度Um 是指脉冲信号电压最大的变化量。是指脉冲信号电压最大的变化量。 (3). 脉冲宽度脉冲宽度TW 是指脉冲前后沿是指脉冲前后沿0.5Um处的时间间隔。处的时间间隔。图图10.29http:/ 脉宽比脉宽比脉冲信号的宽度脉冲信号的宽度TW与其周期与其周期T的比称为脉宽比，的比称为脉宽比，用用 TW / T表示，亦称为占空比。表示，亦称为占空比。http:/ 多谐振荡器多谐振荡器振振荡荡电电路路只只要要参参数数合合适适，电电路路自自身身能能产产生生
20、一一定定频频率率和和幅幅值值的的矩矩形形脉脉冲冲信号，这种电路称为多谐振荡器。信号，这种电路称为多谐振荡器。由于多谐振荡器在工作时不存在稳定状态，又称为无稳态电路。由于多谐振荡器在工作时不存在稳定状态，又称为无稳态电路。1.1.电路的组成电路的组成1). 特点特点: 第一第一:电路中含有能产生高、低电平的开关器件电路中含有能产生高、低电平的开关器件.如门电路、电压比较器等；如门电路、电压比较器等； 第二第二:电路中都具有反馈网络电路中都具有反馈网络.将输出信号电压反馈给开关器件使之改变将输出信号电压反馈给开关器件使之改变输出状态；输出状态； 第三第三:电路中还具有定时环节电路中还具有定时环节.
21、利用利用RC电路的充放电特性，改变开关器件电路的充放电特性，改变开关器件 两种状态的时间，实现延时，可获得所需两种状态的时间，实现延时，可获得所需的脉冲信号的振荡频率。的脉冲信号的振荡频率。http:/ 从图从图10.30中看到电容中看到电容C构成了正反构成了正反馈网络，馈网络，RC是电路的定时元件。是电路的定时元件。2.2.工作原理工作原理1)1)第一个暂稳态过程第一个暂稳态过程 设设G1处于导通处于导通(开开)的状态，有的状态，有: u01为低电平为低电平(0.3V)G2处于关的状态，处于关的状态， u02为高电平为高电平(3.6V)。这时电容处于放电状态。这时电容处于放电状态。 R、C与
22、与TTL内电路的连接内电路的连接 如图如图10.31(a). 电容放电导致电容放电导致G1输入端电压输入端电压ui逐逐 渐下降。当渐下降。当ui的电压低于阀值电的电压低于阀值电 压压UTH(1.4V)时，电路产生正反馈过程时，电路产生正反馈过程:图图 10.30图图 10.3(a)http:/ u02的的电电压压从从3.6V下下跳跳至至0.3V(下下跳跳3.3V)，但但电电容容两两端端电电压压不不能能突突变变，u02的的下下跳跳反反映映在在输输入入端端电电压压ui上上，ui从从阀阀值值电电压压UTH(1.4V)也要下跳也要下跳3.3V， 所以所以 ui(0+)=1.4V- -3.3V = -
23、-1.9V2)2)第一个暂稳态过程第一个暂稳态过程u u0101通过电阻通过电阻R R向电容向电容C C充电，如图充电，如图10.31(b)10.31(b)所示。所示。电容电容C C上的充电则是从上的充电则是从u ui i(0(0+ +) = ) = -1.9V -1.9V 开始，开始，以指数式上升直至以指数式上升直至u ui i= =阀值电压阀值电压U UTHTH(1.4V)(1.4V)，正反馈使正反馈使G1开、开、G2关，振荡器进入了第二个暂稳态过程。关，振荡器进入了第二个暂稳态过程。这时候，这时候，u01 从从3.6V下跳至下跳至0.3V，u02 从从0.3V上跳到上跳到3.6V(上跳上
24、跳3.3V)。所以。所以 ui(0+)= 1.4 V + 3.3 V = 4.7 V , 上跳到上跳到4.7V。随之又开始电容放电，反复上述的两个暂稳态过程，随之又开始电容放电，反复上述的两个暂稳态过程，振荡的波形如图振荡的波形如图10.32所示。所示。图图10.31(b)http:/ 单稳态触发器单稳态触发器 三个特点：三个特点：(1).电路有一个稳定状态和一个暂稳定状态；电路有一个稳定状态和一个暂稳定状态；(2).在外来脉冲作用下，电路能从稳态翻转到暂稳态；在外来脉冲作用下，电路能从稳态翻转到暂稳态；(3).暂稳态是一个不能保持的状态暂稳态是一个不能保持的状态. 故称为单稳态触发器。故称为
25、单稳态触发器。单稳态触发器的电路结构有微分型和积分型两种类型单稳态触发器的电路结构有微分型和积分型两种类型.本节分析微分型单稳态触发器有多种电路本节分析微分型单稳态触发器有多种电路,图图10.33(a)由两个或非门由两个或非门G 1和和G 2构成，构成，R和和C组成微分定时电路。组成微分定时电路。图图10.33(b)所示是单稳态触发器通用逻辑符号。所示是单稳态触发器通用逻辑符号。图图 10.33http:/ ui i=0=0时，电路处于稳态时，电路处于稳态G2门输入端经电阻门输入端经电阻R与电源与电源UDD相连接，为高电位，相连接，为高电位，uo2低电位。低电位。 而而ui=0，G1门的两个输
26、入端均为低电平，门的两个输入端均为低电平，uo1高电位。这时电容高电位。这时电容C上上的的 电压近似为零。电路处于稳定状态。电压近似为零。电路处于稳定状态。 (2)外加触发信号，电路由稳态翻转为暂稳态外加触发信号，电路由稳态翻转为暂稳态当当t1时时,外外加加正正跳跳变变触触发发信信号号ui，uo1由由高高电电平平跳跳到到低低电电平平，经经电电容容C 藕合，藕合，u1电压由高点位下跳到低电位，电压由高点位下跳到低电位，uo2为高电平。为高电平。Uo2的的高高电电位位接接至至G1门门的的输输入入端端，导导致致正正反反馈馈：使使G1的的导导通通，G2的的截截止止。此此时时把把外外加加触触发发信信号号
27、ui撤撤除除，由由于于uo2的的高高电电位位和和G1门门的的或或逻逻辑辑关关系系，使使G1门输出端维持低电位。电路由稳态翻转为暂稳态。门输出端维持低电位。电路由稳态翻转为暂稳态。http:/ : 由由于于u uo1o1为为低低电电平平，正正电电源源+U+UDDDD通通过过R R对对电电容容C C充电，充电回路为充电，充电回路为+U+UDDDD RC u RC u o1 o1 地。地。u u 1 1随随C C的的充充电电而而上上升升。在在t t 2 2时时刻刻，u u 1 1升升高高到到G G2 2的的阀阀值值电电压压U UTHTH时时，G G 2 2门门的的u uo2o2从从高高电电位位下下跳
28、跳到到低低电电位位。这这时时，G G1 1门门的的两两个个输输入入端端均均为为低低电电位位，G G1 1门门迅迅速速截截止止，G G2 2门门很很快快导导通通。所所以电路由暂稳态自动返回到稳态。以电路由暂稳态自动返回到稳态。(4)(4)恢复到稳态恢复到稳态: : 暂暂稳稳态态结结束束，电电容容将将通通过过电电阻阻R R放放电电，使使电容上的电压恢复到稳态时的初始值。电容上的电压恢复到稳态时的初始值。 电路各点的工作波形如右图电路各点的工作波形如右图10.3410.34所示。所示。http:/ 施密特触发器特特点点:把把输输入入脉脉冲冲波波形形整整形形成成适适合合于于数数字字电电路路的的矩矩形形
29、脉脉冲冲，有有很很强强的的抗抗干扰能力。干扰能力。1.电路组成电路组成由由两两级级CMOS反反相相器器构构成成的的施施密密特特触触发发器器,如如图图10.35(a).图图(b)为为其其逻逻辑符号。辑符号。图图中中u i通通R1和和R2分分压压来来控控制制G1门门的的状状态态。假假定定反反相相器器的的阀阀值值电电压压UTH =UDD/2，R1 R2，输入信号，输入信号ui设为三角波。设为三角波。 据叠加定理据叠加定理: u: u1 1 = (10-20)= (10-20)图图10.35http:/ 波形和曲线，理解其工作状态波形和曲线，理解其工作状态)1).当当ui=0时，时，G1门截止，输出高
30、电位门截止，输出高电位uO1=UDD；G2门导通，输出门导通，输出uo=0为低电位。为低电位。2).当当ui上上升升时时，据据式式(10-20)，G1门门电电压压u1也也随随之之上上升升。只只要要在在u1UTH，电路的状态就维持在，电路的状态就维持在uo =UDD不变。不变。5).当当ui上升到最大后开始下降上升到最大后开始下降到到u1=UTH时，电路又会产生如下正反馈过程时，电路又会产生如下正反馈过程: 使使G1门截止，门截止，G2门导通，电路的状态转换为门导通，电路的状态转换为uo= 0。此此时时的的输输入入信信号号ui的的电电压压值值为为施施密密特特触触发发器器下下降降时时的的转转换换电
31、电压压，称称为为负负向转换电压，用向转换电压，用UT- -表示。表示。 式据式据(10-20 、21),有有 (10-21)据前设定据前设定UTH =UDD/2代入上式，可求得代入上式，可求得负向转换电压负向转换电压UT- - ：n只只要要能能满满足足输输入入信信号号ui的的电电压压值值小小于于UT- -，施施密密特特触触发发器器就就会稳定在会稳定在uo = 0的状态上。的状态上。http:/ 时，施密特触发器从低电平转为高电平；时，施密特触发器从低电平转为高电平；当触发信号小于当触发信号小于UT- -时，施密特触发器从高电平转为低电平。时，施密特触发器从高电平转为低电平。一般有一般有UT+
32、UT - - ，通常称通常称UT + 为上限触发电压，为上限触发电压，UT- -为下限触发电压，为下限触发电压， 上下限触发电压差称为上下限触发电压差称为回差电压回差电压。根式。根式(10-21)和式和式(10-22) 回差电压回差电压: UT=UT+ - UT-=2R1/R2改变改变R1和和R2的大小可以调整回差电压值。的大小可以调整回差电压值。第三第三. 回差电压使其输出电压的传输特性存在滞回现象。回差电压使其输出电压的传输特性存在滞回现象。http:/ 用用于于波波形形变变换换和和整整形形。可可以以把把边边沿沿变变化化缓缓慢慢和和不不规规则则的的周期性信号变换成矩形脉冲，如图周期性信号变
33、换成矩形脉冲，如图10.37所示。所示。http:/ 本本 章章 小小 结结n本章内容有两大部分：本章内容有两大部分： 一一.基本逻辑单元基本逻辑单元触发器：触发器： 基本基本RS触发器、同步触发器、同步RS触发器、主从触发器触发器、主从触发器. 二二. 逻辑电路：逻辑电路： 计计数数器器和和寄寄存存器器、脉脉冲冲波波形形的的产产生生和和整整形形的的脉脉冲冲电电路路。应应能能掌掌握握理理基基本本逻逻辑辑单单元元的的工工作作原原理理和和理理解解基基本本逻逻辑辑电电路路的的分分析析方法。方法。(1)触触发发器器是是一一种种具具有有两两个个稳稳定定状状态态的的基基本本逻逻辑辑单单元元，在在外外界界信
34、信号号的的作作用用下下，可可以以从从一一个个稳稳定定状状态态转转变变为为另另一一个个稳稳定定状状态态，在在外界信号的作用下，维持原来稳定状态，具有外界信号的作用下，维持原来稳定状态，具有“记忆记忆”的功能。的功能。(2)具具有有同同样样逻逻辑辑功功能能的的触触发发器器，可可以以用用多多种种不不同同电电路路结结构构形形式式来实现。来实现。(3)由由两两个个与与非非门门组组成成的的基基本本RS触触发发器器是是各各种种触触发发器器的的最最基基本本单单元。应清楚地理解两个输入端置元。应清楚地理解两个输入端置0，置，置1的作用：的作用： 。http:/ 同步触发器是电位触发方式。同步触发器是电位触发方式。(5) 主主从从型型触触发发器器是是在在时时钟钟脉脉冲冲的的下下降降沿沿触触发发。在在逻逻辑辑电电路路图中，下降沿触发的，在其输入端用一个小圆圈表示。图中，下降沿触发的，在其输入端用一个小圆圈表示。(6) 常用触发器的真值表常用触发器的真值表:http:/ (7).时序逻辑电路的特点时序逻辑电路的特点:具有记忆功能。具有记忆功能。计计数数器器、寄寄存存器器、脉脉冲冲产产生生电电路路及及存存储储器器都都是是时时序序逻逻辑辑电路中典型的常用电路。应熟悉其电路的结构与工作原理。电路中典型的常用电路。应熟悉其电路的结构与工作原理。http:/ & A?Thanks!
