DSP 第八章片内外设2[详版课资]

《DSP 第八章片内外设2[详版课资]》由会员分享，可在线阅读，更多相关《DSP 第八章片内外设2[详版课资]（61页珍藏版）》请在金锄头文库上搜索。

1、1课堂优质8. 3 全比较单元 每个事件管理模块有3个全比较单元全比较单元组成： 3个16位的比较寄存器(CMPRx)（带荫影寄存器） 一个比较控制寄存器(COMCONA/B) 一个16位的比较方式控制寄存器(ACTRA/B) （带荫影寄存器） 6个比较PWM(三态)输出引脚 控制和中断逻辑。3个全比较单元和相关的PWM电路的时基都由通用定时器1(EVA)和通用定时器3(EVB)提供.2课堂优质全比较单元结构框图3课堂优质全比较输入输出 比较单元的输入: 控制寄存器的控制信号； 通用定时器1(T1CNT)及它们的下溢和周期匹配信号； 复位信号。 比较单元的输出：比较匹配信号，如果比较操作使能，

2、该匹配信号将置中断标志位比较单元相关的两个输出引脚上发生跳变。4课堂优质 全比较操作模式(EVA)通用定时器1的计数器不断与比较寄存器的值进行比较；当发生匹配时，比较单元的两个输出将根据方式控制寄存器(ACTRA)中的位进行跳变（高有效触发或低有效触发）；当发生匹配且比较使能时，比较单元的比较中断寄存器将被置位；如果中断不屏蔽，则产生外设中断请求信号；。输出跳变的时序、中断标志位的设置和中断请求的产生都与通用定时器的比较操作相同。输出逻辑、死区单元和空间矢量PWM单元可改变比较单元在比较模式下的输出。5课堂优质全比较单元操作所需的寄存器配置 6课堂优质 全比较单元的中断和复位 每个比较单元都有

3、一个可屏蔽的中断标志使能位。如果比较操作被使能，比较匹配后的1个CPU时钟周期后比较单元的中断标志将置位。 如果中断没有被屏蔽，则将产生一个外设中断请求。当任何复位事件发生时，所有与比较单元相关的寄存器都复位为0，且所有的比较输出引脚被置成高阻态。7课堂优质 全比较单元的寄存器比较控制寄存器A (COMCONA) 7411H位15 CENABLE。比较使能位。0 禁止比较操作1 使能比较操作8课堂优质 全比较单元的寄存器比较控制寄存器A (COMCONA) 7411H位14-13 CLD1/0。比较寄存器CMPRx重载条件。00 当T1CNT0时(即下溢)01 当T1CNT0或T1CNTT1P

4、R时(即下溢或周期匹配)10 立即11 保留9课堂优质 全比较单元的寄存器比较控制寄存器A (COMCONA) 7411H位12 SVENABLE。空间矢量PWM模式使能位。0 禁止空间矢量PWM模式1 使能空间矢量PWM模式10课堂优质 全比较单元的寄存器比较控制寄存器A (COMCONA) 7411H位11-10 ACTRLD1/0。方式控制寄存器重载条件。00 当T1CNT0时(即下溢)01 当T1CNT0或T1CNTT1PR时(即下溢或周期匹配)10 立即11 保留11课堂优质 全比较单元的寄存器比较控制寄存器A (COMCONA) 7411H位9 FCOMPOE。比较输出使能位， P

5、DPINTA有效时，此位清00 禁止PWM输出,引脚为高阻态 1 使能PWM输出 12课堂优质 全比较单元的寄存器比较控制寄存器A (COMCONA) 7411H位8 PDPINTA STATUS。 这一位反映了当前PDPINTA引脚的状态。 13课堂优质 全比较单元的寄存器比较方式控制寄存器A (ACTRA) 7413H位15 SVRDIR：空间矢量PWM旋转方向位 仅用于空间矢量PWM输出的产生0 正向(CCW) 1 反向(CW)14课堂优质 全比较单元的寄存器比较方式控制寄存器A (ACTRA) 7413H位14-12 D2,D1,D0。基本的空间矢量位。 仅用于空间矢量PWM输出的产生

6、。 15课堂优质 全比较单元的寄存器比较方式控制寄存器A (ACTRA) 7413H位11-10 CMP6ACTl1/0。 引脚PWM6/IOPB3的比较输出方式选择位。00 强制低 01 低有效10 高有效 11 强制高16课堂优质 全比较单元的寄存器比较方式控制寄存器A (ACTRA) 7413H位9-8 CMP5ACTl1/0。 引脚PWM5/IOPB2的比较输出方式选择位。00 强制低 01 低有效10 高有效 11 强制高17课堂优质8. 4 用全比较单元产生三相脉宽调制电路PWM 主要用于产生三相逆变器的六个功率器件的PWM驱动信号三相逆变器一相桥臂上的一对带死区的互补驱动信号18

7、课堂优质8. 4 用全比较单元产生三相脉宽调制电路PWM 组成：非对称对称波形发生器；可编程的死区单元(DBU)； 输出逻辑； 空间矢量PWM状态机。19课堂优质PWM电路结构框图 20课堂优质 可编程的死区单元 EVA和EVB模块都有各自的可编程的死区单元 可编程死区单元具有以下特点： 一个可读写的16位死区控制寄存器DBTCONA/B； 一个输入时钟预分频器： X/1，X/2，X/4，X/8，x/16 内部CPU时钟输入； 3个4位减计数定时器； 控制逻辑。21课堂优质 死区控制寄存器DBTCONA/B 7415H位11-8 DBT3-DBT0。死区定时器周期 这些位规定了3个4位死区定时

8、器的周期值m 22课堂优质 死区控制寄存器DBTCONA/B 7415H位7 EDBT3。死区定时器3使能位 (对比较单元3的引脚PWM5和PWM6而言)。0 禁止1 使能23课堂优质 死区控制寄存器DBTCONA/B 7415H位6 EDBT2。死区定时器2使能位 (对比较单元2的引脚PWM3和PWM4而言)。0 禁止1 使能24课堂优质 死区控制寄存器DBTCONA/B 7415H位5 EDBT1。死区定时器1使能位 (对比较单元1的引脚PWM1和PWM2而言)。0 禁止1 使能25课堂优质 死区控制寄存器DBTCONA/B 7415H位4-2 DBTPS2-DBTPS0。 死区定时器的预

9、分频器 p 000 X1 001 X2010 X4 011 X8 100 X16 101 X32 110 X64 111 X12826课堂优质 死区单元的输入和输出 死区单元的输入:PH1、PH2、PH3， 分别是由全比较单元1、2和3的非对称对称波形发生器产生的。 死区单元的输出:DTPH1、DTPH1_DTPH2、DTPH2_DTPH3、DTPH3_27课堂优质 死区的产生对应于每个死区输入信号PHx，产生两个输出信号DTPHx和DTPHx_ 。当比较单元和相关输出的死区未被使能时，这两个输出信号完全相同。当比较单元的死区单元使能时，这两个信号的跳变沿被一段称作死区的时间间隔分开。该时间间

10、隔由DBTCONx寄存据中的相应位决定，死区时间间隔= mp / xmp28课堂优质 输出逻辑输出逻辑电路决定了比较发生匹配时，输出引脚PWMx (x1-12)上的输出极性和方式。每个比较单元相关的输出方式可分为 低有效 高有效强制低强制高比较单元的PWM输出极性和方式通过ACTRx寄存器中相应的位来配置。当发生以下任何一种情况时，所有的PWM输出引脚都置成高阻态: 软件清COMCONx.9位; 由硬件将PDPINTx引脚上的电平拉低; 发生任何复位事件；29课堂优质 PWM信号产生的设置步骤应用全比较单元和相关电路产生的三相PWM波形输出的事件管理器相关寄存器设置步骤如下； 设置和装载ACT

11、Rx寄存器设定输出的极性和方式 设置和装载DBTCONx寄存器 使能死区，设定死区宽度； 设置和装载T1PR或T3PR寄存器设定PWM波形（载波）的周期； 初始化CMPRx寄存器， 设置和装载COMCONx寄存器使能比较、比较输出等； 设置和装载T1CON或T3CON寄存器设定计数模式等，不对称波形：连续增计数模式对称波形： 连续增/减计数模式 更新CMPRx寄存器的值，改变输出PWM波形的占空比。30课堂优质比较单元和PWM电路产生非对称PWM波形 31课堂优质比较单元和PWM电路产生对称PWM波形 SPWM信号的产生32课堂优质事件管理器的空间矢量PWM波形产生空间矢量PWM是指构成三相功

12、率转换器的6个功率晶体管之间的一种特殊开关机制;可以使三相交流电动机绕组中产生的电流谐波失真最小。因此广泛应用于交流电动机控制系统中。与传统的采用正弦波调制来产生PWM信号的方法相比，它可以更有效地利用电源电压。33课堂优质 三相功率转换电路 按180度的工作方式，六个晶体管的闭合及断开状态共有8种可能组合。形成了8种对应的电动机的线电压、相电压(以直流电源电压Ud为单位)。状态abc1000210031104010501160017101811134课堂优质三相功率转换电路通断状态与输出电压 U240(100)U300(101)cbaUaoUboUcoUabUbcUcaU00012/3-1/

13、3-1/310-1U600111/31/3-2/301-1U120010-1/32/3-1/3-110U180110-2/31/31/3-101U240100-1/3-1/32/30-11U3001011/3-2/31/31-10U000000000000U111111000000开关电路举例35课堂优质基本空间电压矢量cbaUaoUboUcoUdUqU00012/3-1/3-1/32/3 0U600111/31/3-2/31/61/2U120010-1/32/3-1/3-1/61/2U180110-2/31/31/3-2/3 0U240100-1/3-1/32/3-1/6-1/2U30010

14、11/3-2/31/31/6-1/2O00000000000O11111100000加在电动机上的三相电压转换到dq坐标系，形成8个基本空间电压矢量。其中2个零电压矢量。36课堂优质利用基本空间电压矢量形成输出空间电压矢量其中：如图所示的区间 Ux U0(001) , Ux+60U60(011) U0 O000或O11137课堂优质EV模块具有极大简化过整空间矢量PWM波形产生的内置硬件电路。产生空间矢量PWM波形需要设置以下寄存器：1.设置ACTRx寄存器用来定义比较输出引脚的输出方式；2.设置COMCON x寄存器来使能比较操作和空间矢量PWM模式，并把CMPRx的重载条件设置为下溢；3.

15、将通用定时器1或3设置成连续增减计数模式，并启动定时器。4.确定在二维d-q坐标系下输入到电机的电压Uout ,(大小、相位、转向），确定每个PWM周期的以下参数：两个相邻矢量，Ux和Ux+60根据Uout ,的大小、相位计算参数T1、T2和To；5.将相应于Ux的开启方式写入到ACTRx.14-12位中，并将0写入ACTRx. 15中(CCW)，或者将Ux+60的开启方式写入ACTRx.l4-12，并将1写入ACTRx.15中(CW)；6.将二分之一T1的值写入到CMPR1寄存器，将二分之一(T1十T2)的值写入到CMPR2寄存器。产生空间矢量PWM波形的寄存器设置38课堂优质 空间矢量PW

16、M的硬件操作在每个周期的开始，将PWM输出置成由ACTRx.14-12设置的新方式Ux；在增计数期间，当CMPR1和通用定时器1或3发生第一次匹配时(T1/2)，如果ACTRx.15为0(CCW)，则将PWM输出开启到方式Ux+60;如果ACTRx.15为1(CW)，则将PWM输出开启到方式Ux-60;在增计数期间当CMPR2和通用定时器1或3发生第一次匹配时(T1/2+T2/2)，如果ACTRx.15为1，则将PWM输出开启到方式(000)或(111)。以它们与第二类输出方式之间只有1位的差别；在减计数期间，当CMPR2和通用定时器1或3发生第二次匹配时，将PWM输出置回到第二类输出方式；在

17、减计数期间，当CMPR1和通用定时器1或3发生第二次匹配时，将PWM输出置回到第一类输出方式。39课堂优质 空间矢量PWM的硬件操作SVRDIR=0, (D2 D1 D0)=(001)T1/2T2/2T0/240课堂优质 空间矢量PWM的硬件操作SVRDIR=1, (D2 D1 D0)=(101) 在产生空间矢量PWM输出中只用到了比较寄存器CMPR1和CMPR2，且 CMPR1CMPR2T1PR， 41课堂优质8. 5 捕获单元捕获单元用于捕获输入引脚上的电平跳变并记录其跳变发生的时间；每个EV模块有捕获单元引脚有3个（CAPx）；对于EVA，可以选择通用定时器1或2作为它们的时基，然而CA

18、P1和CAP2一定要选择相同的定时器作为它们的时基；当捕获输入引脚CPAx上检测到所选的跳变时，所选的GP定时器的计数值被捕获并存入到一个2级深的FIFO堆栈中。 42课堂优质 捕获单元的结构框图 43课堂优质捕获单元的特性（每个EV）1个16位的捕获控制寄存器CPACONx(可读/写)1个16位的捕获FIPO状态寄存器CAPFIFOx可选择通用定时器12(对EVA)或者34(对EVB)作为时基;3个16位2级深的FIFO堆栈(CAPxFIFO)，每个捕获单元一个；3个施密特触发器输入引脚对EVA，CAP123对EVB，CAP456，每个捕获单元一个输入引脚；用户定义的跳变检测方式(上升沿，下

19、降沿，或者上升下降沿)；3个可屏蔽的中断标志位，每个捕获单元一个。44课堂优质 捕获单元操作在捕获单元使能后，输入引脚上的指定跳变将所选通用定时器的计数值装入到相应的FIFO堆栈。相应的中断标志位被置位，如果该中断标志没有被屏蔽，则外设中断将产生一个中断请求信号。每当将捕获到的新计数值存人到FIFO堆栈时，捕获FIFO状态寄存器(CAPFIFOx)的相应位就进行调整以反映FIFO堆栈新的状态。从捕获单元输入引脚处发生跳变到所选通用定时器的计数值被锁存之间的延时需要2个CPU时钟周期。45课堂优质捕获单元时基的选择对于EVA模块，捕获单元CAP3有自己独立的时基选择位，而CAP1和CAP2要共用

20、一个时基。 捕获单元的操作并不影响任何通用定时器或与通用定时器相关的比较PWM操作。捕获单元的设置为使捕获单元能正常工作，需对以下寄存器进行设置：初始化捕获FIF0状态寄存器(CAPFIFOx)，并将相应的状态位清0设置所选通用定时器的一种操作模式。如有必要，则应设置相关通用定时器的比较寄存器和周期寄存器。设置相应的捕获控制寄存器(CAPCONx)。46课堂优质 捕获单元的寄存器 捕获控制寄存器A(CAPCONA)地址7420h位15 CAPRES 捕获复位，读该位总为0。0 将所有捕获单元和正交编码脉冲电路的寄存器清01 无操作47课堂优质 捕获单元的寄存器 捕获控制寄存器A(CAPCONA

21、)地址7420h位14-13 CAPQEPN 捕获单元1和2的控制位。00 禁止捕获单元1和2，它们的门FIFO堆栈保持原内容01 使能捕获单元1和210 保留11 保留48课堂优质 捕获单元的寄存器 捕获控制寄存器A(CAPCONA)地址7420h位12 CAP3EN。捕获单元3控制拉。0 禁止捕获单元3，其FIFO堆栈保持原内容1 使能捕获单元349课堂优质 捕获单元的寄存器 捕获控制寄存器A(CAPCONA)地址7420h位10 CAP3TSEL。捕获单元3的通用定时器选择位。0 选择通用定时器21 选择通用定时器150课堂优质 捕获单元的寄存器 捕获控制寄存器A(CAPCONA)地址7

22、420h位9 CAP12TSEL。捕获单元1、2的通用定时器选择位。0 选择通用定时器21 选择通用定时器151课堂优质 捕获单元的寄存器 捕获控制寄存器A(CAPCONA)地址7420h位8 CAP3TOADC。捕获单元3事件启动模数转换位。0 无操作1 当CAP31NT标志置位时，启动模数转换52课堂优质 捕获单元的寄存器 捕获控制寄存器A(CAPCONA)地址7420h位7-2 CANxEDGE 捕获单元x的边沿检测控制位。（x = 1,2,3）00 无检测 01 检测上升沿10 检测下降沿 11 检测两个边沿53课堂优质捕获FIFO状态寄存器A(CAPFIFOA)地址7422hCAPx

23、FIFO 捕获单元x的FIFO堆栈状态位(x = 1,2,3)00 空01 已有一个值压入堆栈10 已有两个值压入堆栈11 堆栈中已有两个值且又压入一个值，则最先压入的值出栈54课堂优质 捕获单元FIF0堆栈每个捕获单元都具有一个专用的2级FIFO堆栈（顶层栈 CAPxFIFO 和底层栈 CAPxFBOT ） 00底层栈顶层栈FIFO堆栈状态位000第一次捕获值底层栈顶层栈FIFO堆栈状态位01第二次捕获值第一次捕获值底层栈顶层栈FIFO堆栈状态位10第三次捕获值第二次捕获值底层栈顶层栈FIFO堆栈状态位1155课堂优质8.6 正交编码脉冲(QEP)电路每个EV模块都有一个正交编码脉冲电路。电

24、路被使能后，可以在编码和计数引脚上输入正交编码脉冲。正交编码脉冲电路可用于连接光电编码器以获得旋转机械的位置和速率等信息。如果使能了正交编码脉冲电路，则相应引脚上的捕获功能将被禁止。 56课堂优质正交编码脉冲电路的结构框图 57课堂优质正交编码脉冲电路的引脚 CAP1/QEP1和CAP2/QEP2 （EVA模块）CAP3/QEP3和CAP4/QAP4 （EVB模块）两个QEP输入引脚与捕获单元共享，因此需正确设置CAPCONx寄存器中相应的位来使能正交编码脉冲电路，并禁止捕获功能。正交编码脉冲电路的时基由通用定时器2(EVA)或通用定时器4(EVB)提供，通用定时器必须设置成定向增减计数模式，

25、并以正交编码脉冲电路作为时钟源。 58课堂优质正交编码脉冲电路的编码操作正交编码脉冲是两个频率变化且正交(相位相差90)的脉冲，由电机轴上的光电编码器产生。电机的旋转方向可通过检测两个脉冲序列中的哪一列先到达来确定，角位置和转速可由脉冲数和脉冲频率来决定。59课堂优质正交编码脉冲电路的编码操作正交编码脉冲电路检测两个序列脉冲信号，产生：计数时钟信号：其频率是每个输入序列信号的4倍。计数方向信号：如果CAP1/QEP1输入是先导序列，则通用定时器进行增计数；如果CAP2/QEP2输入是先导序列，则通用定时器进行减计数。60课堂优质正交编码脉冲电路寄存器的设置启动正交编码脉冲电路前应设置（ EVA模块）如果希望产生匹配中断，将所需的值装载到通用定时器2的计数器、周期和比较寄存器中，设置T2CON寄存器，将通用定时器2设置成定向增减计数模式，以正交编码脉冲电路作为时钟源并使能通用定时器2； 设置CAPCONA寄存器以使能正交编码脉冲电路。 61课堂优质