《数字电子技术基础：第5章_触发器》由会员分享，可在线阅读，更多相关《数字电子技术基础：第5章_触发器（46页珍藏版）》请在金锄头文库上搜索。
1、第五章第五章 触发器触发器FF , FLIP-FLOP5.1 概述概述一、用于一、用于记忆1位二位二进制信号制信号 1. 有两个能自行保持的状有两个能自行保持的状态 双双稳态触触发器器 2. 根据根据输入信号可以置成入信号可以置成0或或1二、触二、触发器的作用器的作用 1.存存储数据数据 2.波形波形变换 3.其他其他三、存三、存储方式方式 1.自保持自保持 2.翻翻转 单端、双端端、双端四、分四、分类 1. 按触按触发方式（方式（电平平-同步，脉冲同步，脉冲-主从，主从，边沿）沿） 2. 按按逻辑功能（功能（RS, JK, D, T） 3. 按工按工艺（TTL, CMOS） 锁存器锁存器双稳
2、态多谐振荡器双稳态多谐振荡器双态元件双态元件触发器是构成时序逻辑电路的基本逻辑部件。触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：它有两个稳定的状态：0状态和状态和1状态；状态；在不同的输入情况下，可以被置成在不同的输入情况下，可以被置成0状态或状态或1状态；状态；当输入信号消失后，所置成的状态能够保持不变。当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆所以，触发器可以记忆1位二值信号。位二值信号。根据根据逻辑功能逻辑功能逻辑功能逻辑功能的不同，触发器可以分为的不同，触发器可以分为:RS触发器、触发器、D触发器、触发器、JK触发器、触发器、T和和T触发器；触发器
3、；按照按照结构形式结构形式结构形式结构形式的不同，可分为的不同，可分为:基本基本RS触发器、同步触发器、主从触发器和边沿触触发器、同步触发器、主从触发器和边沿触发器。发器。5.2 SR锁存器存器一、一、电路路结构与工作原理构与工作原理0 00 00 00 00 00 01 11 11 10 00 01 11 10 01 11 10 01 10 00 00 01 11 10 01 11 10 00 01 11 11 10 0二、二、动作特点作特点在任何在任何时刻，刻，输入都能直接改入都能直接改变输出的状出的状态。例：例：5.3 电平触发的触发器电平触发的触发器一、一、电路路结构与工作原理构与工作
4、原理0 0X XX X0 00 00 0X XX X1 11 11 10 00 00 00 01 10 00 01 11 11 11 10 00 01 11 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 11 11 10 01*1*1 11 11 11 11*1*同步触同步触发器，器，钟控触控触发器器二、二、动作特点作特点在在CLK=1的全部的全部时间里，里，S和和R的的变化都将引起化都将引起输出状出状态的的变化。化。D D触发器触发器0 0X XX X0 00 00 0X XX X1 11 11 10 00 00 00 01 10 00 01 11
5、 11 11 10 00 01 11 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 11 11 10 01*1*1 11 11 11 11*1*5.4 脉冲触发的触发器脉冲触发的触发器一、一、电路路结构与工作原理构与工作原理提高可靠性，要求每个提高可靠性，要求每个CLK周周期输出状态只能改变期输出状态只能改变1次次主从触发器主从触发器X XX XX X X X0 00 00 00 00 00 01 11 11 10 00 01 11 10 01 11 10 01 10 00 00 01 11 10 01 11 10 01*1*1 11 11 11*1
6、*主触发器主触发器 Q主触发器主触发器 Q从触发器从触发器 Q J J K KQQ主主主主从从从从SRQQQQQQCLKCLK J J主主主主从从从从SR K KQQQQQQQQCLKCLK(5) (5) 列出真列出真值表表X XX XX X X X0 00 00 00 00 00 01 11 11 10 00 01 11 10 01 11 10 01 10 00 00 01 11 10 01 11 10 01 11 11 11 10 0X XX XX X X X0 00 00 00 00 00 01 11 11 10 00 01 11 10 01 11 10 01 10 00 00 01 1
7、1 10 01 11 10 01*1*1 11 11 11*1*主主主主从从从从SR J J K KQQQQQQQQCLKCLK二、脉冲触二、脉冲触发方式的方式的动作特点作特点主主从从SR J KQQQQCLK5.5 边沿触发的触发器边沿触发的触发器为了提高可靠性，增了提高可靠性，增强抗干抗干扰能力，能力，希望希望触触发器的次器的次态仅取决于取决于CLK的下降沿（或上升沿）到来的下降沿（或上升沿）到来时的的输入信号状入信号状态，与在此前、后，与在此前、后输入的状入的状态没有关系。没有关系。用用CMOS传输门的的边沿触沿触发器器维持阻塞触持阻塞触发器器用用门电路路tpd的的边沿触沿触发器器 一、
8、电路结构和工作原理一、电路结构和工作原理利用利用利用利用CMOSCMOS传输门传输门的的的的边边沿触沿触沿触沿触发发器器器器X XX XX X0 0X X0 01 1X X1 15.6 5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.6.1 5.6.1 触触触触发发器按器按器按器按逻辑逻辑功能的分功能的分功能的分功能的分类类时钟时钟控制的触控制的触控制的触控制的触发发器中器中器中器中由于由于由于由于输输入方式不同（入方式不同（入方式不同（入方式不同（单单端，双端端，双端端，双端端，双端输输入）、次入）、次入）、次入）、
9、次态态（ ）随）随）随）随输输入入入入变变化的化的化的化的规则规则不同不同不同不同一、一、一、一、SRSR触触触触发发器器器器1. 1. 定定定定义义，凡在，凡在，凡在，凡在时钟时钟信号作用下，具有如下功能的触信号作用下，具有如下功能的触信号作用下，具有如下功能的触信号作用下，具有如下功能的触发发器称器称器称器称为为SRSR触触触触发发器器器器0 00 00 00 00 00 01 11 11 10 00 01 11 10 01 11 10 01 10 00 00 01 11 10 01 11 10 01*1*1 11 11 11*1*二、二、二、二、JKJK触触触触发发器器器器1.1.定定定
10、定义义0 00 0 0 00 00 00 0 1 11 11 10 0 0 01 11 10 0 1 11 10 01 1 0 00 00 01 1 1 10 01 11 1 0 01 11 11 1 1 10 0三、三、三、三、T T触发器触发器触发器触发器1. 1. 定定定定义义：凡在：凡在：凡在：凡在时钟时钟信号作用下，具有如下功能的触信号作用下，具有如下功能的触信号作用下，具有如下功能的触信号作用下，具有如下功能的触发发器器器器0 00 00 00 01 10 01 10 01 11 11 10 0四、四、四、四、D D触发器触发器触发器触发器1. 1. 定定定定义义：凡在：凡在：凡在
11、：凡在时钟时钟信号作用下，具有如下功能的触信号作用下，具有如下功能的触信号作用下，具有如下功能的触信号作用下，具有如下功能的触发发器器器器0 00 00 00 01 10 01 10 01 11 11 11 1逻辑逻辑功能：功能：功能：功能：是是是是 与与与与输输入及入及入及入及 在在在在CLKCLK作用后作用后作用后作用后稳态稳态之之之之间间的关系的关系的关系的关系 （RS, JK, D, TRS, JK, D, T） 电电路路路路结结构形式：构形式：构形式：构形式：具有不同的具有不同的具有不同的具有不同的动动作特点（作特点（作特点（作特点（转换转换状状状状态态的的的的动态过动态过程）程）程
12、）程）（同步，主从，（同步，主从，（同步，主从，（同步，主从，边边沿）沿）沿）沿）5.7 5.7 触发器的动态特性触发器的动态特性触发器的动态特性触发器的动态特性一、一、一、一、输输入信号入信号入信号入信号宽宽度度度度二、二、二、二、传输传输延延延延迟时间迟时间一、建立一、建立时间二、保持二、保持时间三、三、传输延延迟时间四、最高四、最高时钟频率率本章小结：触发器的结构本章小结：触发器的结构RDQCPSDDD 触发器的工作波形RDKCPSDJ下降沿触发的J- -K触发器工作波形QQKJQSDRDCPTG11QDCMOS传输门构成的D触发器TG3TG211TG411Q1QCPCPCPCPCPCP
13、CPCPG1SDRDG2G3G4QQ主Q主11CPCPCP触发器的状态转移发生在CP上升沿到达的时刻，且接受这一时刻的输入激励信号D，状态方程为王金明王金明 编著编著数字系统设计与数字系统设计与Verilog HDL（第（第2,32,3版）版）电子工业出版社电子工业出版社电子工业出版社电子工业出版社. . 2005. 2005. 检索号检索号检索号检索号: : TP271/W24. 图书馆图书馆图书馆图书馆4F借阅书库借阅书库 本书按照“器件软件语言”的顺序介绍数字系统设计的方法、CPLD/FPGA器件、典型的EDA设计软件和Verilog HDL硬件描述语言。以具体的实例，详细介绍用Quar
14、tusIIQuartusII、MAX+plusII进行原理图设计和文本设计开发的过程。 VerilogHDL数字设计是本书的重点，同时对仿真和模拟也做了深入阐述，讨论了设计方法和设计优化的问题。以大量经过验证的数字设计实例为依据，全面阐述了VerilogHDL硬件设计开发的方法与技术。参考参考参考参考5.15.1、5.25.2、5.45.4、5.55.5、5.95.9、5.115.11、5.125.12（五版）（五版）（五版）（五版）4.14.1、4.24.2、4.44.4、4.54.5、4.84.8、4.94.9、4.10 4.10 （四版）（四版）（四版）（四版）5.145.14、5.155.15、5.185.18、5.205.20、5.245.24、5.255.25（五版）（五版）（五版）（五版）4.114.11、4.124.12、4.134.13、4.164.16、4.204.20、4.214.21（四版）（四版）（四版）（四版）练习练习 QuartusII 9.0 / 7.2 QuartusII 9.0 / 7.2 原理图设计操作原理图设计操作ftpftp： / / 各系专业软件各系专业软件 / / 信通学院信通学院 / / Quartus_IIQuartus_II_8.1 _8.1
