《微型计算机系统原理及应用：chap5-1 数字量输入输出》由会员分享，可在线阅读，更多相关《微型计算机系统原理及应用：chap5-1 数字量输入输出（48页珍藏版）》请在金锄头文库上搜索。
1、数字量输入输出第五章 数字量输入输出5.1 概述 5.1.1 I/O信号的形式5.1.2 I/O接口5.1.3 I/O编址5.1.4 I/O控制方式5.2 系统总线及接口5.2.1 总线概述5.2.2 系统总线标准5.2.3 总线信号与接口的连接 数字量输入输出5.3 中断控制系统5.3.1 中断的基本概念5.3.2 可编程中断控制电路5.3.3 Intel 8259A的应用5.3.4 高档微机的中断系统5.4 计数定时接口5.4.1 基本概念5.4.2 可编程计数/定时电路5.4.3 Intel 8253的应用5.4.4 其它可编程技术/定时电路数字量输入输出5.5 并行输入输出接口5.5.
2、1 可编程并行接口 Intel 8255A5.5.2 Intel 8255A的应用5.6 串行输入输出接口5.6.1 基本概念5.6.2 可编程串行接口电路Ins 82505.6.3 Ins 8250的应用举例 数字量输入输出5.7 直接存储器存取DMA5.7.1 DMA控制器基本功能5.7.2 可编程DMA控制器5.7.3 Intel 8237的应用*5.8 高档微机中的I/O接口电路5.8.1 82380的结构5.8.2 82380的DMA结构5.8.3 82380的中断功能5.8.4 82380的定时器数字量输入输出概述1外设2接口1.接口：外设与总线之间的中间环节，是计算机与外设交换信
3、息的控制电路。2.端口：接口电路中可以被寻址访问的存储单元。可分为数据端口、状态端口、控制端口。CPURAMROMI/O接口接口外设外设数字量输入输出接口电路的结构 数据数据端口端口状态状态端口端口控制控制端口端口接外设一侧接外设一侧 主主机机外外设设 总线驱动总线驱动地址译码地址译码控制逻辑控制逻辑接接CPU一侧一侧DBABCB数据信息数据信息控制信息控制信息状态信息状态信息端口端口接口接口接口接口实现对实现对实现对实现对CPUCPUCPUCPU数据总线速度数据总线速度数据总线速度数据总线速度和驱动能力的匹配和驱动能力的匹配和驱动能力的匹配和驱动能力的匹配实现各寄存器端口实现各寄存器端口实现
4、各寄存器端口实现各寄存器端口寻址操作寻址操作寻址操作寻址操作 实现接口电路中的各寄存器端口的实现接口电路中的各寄存器端口的实现接口电路中的各寄存器端口的实现接口电路中的各寄存器端口的读读读读/ / / /写操作和时序控制写操作和时序控制写操作和时序控制写操作和时序控制CPU与外设都是面向接口而非直接联络数字量输入输出输入缓冲电路 u当读有效时，才将缓冲器中的三态门打开，使外设的数据进入系统的数据总线u其它时间，三态门处于高阻状态，不影响总线上的其它操作 微处理器系统外部输入设备A0B0A1B1A2B2A3B3A4B4A5B5A6B6A7B7EDIR23456789181716151413121
5、1119译码片选IORDIR=1 ， A BDIR=0 ， B A74LS245数字量输入输出输出锁存 选中锁存器时，总线上的数据才能进入锁存器此后不管总线上的数据（锁存器输入端）如何变化，只要没有再次使锁存器的信号有效，锁存器的输出端就一直保持原来锁存的信息不变。 微处理微处理器系统器系统外部输外部输出设备出设备D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7CLKCL R34781314171825691215161974LS27311译码片选译码片选IOW74LS32+5V1数字量输入输出为了区分接口电路的各个寄存器，系统为它们各自分配了一个地址，称为I/
6、O端口地址，以便对它们进行寻址并与存储器地址相区别I/O端口有I/O端口的编址4I/O端口的编址方式数字量输入输出I/O端口的编址1.I/O端口与存储器统一编址 把一个外设端口看作存储器的一个单元，占用存储器的地址空间，利用对存储器的读写操作完成数据的输入和输出。优点不需要专门的输入输出指令可使用全部对存储器操作的指令，指令数量多端口数量多缺点占用存储器空间寻址时地址线数多,译码复杂两种编址方式：存储器映像方式、I/O独立编址方式数字量输入输出I/O端口的编址2.I/O端口独立编址 计算机单独给外设端口编址，I/O端口具有独立的地址空间。计算机需用控制信号区分存储器空间和I/O端口空间（例80
7、86 CPU的M/IO）。优点I/O空间较存储器空间小，地址线少，译码电路相对简单。不占用存储器空间缺点要有专门输入输出指令，寻址方式少，不灵活数字量输入输出两种编址方式比较（一）I/O空空间间内内存存空空间间I/O空空间间内内存存空空间间分别是分离编址？还统一编址？数字量输入输出I/O地址译码方法 地址译码的方法灵活多样 高位地址线与CPU的控制信号进行组合，经译码电路产生I/O接口芯片的片选信号CS，实现系统中的接口芯片寻址 低位地址线直接接到I/O接口芯片的地址引脚，进行I/O接口芯片的片内端口寻址 数字量输入输出CPU与外设的数据传送方式2CPU与外设的数据传送方式（一）无条件传送 传
8、送数据之前，CPU不需要检测外设是否准备就绪，程序中直接使用IN和OUT命令来完成输入和输出。1.无条件输入MOV DX, 0160HIN AL, DX接口接口电路电路IOR三态三态缓冲缓冲器器OEI/O装置装置地址地址译码译码器器CSD7D0A15A1A0160H数字量输入输出CPU与外设的数据传送方式2.无条件输出MOV DX, 0160HMOV AL, BXOUT DX, ALBX中存放需要输出到中存放需要输出到I/O接口的内容接口的内容地址地址译码译码器器数据数据锁存锁存器器A15A1IOWA0CS160H输出输出设备设备D7D0数字量输入输出CPU与外设的数据传送方式（二）查询传送
9、CPU需要检测外设的状态（即握手信号的联络），只有外设条件满足时才传送数据，否则继续检测，直到满足。 输入状态判断传输数据不满足条件满足条件通常接口电路中用状态端口的某一位或某几位表示外设的状态。如果外设工作情况无法预先知道或无规律，一般采用查询或中断工作方式优点：可解决速度匹配问题，优点：可解决速度匹配问题，电路和程序都比较简单。电路和程序都比较简单。缺点：缺点：CPU检查外设状态，需检查外设状态，需要占用大量要占用大量CPU时间，影响系时间，影响系统效率。统效率。数字量输入输出数据缓冲器数据缓冲器(输入端口输入端口)状态缓冲器状态缓冲器（输入端口）（输入端口）输输入入设设备备数据端口读选通
10、数据端口读选通状态端口读选通状态端口读选通DB(数据、状态数据、状态)锁锁存存器器输入数据输入数据输入选通输入选通RQD5VREADYD0CPU与外设的数据传送方式数字量输入输出CPU与外设的数据传送方式1.查询输入三态三态缓冲缓冲器器OE160HD7D0D0IOW地址地址译码译码器器A15A1CSA0IOR162H164HCEOCADCDB锁锁存存器器RQ CD+5V查询输入接口电路原理图查询输入接口电路原理图数字量输入输出CPU与外设的数据传送方式2.查询输出输出选通输出选通数据锁存器数据锁存器（输出端口）（输出端口）状态缓冲器状态缓冲器(输入端口输入端口)输输出出设设备备RQD5VDB（
11、数据、状态）（数据、状态）BUSY(1bit)ACK状态端口读选通状态端口读选通数据端口写选通数据端口写选通数字量输入输出CPU与外设的数据传送方式2.查询输出D7D0D0160HIOW地址地址译码译码器器A15A1CSA0162H164HRDYDB锁锁存存器器QCD+5VRCACKIOR外设外设数字量输入输出CPU与外设的数据传送方式（三）中断传送方式外设“准备好”后，向CPU发中断请求CPU响应请求，停止正在运行的程序，去执行请求处理处理完请求后，回到断点处继续执行数据交换在中断服务程序中完成优点：CPU主动查询变为被动中断，提高了系统效率缺点：需要专门的中断申请电路，程序设计复杂，不适合
12、对大量数据的传输。中断服务程序中断服务程序返回返回完成数完成数据交换据交换断点断点正常程序正常程序数字量输入输出CPU与外设的数据传送方式（四）（四）DMADMA方式（方式（Direct Memory Access Direct Memory Access ）传统方式：传统方式：DMADMA方式：方式： DMADMA方式适合大量数据高速传输。方式适合大量数据高速传输。例如：例如：DRAMDRAM刷新等刷新等优点：优点：速度高，不需要速度高，不需要CPUCPU参与。参与。缺点：缺点：硬件接口复杂，硬件接口复杂，DMACDMAC价格高。价格高。MEMCPUI/OMEMCPUI/ODMACDMADM
13、A控制器或控制器或DMADMA通道一般是通道一般是 82378237芯片芯片一片一片82378237有有4 4个通道，两片级连有个通道，两片级连有7 7个通道。个通道。数字量输入输出DBHOLDCPUHLDAABDMACMEMI/O请求响应CPU与外设的数据传送方式数字量输入输出DMACDMAC发存储器地址发存储器地址在在总线总线上传送数据上传送数据传送结束？传送结束？修改地址指针修改地址指针DMADMA结束，交还结束，交还总线总线权权CPUCPU允许释放允许释放总线总线，向，向DMACDMAC发出总线应答信号发出总线应答信号HLDAHLDADMACDMAC向向CPUCPU发总线申请发总线申请
14、HOLDHOLDY YN N数字量输入输出总线BUS一组信号线的集合系统与系统之间或系统内部各部件之间进行信息传输所必需的全部信号线的总和。总线的特性总线概述多信号源被分时复用由主设备控制数字量输入输出总线的分级总线概述片内总线系统级总线设备级总线数字量输入输出例：内部总线8位队位队列总线列总线总总线线控控制制逻逻辑辑内部总线内部总线16位位地址加法器地址加法器20位地位地址总线址总线16位位数数据据总总线线总总线线接接口口部部件件BIU123456指令队列指令队列CSDSSSESEU控控制制器器ALU暂暂 存存 器器标志寄存器标志寄存器执执行行部部件件EU通用寄存器通用寄存器AX AH AL
15、BX BH BLCX CH CLDX DH DL SP BP DI SI8088808880868086IP暂存器暂存器8 80 08 86 6总总总总线线线线总线概述数字量输入输出例：系统总线总线概述数字量输入输出例：设备级总线总线概述数字量输入输出总线标准：连接总线的接插件的几何尺寸、引脚排序、电路信号名称及其电气特性进行详细规定。IBM PC/XT总线ISA总线：Industry Standard ArchitectureEISA总线: Extend Industry Standard ArchitecturePC/104总线PCI总线:Peripheral Component Inte
16、rconnect系统总线标准数字量输入输出总线信号PC/XT及ISA总线与与CPU引引脚类似，脚类似，课堂自学课堂自学提问：CPU总线周期和DMA总线周期，IOR#、IOW#、MEMR#、MEMW#总线时序有何不同？AEN的作用是什么？uIBM PC/XTIBM PC/XT总线信号总线信号数字量输入输出总线周期指令周期：CPU执行一条指令的时间总线周期：系统总线信号按一定规律实现一种基本操作的过程PC/XT及ISA总线数字量输入输出PC总线 存储器读周期PC/XT及ISA总线数字量输入输出PC总线 存储器写周期PC/XT及ISA总线数字量输入输出PC总线 I/O端口读周期时序PC/XT及ISA
17、总线数字量输入输出PC总线 I/O端口写周期时序PC/XT及ISA总线数字量输入输出DMA启动存储器读I/O写周期时序PC/XT及ISA总线封锁封锁CPUCPU对总线的控制对总线的控制打开打开DMACDMAC对系统地址和对系统地址和控制总线的通道控制总线的通道锁存被响应锁存被响应的的IOIO端口端口数字量输入输出DMA启动I/O读存储器写周期时序PC/XT及ISA总线数字量输入输出总线信号与接口的连接数据信号的连接数据信号的连接控制信号的连接（控制信号的连接（IORIOR、IOWIOW和和AENAEN）地址信号的连接地址信号的连接I/OI/O地址空间采用分片管理的方法地址空间采用分片管理的方法
18、 芯片地址和片内地址合起来决定芯片地址和片内地址合起来决定I/OI/O空间的物理地址空间的物理地址地址译码采用部分译码的方法地址译码采用部分译码的方法 用用A15A15A0A0管理管理I/OI/O空间，共空间，共2 21616个物理地址个物理地址 一般只用一般只用A9A9A0A0，共，共2 21010个物理地址，有个物理地址，有6464个地址重叠区个地址重叠区 数字量输入输出PC/XT的端口地址端口地址分配端口地址分配A9A9A0A0寻址寻址1KB1KB地址空间，地址范围是地址空间，地址范围是0000003FFH3FFH前前512512个地址（个地址（0000001FFH1FFH）被主板的）被
19、主板的I/OI/O口使用；口使用；后后512512个地址（个地址（2002003FFH3FFH）为扩展槽中的）为扩展槽中的I/OI/O通通道使用，包括一些标准外部设备道使用，包括一些标准外部设备端口地址译码端口地址译码数字量输入输出I/O端口的地址分配举例【例】设计端口地址为218H的译码电路分析：分析：CPU执行IN/OUT指令时，发出端口的地址信号 MOV DX, 218H IN AL, DX 或 OUT DX, AL对应218H端口的地址信号为（只取A9A0）： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信号) 1 0 0 0 0 1 1 0 0 0 B 2 1
20、8 H只要满足此地址取值的译码电路均可数字量输入输出利用门控电路译码电路部分满足：译码电路部分满足：只当地址信号只当地址信号A9 A0为为：A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0即即218H时，输出时，输出“0 ” ，使使I/O接口的接口的CS有效，否则有效，否则输出输出“1 ”， 使使I/O接口的接口的CS无效无效地地址址重重叠叠：6464个个地地址址重重叠叠区区 ， 如如 218， 618, A18，E18 等等等等数字量输入输出利用门控电路和译码器当当端端口口地地址址信信号为：号为：A9 A8 A7 A6 A5 A4 A3 A2
21、 A1 A0 1 0 0 0 0 1 1 0 0 0即即 218H时时,Y0输输出出0，I/O接接口的口的CS有效有效数字量输入输出【问问1 1】 Y1 Y1 Y7 Y7 译出的端口地址各是多少？译出的端口地址各是多少？【问问2 2】将将A0A0与与A2A2位位置置互互换换，Y0Y0 Y7 Y7 译译出出的的端端口口地地址址各各是是多少？多少？【问问3 3】若若该该I/OI/O接接口口芯芯片片有有4 4个个端端口口，地地址址分分别别为为218H218H21BH21BH，译码电路如何设计？，译码电路如何设计？【答1】 Y1Y7 译出的端口地址分别是219H21FH。【答2】将A0与A2位置互换Y
22、0Y7 译出的端口地址分别是218H、21CH、21AH、21EH、219H、21DH、21BH和21FH。利用门控电路和译码器数字量输入输出接口应用举例MOV DX, 218HIN AL, DX数字量输入输出MOVDX, 219HOUTDX, AL接口应用举例数字量输入输出接口应用举例甲甲乙乙查询，查询，BUSY=0BUSY=0时输出时输出DATA1DATA1用选通信号将数据锁存用选通信号将数据锁存D D触发器置触发器置1 1，BUSY=Q=1BUSY=Q=1，阻，阻止发送下一个数据止发送下一个数据查询，查询，D0=Q#=0D0=Q#=0时，表示数据准备好时，表示数据准备好CS1CS1选中数据端口选中数据端口OE#OE#，读入数据，读入数据D D触发器复位，触发器复位，Q#=0Q#=0，BUSY=Q=1BUSY=Q=1，可，可以发送下一个数据以发送下一个数据数字量输入输出CS1 EQU 284HCS2EQU 288HDELAYTIME EQU 3000MOV DX,CS1IN AL,DXMOV CX,DELAYTIMECHKS:MOV DX,CS0IN AL,DXAND AL, 1JZ DATINLOOP CHKSDATIN: MOV DX,CS1IN AL,DX接口应用举例
