计数器及其应用实验

上传人:cn****1 文档编号:569939187 上传时间:2024-07-31 格式:PPT 页数:6 大小:224KB
返回 下载 相关 举报
计数器及其应用实验_第1页
第1页 / 共6页
计数器及其应用实验_第2页
第2页 / 共6页
计数器及其应用实验_第3页
第3页 / 共6页
计数器及其应用实验_第4页
第4页 / 共6页
计数器及其应用实验_第5页
第5页 / 共6页
点击查看更多>>
资源描述

《计数器及其应用实验》由会员分享,可在线阅读,更多相关《计数器及其应用实验(6页珍藏版)》请在金锄头文库上搜索。

1、1 学学习集成触集成触发器构成器构成计数器的方法。数器的方法。2 掌握中掌握中规模集成模集成计数器的使用方法及功能数器的使用方法及功能测试方法。方法。实验六、实验六、计数器及其应用计数器及其应用 一、实验目的:一、实验目的:1. 数字数字电路路实验箱。箱。2. 双双D触触发器器74LS74(两片)两片) 同步十同步十进制可逆制可逆计数器数器74LS192 四二四二输入与非入与非门74LS00(CC4011)。)。二、实验仪器及元器件:二、实验仪器及元器件:三、实验原理三、实验原理1、74LS74(双双D触发器触发器)特点:特点:(1)单输入端的双单输入端的双D触发器。触发器。(2)它们都带有直

2、接置)它们都带有直接置0端端RD和直接置和直接置1端端SD,为低电平有效。为低电平有效。(3)为)为TTL边沿边沿触发器,触发器,CP上升沿触发。上升沿触发。 CP=CLK; RD=CLR; SD=PRE2、用用2个个上上升升沿沿触触发发的的D触触发发器器组组成成的的两两位位异异步二进制加法计数器。步二进制加法计数器。工作原理:工作原理:D触发器都接成触发器都接成T触发器。触发器。3、同步十进制可逆计数器、同步十进制可逆计数器74LS192LD置数端;置数端;CPU加计加计数端;数端;CPD减计数端;减计数端;CO非同步进位输出端;非同步进位输出端;BO非同步借位输出端;非同步借位输出端;D0

3、、D1、D2、D3计数器输入端;计数器输入端;Q0、Q1、Q2、Q3数据输数据输出端;出端;CR清除端清除端4、实现任意进制计数、实现任意进制计数有级联法、清零法、置数法等方法。有级联法、清零法、置数法等方法。四、实验内容:四、实验内容:1.用一片用一片74LS74(双(双D触发器)构成二位二进制触发器)构成二位二进制异步加法计数器,测试逻辑功能。异步加法计数器,测试逻辑功能。(1)将一片)将一片74LS74接成加法计数器。输入端接成加法计数器。输入端D1、D0接至逻辑开关输出插孔,将接至逻辑开关输出插孔,将CP端接单次脉冲源,输出端接单次脉冲源,输出端端Q1、Q0接逻辑电平显示插孔,接逻辑电

4、平显示插孔,VCC接高电平接高电平+5V。(2)清零后,逐个送入单次脉冲,观察并记录)清零后,逐个送入单次脉冲,观察并记录Q1、Q0状态。状态。(3)将单次脉冲改为)将单次脉冲改为1Hz的连续脉冲,观察的连续脉冲,观察Q1、Q0的状态。的状态。2、测试同步十进制可逆计数器、测试同步十进制可逆计数器74LS192的逻辑功能。的逻辑功能。3、用两片、用两片74LS192构成六十进制计数器。构成六十进制计数器。(个位个位10进制,十位进制,十位6进制)进制)五、注意事项:五、注意事项:实验中要使用到的芯片都必须要先检测其逻辑功能是实验中要使用到的芯片都必须要先检测其逻辑功能是否正常;还要检测脉冲源及输出指示是否正常。否正常;还要检测脉冲源及输出指示是否正常。六、实验报告六、实验报告1.画出实验线路图,记录整理实验现象及实验所得的有关画出实验线路图,记录整理实验现象及实验所得的有关波形,对实验结果进行分析。波形,对实验结果进行分析。2.总结使用集成计数器的体会。总结使用集成计数器的体会。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 资格认证/考试 > 自考

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号