《结构4总线和存储器结构课件》由会员分享，可在线阅读，更多相关《结构4总线和存储器结构课件（22页珍藏版）》请在金锄头文库上搜索。
1、第2章 数字信号处理器结构1、处理器（基本结构）2、指令控制单元与流水线3、处理单元与数据通道4 4、存储器结构、存储器结构5、Cache、VLIW结构、SIMD结构、中断机制、片上通用外设结构 BIT/TI1结构4总线和存储器结构1、总线和存储器访问需求l经典的FIR抽头延迟滤波器的乘法累加指令MAC对存储器的访问l读取指令l读取采样数据l读取滤波器系数l把数据写入存储器（下一抽头延迟线位置） BIT/TI2结构4总线和存储器结构2、冯诺曼结构和哈佛结构 BIT/TI3结构4总线和存储器结构2、冯诺曼结构和哈佛结构l冯诺曼结构l只有一个存储器空间，它通过一套总线（包括数据总线和地址总线）与处
2、理器内核相连接，程序和数据存放在同一存储空间。l总线带宽低l哈佛结构l指令存储空间和程序存储空间分离，采用两套独立的总线，一套连接程序存储器和处理器内核，另一套连接数据存储器和处理器内核l改进哈佛结构把存储空间分成3个独立空间 l现代DSPs为了方便用户，片外存储器使用冯诺曼结构，但片内存储器充分地利用哈佛结构 BIT/TI4结构4总线和存储器结构3、C2xx总线和片上存储器结构 改进型哈佛结构改进型哈佛结构三三套套内内部部总总线线1.程序程序读总线读总线2.数据数据读总线读总线3.数据数据写总线写总线可作程序存储器可作程序存储器可作数据存储器可作数据存储器BIT/TI5结构4总线和存储器结构
3、4、片上存储器类型l片上ROM/flash、SARAM、B0块DARAM可作为程序存储器lSARAM、B0B2块DARAM可作为数据存储器lSARAM是单访问存储器，在一个指令周期CPU只能对其进行1次访问lDARAM是双访问存储器，在一个指令周期CPU只能对其进行2次访问。 BIT/TI6结构4总线和存储器结构5、C3x总线和片上存储器结构 三块独立的三块独立的片上存储器片上存储器BIT/TI7结构4总线和存储器结构6、C6000存储器结构lC62xx DSPs片内集成了大容量存储器l分为程序区间和数据区间两个独立的部分l程序区间可以作为普通SRAM映射到存储空间，也可以作为高速缓存（cac
4、he）使用；l数据区间通过两套总线与处理器内核相连，在一个指令周期内不同Bank的数据存储器可同时被各访问一次。l C62xx处理器在一个指令周期内最多可对片内存储器进行3次访问。lC62xx处理器对存储器的管理和数据传输是由专门的控制器来完成的， BIT/TI8结构4总线和存储器结构6、C6000程序存储器结构程序存储器结构程序存储器结构BIT/TI9结构4总线和存储器结构6、C6000数据存储器结构数据存储器结构数据存储器结构BIT/TI10结构4总线和存储器结构7、提高存储器带宽技术l存储器带宽总是低于处理器对数据带宽的要求，这种差别甚至达到一个数量级l提高存储器的访问带宽，可以采用并行
5、访问、流水交叉访问等技术l使存储器带宽与总线带宽及处理器带宽相匹配 BIT/TI11结构4总线和存储器结构7、提高存储器带宽技术：并行访问BIT/TI12结构4总线和存储器结构7、提高存储器带宽技术：并行访问l并行访问存储器的存储器数据宽度与处理器数据宽度不一致，存在存储器访问冲突l取指令冲突：当作为程序存储器，读出的有一条转移指令，而且转移成功时，读取的其它指令将无效。l读数据冲突：一次并行读出的n个数据，并不一定都是需要处理的数据。l写数据冲突：当只需要写其中的某一个字，为不改变其它字的内容，需要先把其它字读出，与该字拼接，才能进行整个字的写入。l读写冲突：与一般存储器一样，不能同时对同一
6、存储器地址进行读和写。 BIT/TI13结构4总线和存储器结构7、提高存储器带宽技术：交叉访问l交叉访问存储器l由多个模块存储器组成，模块存储器连接到系统总线或开关网络上，通过对相邻模块存储器进行流水线访问，可以获得更高的存储器带宽。l主存储器地址分为二部分：模块地址和字地址（模块存储器地址）l二种交叉访问存储器l低位交叉访问存储器和高位交叉访问存储器，l在低位交叉存储器中，低位地址不同的存储单元分配在不同的存储器模块，使得连续地址的存储器访问顺序对不同模块流水进行，这样即使存储器模块的速度较低，但总存储器的访问速度可以很高。 BIT/TI14结构4总线和存储器结构7、提高存储器带宽技术：低位
7、交叉访问BIT/TI15结构4总线和存储器结构7、提高存储器带宽技术：高位交叉访问BIT/TI16结构4总线和存储器结构7、提高存储器带宽技术：交叉访问流水线BIT/TI17结构4总线和存储器结构7、提高存储器带宽技术：交叉访问例子lLDB/LDH/LDW/LDDW指令BIT/TI18结构4总线和存储器结构8、存储器的层次结构 BIT/TI19结构4总线和存储器结构9、存储系统原理 l一个处理器系统可以有多种存储器lCache、主存储器和外部存储器lSRAM、SBSRAM、DRAMl存储器在处理器系统任意组织是不能成为一个有效的存储系统l存储器系统l两个或两个以上速度、容量和价格各不相同的存储
8、器用硬件或（和）软件连接起来的对应用程序员透明、统一的一个数据和（或）指令存放系统，它的速度接近速度最快的存储器的速度，它的容量等于或接近容量最大的存储器的容量，它的单位容量价格接近容量最大的存储器的单位容量价格 BIT/TI20结构4总线和存储器结构9、存储系统原理 存储系统 存储器M1 （T1，S1，C1） 存储器M2 （T2，S2，C2） 存储器Mn （Tn，Sn，Cn） 当作系统，从外部看：当作系统，从外部看： 对应用程序员，存储系统透明、统一 存储访问周期 T min (T1,T2,Tn)存储系统容量 S max (S1,S2,Sn)单位容量价格 C min (C1,C2,Cn)图2-lll 存储系统原理 BIT/TI21结构4总线和存储器结构9、存储系统原理 BIT/TI22结构4总线和存储器结构
