《电子技术数字部分(155)课件》由会员分享，可在线阅读，更多相关《电子技术数字部分(155)课件（157页珍藏版）》请在金锄头文库上搜索。
1、电子技术数字部分(PPT155)电子技术数字部分电子技术数字部分前前进进绪绪 论论模模拟拟部部分分数数字字部部分分（点击进入有关部分）（点击进入有关部分）电电 子子 技技 术术退退出出第二编第二编 数字部分数字部分 返返回回第十章第十章 数字电路基础数字电路基础 第十一章第十一章 逻辑代数逻辑代数 第十二章第十二章 组合逻辑电路组合逻辑电路 第十三章第十三章 触发器触发器 第十四章第十四章 时序逻辑电路时序逻辑电路 前前进进第十五章第十五章 脉冲电路脉冲电路第十六章第十六章 数模与模数转换数模与模数转换退退出出第十章第十章 数字电路基础数字电路基础 数数字字信信号号、计计数数制制、逻逻辑辑关关
2、系系、基基本本数字电路数字电路逻辑门电路逻辑门电路本章主要内容：本章主要内容：返返回回前前进进10.1 10.1 数字电路概述数字电路概述1 1模拟信号与数字信号模拟信号与数字信号 模模拟拟信信号号是是指指模模拟拟自自然然现现象象（如如温温度度、光光照照等等）而而得得出出的的电电流流或或电电压压，一一般般是是连连续续、平平滑滑变变化化的的信信号号，也也可可能能断断续续变变化化，但但任任一一时时刻刻都都有有各各种可能的取值。种可能的取值。 在在时时间间上上和和取取值值上上都都是是断断续续的的，只只有有2 2个个取取值值：高电平、低电平，分别用数字高电平、低电平，分别用数字1 1、0 0表示。表示
3、。2 2数字电路数字电路 处处理理数数字字信信号号的的电电路路叫叫数数字字电电路路，又又叫叫逻逻辑辑电路。电路。 数数字字电电路路分分为为：（逻逻辑辑）门门电电路路（数数字字电电路路基基本本单单元元）、组组合合（逻逻辑辑）电电路路、时时序序（逻逻辑辑）电路等。电路等。 3 3数字电路特点数字电路特点 抗抗干干扰扰性性强强、性性能能稳稳定定、速速度度快快、精精度度高高、易于集成、成本低等。易于集成、成本低等。10.2 10.2 数制与码制数制与码制 1 1十进制（十进制（decimalsystem） 由由十十个个基基本本数数码码0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8
4、8、9 9，任意数字均由这十个基本数码构成。，任意数字均由这十个基本数码构成。2 2二进制（二进制（binarysystem） 由由两两个个基基本本数数码码0 0、1 1 ，任任意意数数字字均均由由这这两两个个基本数码构成。基本数码构成。 逢十进一、借一当十。逢十进一、借一当十。 逢二进一、借一当二。逢二进一、借一当二。 4 4十进制与二进制的互换十进制与二进制的互换（1 1）二二进进制制转换为转换为十十进进制制（数码乘权相加数码乘权相加 ） 整数整数转换：转换：小数小数转换：转换：（(0.0101)(0.0101)2 20202-1-1=12=12-2-2+02+02-3-3+12+12-4
5、-4(0.3125)(0.3125)1010混合混合转换转换（整数部分和小数部分分整数部分和小数部分分别转换别转换 ） (1011)(1011)2 212120 0+02+021 1+12+122 2+12+123 3(11)(11)1010 (1011.0101)(1011.0101)2 2(11.3125)(11.3125)1010 （2 2）十十进进制制转换为转换为二二进进制制十十进进制整数制整数转为转为二二进进制整数制整数 （1111）10 10 （10111011）2 2 十十进进制小数制小数转为转为二二进进制小数制小数 乘乘2 2取整、积为取整、积为0 0止、高位排列止、高位排列
6、除除2 2取余、商为取余、商为0 0止、低位排列止、低位排列 （0.110.11）10 10 （0.750.75）2 2 注意，有乘不尽的情况。如注意，有乘不尽的情况。如（0.30.3）1010（0.0100110.010011）2 2 混合转换混合转换：整数部分和小数部分分别转换。整数部分和小数部分分别转换。 5 5其他进制数其他进制数（1 1）八八进进制（制（octaloctal） 八个基本数八个基本数码码：0 0、1 17 7， 逢八逢八进进一、借一当八。一、借一当八。 （13651365）8 8（757757）1010 （16881688）1010（32303230）8 8 （2 2）
7、十六十六进进制（制（hexadecimalhexadecimal） 十六个基本数十六个基本数码码：0 0、1 1 9 9、A A、B B、C C、D D、E E、F F， 逢十六逢十六进进一、借一当十六。一、借一当十六。 八进制数与十进制数之间的转换类似于二进制。八进制数与十进制数之间的转换类似于二进制。 十六进制数与十进制数之间的转换类似于二进制。十六进制数与十进制数之间的转换类似于二进制。 （ 1369ADF1369ADF）1616（ 2035580720355807）1010 （ 966922966922）1010（BC10ABC10A）1616十六十六进进制数与二制数与二进进制之制之间
8、转换间转换方法方法 ： 十六进制转为二进制十六进制转为二进制将每位十六进制数均写将每位十六进制数均写成成4 4为二进制数（不足为二进制数（不足4 4位则在前面补位则在前面补0 0）。）。 二进制转为十六进制二进制转为十六进制从低位开始，每从低位开始，每4 4位位二进制数变成二进制数变成1 1位十六进制数（高位不足位十六进制数（高位不足4 4位则按实位则按实际大小转换）。际大小转换）。 （101000110001010101000110001010）2 2（518A518A）1616（A3B90A3B90）1616（1010001110111001000010100011101110010000
9、）2 26 6码制码制（1 1）二二进进制代制代码码（binary codebinary code） 将某种符号（数字、字母、数学符号等）用一串将某种符号（数字、字母、数学符号等）用一串按一定规律排列的二进制数码表示，这些二进制数码按一定规律排列的二进制数码表示，这些二进制数码称为二进制代码。称为二进制代码。 （2 2）几种几种BCDBCD码码二二进进制代制代码码的十的十进进制数制数码码 用用4 4位二进制码表示十个十进制数码。位二进制码表示十个十进制数码。 数码数码8421码码5421码码余余3码码格雷码格雷码00000000000110000100010001011000012001000
10、100101001030011001101100100401000100011101015010101011000011060110011010010111701110111101010008100010111011100191001110011001010权权84215421（3 3）ASCIIASCII代码（代码（ASCAmerican Standard ASCAmerican Standard Code for Information Interchange Code for Information Interchange 美国标准美国标准信息交换码）信息交换码） 用用8 8位二进制数来
11、表示位二进制数来表示256256个计算机常用符号的代码。个计算机常用符号的代码。00011110000111100000001000000010000111010001110101000000010000000010011000100110$00100100$001001000011101000111010011011101 011011101 ？00111111001111111111001011110010111100011111000111110110111101101110000011100000111000011110000111101011111010110001100000001
12、10000100110001100110001200110010200110010A01000001A01000001B01000010B01000010C01000011C01000011a01100001a01100001b01100010b01100010c01100011c011000110001100000011000000101010001010111001100 11001100 （4 4）补码）补码 补码的位数（二进制数码个数）由具体系统来规定。补码的位数（二进制数码个数）由具体系统来规定。 下面以下面以C C语言规定为例说明。语言规定为例说明。 整整数数（int int 数数
13、integerinteger）用用1616位位二二进进制制补补码码表示。其最高位是符号位表示。其最高位是符号位整数为整数为0 0、负数为、负数为1 1。 正正数数的的补补码码二二进进制制形形式式的的原原码码（十十进进制制数数化为二进制数）。如化为二进制数）。如2912729127： 0111000111000111 0111000111000111 负负数数的的补补码码绝绝对对值值的的二二进进制制形形式式，按按位位取取反反加加1 1。如如-29127-29127： 绝绝对对值值形形式式01110001110001110111000111000111，按按位位取取反反: : 1000111000
14、1110001000111000111000， 再再加加1: 1: 1000111000111001 1000111000111001 10.3 10.3 逻辑关系及逻辑门逻辑关系及逻辑门 1 1基本逻辑关系基本逻辑关系 只有三种基本逻辑关系。只有三种基本逻辑关系。 （1 1）与逻辑和与门与逻辑和与门 只只有有决决定定事事件件的的全全部部条条件件都都具具备备（成成立立）时时，事件才会发生，否则时间就不会发生。事件才会发生，否则时间就不会发生。 即即条条件件全全为为1 1时时，事事件件为为1 1，否否则则（只只要要有有一一个个或一个以上条件为或一个以上条件为0 0），事件为），事件为0 0。与逻
15、辑关系与逻辑关系 将将条条件件看看作作输输入入信信号号，事事件件结结果果看看作作输输出出信信号号，则与逻辑关系用如下电路则与逻辑关系用如下电路与门电路来实现。与门电路来实现。 与逻辑电路（与门）及与逻辑符号与逻辑电路（与门）及与逻辑符号來自來自3722中国最大的资料库下载中国最大的资料库下载输入输出之间全部的对输入输出之间全部的对应取值。应取值。全全1 1为为1 1，否则为，否则为0: 0: 与逻辑真值表与逻辑真值表输输入入信信号号输出信号输出信号ABCY00000010010001101000101011001111Y Y = = A AB BC C = = ABC ABC 与逻辑表达式与逻
16、辑表达式（2 2）或逻辑和或门或逻辑和或门 决决定定事事件件的的全全部部条条件件中中只只要要有有一一个个或或一一个个以以上上条条件件具具备备（成成立立）时时，事事件件就就会会发发生生，否否则则（条条件全部不具备）事件就不会发生。件全部不具备）事件就不会发生。 即即只只要要有有一一个个或或一一个个以以上上条条件件为为1 1时时，事事件件为为1 1，否则（条件为全，否则（条件为全0 0），事件为），事件为0 0。 与逻辑关系与逻辑关系或逻辑电路（或门）及或逻辑符号或逻辑电路（或门）及或逻辑符号全全0 0为为0 0，否则为，否则为1 1。 或逻辑真值表或逻辑真值表输输入入信信号号输出信号输出信号AB
17、CY00000011010101111001101111011111Y Y = = A A+ +B B+ +C C或逻辑表达式或逻辑表达式（3 3）非逻辑和非门非逻辑和非门 否否定定逻逻辑辑，条条件件满满足足时时间间不不发发生生，条条件件不不满满足足事件成立。事件成立。 Y = A Y = AAY01102 2复合逻辑关系复合逻辑关系 利利用用三三种种基基本本逻逻辑辑，可可以以组组合合成成多多种种其其他他逻逻辑辑称为复合逻辑。称为复合逻辑。 （1 1）与非逻辑与非逻辑几个变量先进行与运算，再进行非运算。几个变量先进行与运算，再进行非运算。 全全1 1为为0 0，否则为，否则为1: 1: 输输入
18、入信信号号输出信号输出信号ABCY00010011010101111001101111011110Y Y = = ABC ABC （2 2）或非逻辑或非逻辑几个变量先进行或运算，再进行非运算。几个变量先进行或运算，再进行非运算。 输输入入信信号号输出信号输出信号ABCY00010010010001101000101011001110全全1 1为为0 0，否则为，否则为1: 1: Y Y = = ABC ABC （3 3）异或逻辑异或逻辑两个变量进行如图所示运算：两个变量进行如图所示运算： 2 2输入、输入、1 1输出电路。输出电路。输入相同，输出为输入相同，输出为0 0，输入相反，输出为输入相
19、反，输出为1 1 Y Y = = ABAB = = ABAB + + AB AB A B Y A B Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0（4 4）与或非逻辑与或非逻辑 两组（或多组）输入变量先分别相与，与的结两组（或多组）输入变量先分别相与，与的结果再相或，最后再非。果再相或，最后再非。 Y Y = = AB+CD AB+CD （5 5）不同逻辑符号对比不同逻辑符号对比曾用符号通用符号国际符号 与 或 非 与非 或非 异或第十一章第十一章 逻辑代数逻辑代数 逻辑代数基本定律、逻辑函数化简逻辑代数基本定律、逻辑函数化简 本章主要内容
20、：本章主要内容：返返回回前前进进11.1 11.1 逻辑函数逻辑函数 1 1逻辑变量逻辑变量 取取值值只只能能是是1 1或或0 0的的（两两值值）变变量量叫叫逻逻辑辑变变量量。分分为为输输入入变变量量（表表示示逻逻辑辑条条件件的的量量）和和输输出出变变量量（表表示示逻逻辑辑结结果果的的量量）。逻逻辑辑变变量量一一般般用用大大写写字字目目表表示示，输输入入变变量量常常用用A A、B B、C C、D D、E E等等表表示示，输出变量常用输出变量常用Y Y、L L、Z Z表示。表示。 2 2逻辑函数逻辑函数逻辑函数即输入变量和输出变量之间的逻辑关系逻辑函数即输入变量和输出变量之间的逻辑关系. . 不
21、同的逻辑关系叫做不同的逻辑函数。不同的逻辑关系叫做不同的逻辑函数。3 3逻辑函数的表示方法逻辑函数的表示方法（1 1）逻辑式逻辑式 （2 2）真值表真值表 （3 3）逻辑图：用各种逻辑符号联接而成的电路图。逻辑图：用各种逻辑符号联接而成的电路图。 （4 4）卡诺图：卡诺（美）所发明的方格图。卡诺图：卡诺（美）所发明的方格图。 4 4函数各种表示方法之间的转换函数各种表示方法之间的转换（1 1）表达式）表达式 真值表真值表 方方法法将将输输入入全全部部取取值值代代入入表表达达式式，求求出出输输出出，填入表格。填入表格。 （2 2）真值表真值表 表达式表达式 方法方法输出为输出为1 1的全部输入量
22、的组合与项相或。的全部输入量的组合与项相或。 输入组合与项写法输入组合与项写法输入为输入为1 1，写成原变量形式；，写成原变量形式；输入为输入为0 0，写成反（非）变量形式。然后将这些单变量，写成反（非）变量形式。然后将这些单变量相与。相与。 （3 3）逻辑图逻辑图 表达式表达式 方法方法自输入端开始，依次写出每个门的输出。自输入端开始，依次写出每个门的输出。 （4 4）表达式表达式 逻辑图逻辑图 方方法法根根据据表表达达式式的的逻逻辑辑关关系系，选选择择相相应应的的门门，再将他们联接成电路。再将他们联接成电路。 11.2 11.2 逻辑代数逻辑代数 1 1基本规律基本规律（1 1）0101律
23、律 A0=0 A0=0A+1=1A+1=1A+0=AA+0=AA1=AA1=A（2 2）重叠律）重叠律 AA=A AA=AA+A=A A+A=A （3 3）互补律）互补律 AA=0 AA=0A+A=1 A+A=1 （4 4）非非律非非律 A=A A=A（5 5）交换律）交换律 AB=BA AB=BAA+B=B+AA+B=B+A （6 6）结合律）结合律 A A（BCBC）= =（ABAB）C CA+(B+C)=(A+B)+CA+(B+C)=(A+B)+C（7 7）分配律）分配律 A(B+C)=A A(B+C)=A B+AB+A C C(A+B)(A+C)=A+BC(A+B)(A+C)=A+BC
24、 （8 8）吸收律）吸收律 A A + + A A B B = = A AA A (A(A + + B B )=)= A A（9 9）反演律（摩根定律）反演律（摩根定律） A A B = AB = A + + B BA A + + B = AB = A B B2 2常用公式常用公式（3 3）A B + A C + B C = A B + A CA B + A C + B C = A B + A C（1 1）A B + A B = AA B + A B = A （2 2）A + A B = A + BA + A B = A + B （4 4）A B + A C + B C D = A B + A
25、 CA B + A C + B C D = A B + A C 3 3基本规则基本规则（1 1）代入规则：将逻辑等式中某一变量用任意函）代入规则：将逻辑等式中某一变量用任意函 数式替代，等式仍成立。数式替代，等式仍成立。 （2 2）反演规则：对于任一函数式）反演规则：对于任一函数式Y Y，将其中的与号，将其中的与号 换成或号、或号换成与号，原变量换成非变换成或号、或号换成与号，原变量换成非变 量、非变量换成原变量，量、非变量换成原变量，1 1换成换成0 0、0 0换成换成1 1。由。由 此得到的是原函数的反函数（非函数）此得到的是原函数的反函数（非函数） （3 3）对偶规则：将函数）对偶规则：
26、将函数Y Y中的与号换成或号、或号中的与号换成或号、或号 换成与号，换成与号，1 1换成换成0 0、0 0换成换成1 1。由此得到的是。由此得到的是 原函数式的对偶式（对偶函数）原函数式的对偶式（对偶函数） 1 1逻辑式的代数法化简逻辑式的代数法化简 利利用用逻逻辑辑代代数数重重的的定定律律、公公式式进进行行化化简简。最最多多使使用用的的是是利利用用A+A=1A+A=1将将两两项项合合并并为为一一项项。必必要要是是利利用用摩摩根根定律将长非号变成短非号。有时利用定律将长非号变成短非号。有时利用A+A=AA+A=A补项。补项。 2 2逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 将将逻逻辑辑式式
27、转转变变为为卡卡诺诺图图，然然后后进进行行化化简简，最最后后再再转转变成简单的逻辑式。变成简单的逻辑式。 11.3 11.3 逻辑函数化简逻辑函数化简 （1 1）逻辑函数的最小项逻辑函数的最小项 在在多多变变量量函函数数的的某某项项中中，所所有有变变量量以以原原变变量量或或非非变变量量的的形形式式出出现现，且且仅仅出出现现一一次次，则则该该项项称称为为逻逻辑辑函函数数的最小项。的最小项。 n n变量函数有变量函数有2 2n n个最小项。个最小项。 最小项四种表示方式（以三变量函数最小项为例）：最小项四种表示方式（以三变量函数最小项为例）： 字母形式字母形式 二进制形式二进制形式 十进制形式十进
28、制形式 编号形式编号形式 A B C 0 0 0 0 m A B C 0 0 0 0 m0 0 A B C 1 0 1 5 m A B C 1 0 1 5 m5 5任意两个最小项之积等于任意两个最小项之积等于0 0。全部最小项之和等于。全部最小项之和等于1 1。 任意函数均可写成最小项之和的形式。任意函数均可写成最小项之和的形式。 如：如： Y = A B C + A B C + A B C Y = A B C + A B C + A B C = 001 + 011 + 110 = 1 + 3 + 6 = 001 + 011 + 110 = 1 + 3 + 6 = (1 = (1，3 3，6)
29、= m6)= m1 1 + m + m3 3 + m + m6 6非非最最小小项项化化成成最最小小项项 。方方法法是是：假假设设某某项项缺缺少少X X、Y Y、Z Z、，就就将将该该项项乘乘上上(X (X + + X)(Y X)(Y + + Y)(Z Y)(Z + + Z)Z)，乘乘开整理即可。开整理即可。（2 2）卡诺图卡诺图 卡卡诺诺图图是是一一种种填填有有函函数数最最小小项项的的方方格格图图，n n变变量量卡卡诺诺图图具具有有2 2n n个个填填有有函函数数最最小小项项的的方方格格，方方格格中中的的最最小小项项必必须须满满足足相相邻邻原原则则：相相邻邻方方格格中中的的最最小小项项，只只有
30、有一一个变量互为反变量。个变量互为反变量。 规定同一行或同一列两端方格是相邻项。规定同一行或同一列两端方格是相邻项。 几种卡诺图几种卡诺图：三变量卡诺图三变量卡诺图 四变量卡诺图四变量卡诺图 （3 3）逻辑函数）逻辑函数卡诺图卡诺图 首首先先将将逻逻辑辑式式写写成成最最小小项项形形式式，然然后后在在卡卡诺诺图图中中和和这这些些最最小小项项对对应应方方格格中中填填1 1，其其余余方方格格中中填填0 0或或空空方方格不填。由此得到逻辑函数的卡诺图表示形式。格不填。由此得到逻辑函数的卡诺图表示形式。 （4 4）逻辑函数的卡诺图化简逻辑函数的卡诺图化简 将逻辑式化成最小项形式；将逻辑式化成最小项形式；
31、 化出其卡诺图；化出其卡诺图； 画圈圈画圈圈2 2n n个相邻个相邻1 1方格；方格； 所所有有1 1方方格格必必须须分分别别用用不不同同的的圈圈圈圈住住，包包括括单单个个独立的独立的1 1方格。；方格。； 每每个个圈圈尽尽可可能能大大，圈圈中中可可包包括括已已用用过过的的1 1方方格格，但至少要有但至少要有1 1个新的个新的1 1方格；方格； 每每个个圈圈代代表表化化简简后后的的1 1项项，其其中中要要消消去去该该圈圈中中数数值值发发生生变变化化的的变变量量（2 2n n个个相相邻邻1 1方方格格圈圈要要消消去去n n个个变变量量），剩余变量相乘即为该化简项；，剩余变量相乘即为该化简项； 诸
32、化简项相加既是化简后的表达式。诸化简项相加既是化简后的表达式。 卡诺图化简举例卡诺图化简举例例例1 Y1 Y（A A，B B，C C）= A B C + A B C + A B C + A B C = A B C + A B C + A B C + A B C 卡诺图如右，化简结果为：卡诺图如右，化简结果为：Y=AB+BC+AC例例2 Y2 Y（A,B,C,DA,B,C,D）= = （0,1,2,3,5,7,8,9,10,11,13,150,1,2,3,5,7,8,9,10,11,13,15） 卡诺图如右，化简结果为：卡诺图如右，化简结果为：Y=B+D（5 5）具有无关项函数的化简具有无关项函
33、数的化简 在在函函数数中中，有有些些项项可可有有可可无无，并并不不影影响响函函数数值值，称称他们为无关项。他们为无关项。 在卡诺图中，用符号在卡诺图中，用符号表示无关项。化简时，将表示无关项。化简时，将它们当作它们当作1 1方格对待，可使结果更为简单。方格对待，可使结果更为简单。 例例2 Y(A,B,C,D)=(32 Y(A,B,C,D)=(3，5 5，7),7),无关项无关项d d(10,11,12,13,14,15) (10,11,12,13,14,15) 利用无关项利用无关项Y=BD+CD不利用无关项不利用无关项Y=ABD+BCD第十二章第十二章 组合逻辑电路组合逻辑电路 组合逻辑电路的
34、分析、设计组合逻辑电路的分析、设计 本章主要内容：本章主要内容：返返回回前前进进12.1 12.1 组合逻辑电路的设计组合逻辑电路的设计1 1设计步骤设计步骤（1 1）根据逻辑要求列出真值表；）根据逻辑要求列出真值表； （2 2）由真值表写出表达式；）由真值表写出表达式； （3 3）化简表达式（一般用卡诺图法化简）；）化简表达式（一般用卡诺图法化简）； （4 4）得到逻辑图。）得到逻辑图。2 2设计举例设计举例 某某产产品品有有A A、B B、C C、D D四四种种指指标标，其其中中A A为为主主指指标标。当当包包含含A A在在内内的的三三项项指指标标合合格格时时，产产品品属属正正品品，否否则
35、则为为废废品品。设设计计产产品质量检验器（用与非门实现）品质量检验器（用与非门实现）. . 用用Y Y表表示示产产品品。A A、B B、C C、D D为为1 1时时表表示示合合格格，为为0 0表示不合格。表示不合格。 真值表如右：真值表如右： ABCDY00000000100010000110010000101001100011101000010010101001011111000110111110111111用卡诺图化简用卡诺图化简 Y = ABD + ACD + ABC Y = ABD + ACD + ABC 化成与非形式：化成与非形式： Y = ABD ACD ABCY = ABD AC
36、D ABC作逻辑电路图：作逻辑电路图： 12.2 12.2 编码器和译码器编码器和译码器1 1编码器（编码器（Coder） 将将数数字字、字字母母、符符号号等等转转换换为为二二进进制制代代码码的的电电路路。本节以十进制数码本节以十进制数码84218421编码器为例。编码器为例。 电电路路构构成成设设想想：电电路路由由十十个个输输入入端端（分分别别代代表表十十个个十十进进制制数数码码）、四四个个输输出出端端（分分别别到到表表四四位位84218421码码）构构成成。正正常常工工作作时时，只只能能有有一一个个输输入入端端输输入入信信号号（低低电电平平），其其余余输输入入端端均均无无信信号号（均均为为
37、高高电电平平），每次输入都对应一组输出代码。每次输入都对应一组输出代码。 设设输输入入端端为为S S0 0,S,S1 1,S,S2 2,S,S3 3,S,S4 4,S,S5 5,S,S6 6,S,S7 7,S,S8 8,S,S9 9 , ,输输出出端端为为D,C,B,AD,C,B,A，控控制制标标志志端端S(S=1S(S=1编编码码、S=0S=0不不编编码码) )，则真值表如下：则真值表如下： S9S8S7S6S5S4S3S2S1S0DCBAS1111111111000000111111111000001111111111010001121111111011001013111111011100
38、111411111011110100151111011111010116111001111101101711011111110111181011111111100019011111111110011 求出表达式后，得到如下电路：求出表达式后，得到如下电路： 集成集成编码器（以编码器（以74147为例为例） 1 1、2 2、3 3、4 4、1111、1212、1313为为数数码码输输入入端端（低低电电平平有有效效），6 6、7 7、9 9脚脚为为编编码码输输出出端。端。5 5、1414、1515为控制端。为控制端。 2 2译码器（译码器（Encoder） 将编码变成原始符号并显示出来的电路。将编
39、码变成原始符号并显示出来的电路。 （1 1）显显示示系系统统：真真空空数数码码管管、荧荧光光数数码码管管、七七段段数数码管、点阵显示等。码管、点阵显示等。 （2 2）七段数码管）七段数码管由由7 7个发光二极管构成，靠控制各段发光来显示数码。个发光二极管构成，靠控制各段发光来显示数码。7 7个发光二极管有共阴、共阳两种解法。个发光二极管有共阴、共阳两种解法。（3 3）8421BCD8421BCD码七段数码显示译码器真值表码七段数码显示译码器真值表 （4 4）8421BCD8421BCD码码七段数七段数码显码显示示译码译码器表达式器表达式 （5 5）8421BCD8421BCD码七段数码显示译码
40、器电路图码七段数码显示译码器电路图 集成集成译码器（以译码器（以74138为例为例） C C、B B、A A为为编编码码输输入入端端，0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7为为译译码码输输出出端端（根根据据CBACBA的的不不同同，某某一一输输出出端端为为低低电电平平），GAGA、GBGB、G1G1为控制端。为控制端。 12.3 12.3 加法器加法器1 1半加器半加器 只只考考虑虑加加数数，不不考考虑虑来来自自低低位位进进位位的的一一位位二二进进制制数加法电路。数加法电路。 （1 1）真值表）真值表（2 2）表达式）表达式（3 3）逻辑图逻辑图 F Fi i = A
41、= Ai iBBi i COCOi i = A = Ai i B Bi i 2 2全加器全加器 不仅考虑加数，还考虑了来自低位的进位。不仅考虑加数，还考虑了来自低位的进位。 （1 1）真值表）真值表（2 2）表达式）表达式（3 3）逻辑图逻辑图 F Fi i= A= Ai iBBi iCCi i COCOi i = A = Ai i B Bi i 3 3多位加法器多位加法器 由多个全加器连接而成。由多个全加器连接而成。 下图为下图为4 4位加法器位加法器4 44位集成加发器位集成加发器 利用利用4 4位加法器实现位加法器实现84218421码和余码和余3 3码的互相转换码的互相转换 余余3 3
42、码码比比84218421码码多多3 3，只只要要在在84218421码码上上加加上上00110011即即是是余余3 3码码。而而余余3 3码码减减去去3 3既既是是84218421码码。实实际际是是加加上上-3-3，即加上，即加上-3-3的补码的补码11011101。 12.4 12.4 数据选择器（数据选择器（MUXMUX） 数数据据选选择择器器是是多多输输入入、单单输输出出电电路路，即即同同时时有有多多个个数数据据输输入入，而而电电路路只只选选择择其其中中一一个个数数据据输输出出。其其中中，有有2 2n n个个数数据据输输入入，选选择择控控制制端端应应有有n n个个（n n位位）。数数据据
43、输输出出只只能能有有一一个个。以以8 8选选1 1 MUXMUX为例。为例。 1 1集成集成 8 8选选1 MUX1 MUX 其其中中，E=0E=0工工作作、E=1E=1不不工工作作；D D0 0DD7 7为为数数据据输输入入端端、CBACBA为选择控制端。为选择控制端。或或 Y=m Y=m0 0D D0 0+ m+ m1 1D D1 1+ m+ m2 2D D2 2+ m+ m3 3D D3 3+ m+ m4 4D D4 4+ m+ m5 5D D5 5+ m+ m6 6D D6 6 2 28 8选选1MUX1MUX逻辑图逻辑图3 3用用MUXMUX构成构成逻辑逻辑函数函数 由由Y Y =
44、= （m mi iD Di i）看看出出，适适当当控控制制D Di i=1=1或或0 0，可可得得到到由若干最小项组成的逻辑函数。由若干最小项组成的逻辑函数。 例：例：Y = A B + A B + CY = A B + A B + C化成最小项形式化成最小项形式Y=(0,1,3,5,6,7)Y=(0,1,3,5,6,7)使使D D2 2=D=D4 4=0 =0 、D D0 0=D=D1 1=D=D3 3=D=D5 5=D=D6 6=D=D7 7=1 =1 ，则则Y =Y =（0 0，1 1，3 3，5 5，6 6，7 7） 12.5 12.5 数值比较器数值比较器 1 1一位数值比较器一位数
45、值比较器（1 1）真值表）真值表输输入入输输出出ABFABFABFAB00001010101010011001（2 2）表达式）表达式 （3 3）逻辑电路逻辑电路 F FA AB B = A B = A B F FA AB B = A B = A B F FA AB B = A B + A B = A B + A B 2 2集成数集成数值值比比较较器器 其中其中，A A3 3A A2 2A A1 1A A0 0、 B B3 3B B2 2B B1 1B B0 0分别为四位二进制数。分别为四位二进制数。利用利用2 2个个4 4位比较器可构成位比较器可构成1 1个个8 8位比较器。位比较器。 3
46、3比比较较器的器的扩扩展展 其中其中， A A7 7A A6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0、 B B7 7B B6 6B B5 5B B4 4B B3 3B B2 2B B1 1B B0 0分分别为八位二进制数。别为八位二进制数。第十三章第十三章 触发器触发器 各种触发器电路、符号及逻辑关系各种触发器电路、符号及逻辑关系 本章主要内容：本章主要内容：返返回回前前进进13.1 13.1 基本基本RSRS触发器触发器 1 1电路电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 这种电路任一时刻的输出仅与当时的输入有关。这种
47、电路任一时刻的输出仅与当时的输入有关。 2 2逻辑功能（工作情况）逻辑功能（工作情况） 由由表表达达式式及及电电路路均均可可看看出出，无无论论触触发发器器原原来处于什么状态，现在立即有来处于什么状态，现在立即有: : （1）R=1，S=0Q=1，Q=01态态（2）R=0，S=1Q=0，Q=10态态（3）R=1，S=1保持原状态不变。保持原状态不变。（4）R=0，S=0禁止输入！逻辑混乱。禁止输入！逻辑混乱。3 3工作状态表及简单工作表工作状态表及简单工作表RSQnQn+1说说明明0100置置00110置置01001置置11011置置11100不不变变1111不不变变000禁禁止止001禁禁止止
48、RS状状态态01010111不不变变11禁禁止止4 4工作波形举例工作波形举例5 5电路特点电路特点 电路简单，但状态不易控制，变化无电路简单，但状态不易控制，变化无规律，还存在状态不定情况。规律，还存在状态不定情况。 13.1 13.1 基本基本RSRS触发器触发器 1 1电路电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 2 2逻辑功能（工作情况）逻辑功能（工作情况） 由由表表达达式式及及电电路路均均可可看看出出，无无论论触触发发器器原原来处于什么状态，现在立即有来处于什么状态，现在立即有: : （1）R=1，S=0Q=1，Q=01态态（2）R=0，S=1Q
49、=0，Q=10态态（3）R=1，S=1保持原状态不变。保持原状态不变。（4）R=0，S=0禁止输入！逻辑混乱。禁止输入！逻辑混乱。3 3工作状态表及简单工作表工作状态表及简单工作表RSQnQn+1说说明明0100置置00110置置01001置置11011置置11100不不变变1111不不变变000禁禁止止001禁禁止止RS状状态态01010111不不变变00禁禁止止4 4工作波形举例工作波形举例5 5电路特点电路特点 电路简单，但状态不易控制，变化无电路简单，但状态不易控制，变化无规律，还存在状态不定情况。规律，还存在状态不定情况。 13.2 13.2 同步同步RSRS触发器触发器 1 1电路
50、电路 由两只与非门构成。电路及逻辑符号如图由两只与非门构成。电路及逻辑符号如图 触发器状态受时钟脉冲信号触发器状态受时钟脉冲信号CPCP控制，变化有规律。控制，变化有规律。 2 2逻辑功能（工作情况）逻辑功能（工作情况）（1 1）CP=0CP=0，则，则 Q= Q= 1 Q= Q= 1 ，状态，状态Q Q不变。不变。 （2 2）CP=1CP=1，状状态态可能可能变变化。是否化。是否变变化由化由R R、S S决定。决定。 SnRnQnQn+1说说明明0100置置00110置置01001置置11011置置10000不不变变0011不不变变110禁禁止止111禁禁止止RS状状态态01110000不不
51、变变11禁禁止止3 3特征方程特征方程特征方程：特征方程：Q Qn+1 n+1 = S= Sn n + R + Rn nQ Qn n 约束条件：约束条件：S Sn nR Rn n = 0 = 0 4 4工作波形工作波形举举例例 5 5状态状态空翻空翻 空翻现象应避免。空翻现象应避免。 6 6电电路特点路特点 电路较简单，状态易控制，变化有规律，但存在电路较简单，状态易控制，变化有规律，但存在空翻现象及状态不定情况。空翻现象及状态不定情况。 13.3 13.3 主从主从RSRS触发器触发器 1 1电路电路 利利用用两两个个同同步步RSRS触触发发器器，一一个个作作为为主主触触发发器器，另另一一个
52、作为从触发器。个作为从触发器。 CP=1 CP=1期间，主触发器可期间，主触发器可以触发翻转，有确定的状以触发翻转，有确定的状态。从触发器保持状态不态。从触发器保持状态不变。从而触发器状态不变。变。从而触发器状态不变。不存在空翻问题。不存在空翻问题。 2 2逻辑功能（工作情况）逻辑功能（工作情况）（1 1）在）在CPCP由由0 0到到1 1时刻（时刻（CPCP后沿），从触发器可以后沿），从触发器可以触发翻转，状态由此时主触发器状态（即此时的触发翻转，状态由此时主触发器状态（即此时的R R、S S）决定）决定, ,逻辑状态与同步逻辑状态与同步RSRS触发器相同。触发器相同。 （2 2）CP=0C
53、P=0期间，主触发器保持状态不变，从而触期间，主触发器保持状态不变，从而触发器也保持状态不变。也不存在空翻问题。发器也保持状态不变。也不存在空翻问题。 3 3带预置端主从带预置端主从RS触发器触发器3 3带预置端主从带预置端主从RS触发器触发器置置0 0端端R Rd d和置和置1 1端端S Sd d，用于设置触发器的初始状态。，用于设置触发器的初始状态。 （1 1）置置0 0：Rd d = 0 ,S = 0 ,Sd d = 1 = 1 （利用低脉冲预置）（利用低脉冲预置）（2 2）置置1 1：Rd d = 1 ,S = 1 ,Sd d = 0 = 0 （利用低脉冲预置）（利用低脉冲预置） 初始
54、态置好后，预置端均应保持高电平，否则初始态置好后，预置端均应保持高电平，否则触发器一直处于预置的触发器一直处于预置的1 1态或态或0 0态而不能触发工作。态而不能触发工作。 但仍存在状态不定的问题。但仍存在状态不定的问题。 13.4 13.4 主从主从JKJK触发器触发器2 2逻辑功能（工作情况）逻辑功能（工作情况） CP=0 CP=0状态不变，状态不变，CP=1CP=1状态翻转（由此时状态翻转（由此时J J、K K决定）。电路属后沿触发。决定）。电路属后沿触发。 JK状状态态01010100不不变变11翻翻转转解决了状态不定现象。解决了状态不定现象。也有前沿翻转的也有前沿翻转的JKJK触发器
55、。触发器。 3 3工作波形举例工作波形举例也有前沿翻转的也有前沿翻转的JKJK触发器。触发器。 13.5 13.5 主从主从D D触发器触发器 属前沿触发工作方式。属前沿触发工作方式。 D状状态态001113.6 T13.6 T触发器触发器有前沿、后沿两种触发工作方式。有前沿、后沿两种触发工作方式。 D状状态态0不不变变1翻翻转转13.7 13.7 几种触发器的转换几种触发器的转换1 1. . JK JK触发器转成触发器转成D D触发器触发器 1 1. . JKJK触触发发器器转转成成T T触触发发器器 第十四章第十四章 时序逻辑电路时序逻辑电路 寄存器、计数器等寄存器、计数器等 本章主要内容
56、：本章主要内容：返返回回前前进进14.1 14.1 寄存器（寄存器（RegisterRegister） 用用来来存存放放数数据据。是是计计算算机机和和其其他他数数字字系系统统中中用用来存放代码或数据的部件。来存放代码或数据的部件。 这这种种电电路路任任一一时时刻刻的的输输出出不不仅仅与与当当时时的的输输入入有有关，还与电路的初始状态有关。关，还与电路的初始状态有关。 触触发发器器可可存存放放1 1位位二二进进制制数数，寄寄存存器器则则是是将将多多个个触触发发器器联联接接起起来来，以以存存放放多多位位二二进进制制数数据据。因因为为计计算算机机等等存存储储器器内内部部存存储储的的都都是是一一系系列
57、列二二进进制制数数实为各种符号（如字母、数字、汉字等）的代码。实为各种符号（如字母、数字、汉字等）的代码。 1 1寄存器的分类寄存器的分类 根根据据工工作作情情况况，分分为为数数码码寄寄存存器器和和移移位位寄寄存存器器两两大大类类。前前者者写写入入数数据据时时多多位位数数据据同同时时存存入入寄寄存存器器，而而后后者则可以一位一位存入，且数据可以左右移动。者则可以一位一位存入，且数据可以左右移动。 寄寄存存器器工工作作时时，数数据据可可以以串串行行写写入入（输输入入）/ /并并行行写写入入，串串行行读读出出（输输出出）/ /并并行行读读出出。因因此此，寄寄存存器器有有并并行行输输入入并并行行输输
58、出出、并并行行输输入入串串行行输输出出、串串行行输输入入并并行行输输出出、串串行行输输入入串串行行输输出出四四种种等等工工作作方式。方式。 2 2数码寄存器数码寄存器 四四位位数数码码寄寄存存器器由由四四个个D D触触发发器器构构成成（也也可可由由其其他他触发器构成）。触发器构成）。 待待存存数数据据自自A A3 3 A A2 2 A A1 1 A A0 0 端端写写入入，寄寄存存控控制制端端的的高高脉脉冲控制寄存器完成寄存工作冲控制寄存器完成寄存工作单拍寄存。单拍寄存。 新数据寄存时。无论原寄存器中是否存有数据，新新数据寄存时。无论原寄存器中是否存有数据，新数据均将其冲走。数据均将其冲走。A
59、 A3 3 A A2 2 A A1 1 A A0 0撤去后，数据仍存储在撤去后，数据仍存储在寄存器中，可由寄存器中，可由Q Q3 3Q Q2 2Q Q1 1Q Q0 0端读出所存储的数据。端读出所存储的数据。 这种工作方式属于并行输入这种工作方式属于并行输入并行输出方式。并行输出方式。 4 4位集成寄存器位集成寄存器74LS17574LS175如图所示：如图所示： 3 3移位寄存器移位寄存器 数据采用串行输入，用数据采用串行输入，用4 4拍来寄存。拍来寄存。 （1 1）左移寄存器）左移寄存器 首先清零。首先清零。 4 4位位待待存存数数据据由由“串串行行输输入入”端端分分别别做做4 4次次单单
60、数数据据输输入入，每每次次输输入入进进行行一一次次寄寄存存（共共来来4 4个个高高脉脉冲冲），则则该该数数据据向向左左移移动动。共共进进行行4 4次次移移位位寄寄存存（数数据据向向左左移移动动4 4次），完成次），完成4 4位数据的寄存。位数据的寄存。 工作波形图：工作波形图： 读读数数时时可可采采取取并并行行输输出出及及串串行行输输出出两两种方式。种方式。 （2 2）右移寄存器）右移寄存器 将左移寄存器反过来联接即可。将左移寄存器反过来联接即可。 读数时同样可采取并行输出及串行输出两种方式。读数时同样可采取并行输出及串行输出两种方式。 （3 3）双向移位寄存器（可逆移位寄存器）双向移位寄存器
61、（可逆移位寄存器）可方便地进行左移、右移及数码寄存（不移）工作。可方便地进行左移、右移及数码寄存（不移）工作。 S=0S=0，为左移寄存方式，为左移寄存方式，S=1S=1，为右移寄存方式，为右移寄存方式 。 （4 4）循环寄存器）循环寄存器 有有时时要要求求在在移移位位过过程程中中数数据据不不要要丢丢失失，仍仍然然保保持持在在寄寄存存器器中中，这这只只需需将将移移位位寄寄存存器器最最高高位位的的输输出出与与最最低位的输入连起来即可，由此构成循环寄存器。低位的输入连起来即可，由此构成循环寄存器。 利用利用4 4位寄存器构成位寄存器构成8 8位、位、1616为、为、3232位寄存器。位寄存器。 （
62、4 4）寄存器有关问题）寄存器有关问题 利利用用移移位位寄寄存存器器还还可可实实现现二二进进制制数数的的乘乘除除法法运运算算：左左移移一一次次就就对对所所存存储储数数进进行行了了一一次次乘乘2 2运运算算；右右移移一一次就对所存储数进行了一次除次就对所存储数进行了一次除2 2运算；运算； 计算机存储单元计算机存储单元 英文字母等英文字母等256256个常用字符，每个字符占用个常用字符，每个字符占用1B1B（1 1个存储单元个存储单元88位寄存器），位寄存器），1 1个汉字占用个汉字占用2B2B。 8 8位寄存器是各种计算机存储单元的一个基本单位寄存器是各种计算机存储单元的一个基本单位位字节字节
63、bytebyte，也叫，也叫1 1个基本存储单元。还有较个基本存储单元。还有较大存储单大存储单 1byte=8bit 1K(Kilo)=1024byte 1byte=8bit 1K(Kilo)=1024byte 1M(Million)=1024K 1G(Giga)=1024M 1M(Million)=1024K 1G(Giga)=1024M 注：注： 1024=2 1024=21010 计算机内部运算计算机内部运算 计算机中的加、减、乘、计算机中的加、减、乘、除等运算都是利用寄存器、除等运算都是利用寄存器、加法器等进行的。如示意加法器等进行的。如示意图。其中，减法实际上是图。其中，减法实际上是
64、补码相加，而乘法则是多补码相加，而乘法则是多次相加，除法则是多次相次相加，除法则是多次相减。减。 14.2 14.2 计数器计数器 计数器是可以记录输入时钟脉冲的个数的电路。计数器是可以记录输入时钟脉冲的个数的电路。 计计数数器器不不仅仅可可以以计计数数，还还可可以以计计时时、分分频频等等。几几乎乎在所有数字电路中都要用到。在所有数字电路中都要用到。 计数器由若干个触发器（多为计数器由若干个触发器（多为JKJK触发器）构成。触发器）构成。 1 1计数器分类计数器分类 （1 1）按工作方式来分）按工作方式来分同步计数器：同步计数器：所有触发器在时钟脉冲作用下同时所有触发器在时钟脉冲作用下同时 （
65、同步）工作。（同步）工作。异步计数器：异步计数器：所有触发器在时钟脉冲作用下不同所有触发器在时钟脉冲作用下不同 时（异步）工作。时（异步）工作。 （2 2）按计数增减来分按计数增减来分 加（法）计数器：加（法）计数器：计数逐渐递增。计数逐渐递增。减（法）计数器：减（法）计数器：计数逐渐递减。计数逐渐递减。 （3 3）按计数进制来分按计数进制来分 二进制计数器、十进制计数器、其他进制计数器。二进制计数器、十进制计数器、其他进制计数器。2 2异步二进制计数器（模异步二进制计数器（模2n） （1 1）异步二进制加法计数器异步二进制加法计数器 工作情况：工作情况： J J0 0=K=K0 0=1=1、
66、CPCP0 0=N=N，J J1 1=K=K1 1=1=1、CPCP1 1=Q=Q0 0，J J2 2=K=K2 2=1=1、CPCP2 2=Q=Q1 1 工作时首先必须清零。工作时首先必须清零。 由由于于J Ji i=K=Ki i=1=1，FFFFi i的的状状态态在在CPCPi i的的每每一一个个后后沿沿均均翻翻转转。首首先先FFFF0 0工工作作，之之后后FFFF0 0引引起起FFFF1 1工工作作，再再之之后后FFFF1 1引引起起FFFF2 2工工作作，最最后后FFFF2 2引引起起FFFF3 3工工作作。属属异异步步工工作方式。作方式。 工作波形图及工作状态表工作波形图及工作状态表
67、0000100120103011410051016110711180009001NQ2Q1Q0 该计数器只能计该计数器只能计8 8（2 2 3 3）个数（）个数（0707），）， 且计数按加法进行。且计数按加法进行。属模属模2 2n n计数器（模计数器（模8 8）。）。 （2 2）异步二进制减法计数器异步二进制减法计数器 工作情况工作情况( (工作时首先必须清零工作时首先必须清零) )工工作作波波形形图图及及工工作作状状态态表表J J0 0=K=K0 0=1,CP=1,CP0 0=N=NJ J1 1=K=K1 1=1,CP=1,CP1 1=Q=Q0 0J J2 2=K=K2 2=1,CP=1,
68、CP2 2=Q=Q1 1 0000111121103101410050116010700180009111NQ2Q1Q0 该计数器只能计该计数器只能计8 8个数（模个数（模2 2n n ），且计数），且计数按减法进行。按减法进行。 （3 3）异步加减可逆计数器异步加减可逆计数器 控制端控制端X=0X=0为减法计数、为减法计数、X=1X=1为加法计数。为加法计数。 3 3同步模同步模2n计数器计数器 （1 1）同步模同步模8加法计数器加法计数器J0=K0=1，CP0=N，J1=K1=Q0 ， CP1=N ，J2=K2=Q0Q1，CP2=N，由由于于CP0=CP1=CP2=CP3=N，则则在在计计
69、数数脉脉冲冲N后后沿沿，所所有有触触发发器器状状态态均均可可能能翻翻转转，但但FF0每每次次都都要要翻翻转转，FF1、FF2翻翻转转的的条条件件是是其其所所有有低低位位触触发发器器的的状状态态均均位位1态态（Q=1），使得），使得Ji=Ki=1。 （1 1）同步模同步模8加法计数器加法计数器工作波形图及计数状态表工作波形图及计数状态表 0000100120103011410051016110711180009001NQ2Q1Q0 （3 3）同步加减可逆计数器同步加减可逆计数器0000111121103101410050116010700180009111NQ2Q1Q0 （2 2）同步模同步模8
70、减法计数器减法计数器X=1X=1，为加法计数器，为加法计数器，X=0X=0，为减法计数器。，为减法计数器。 4 4模非模非2n计数器计数器该计数器为同步模非该计数器为同步模非2 2n n （模（模5 5）加法计数器。）加法计数器。 NQ2Q1Q00000100120103011410050005 5十进制计数器十进制计数器 也也属属于于模模非非2 2n n 计计数数器器, ,不不过过所所计计数数是是1010个个8421BCD8421BCD码码故称为十进制计数器。故称为十进制计数器。 （1 1）同步）同步十进制加计数器十进制加计数器J0=K0=1J1=Q0Q3K1=Q0J2=K2=Q0Q1J3=
71、Q0Q1Q2K3=Q0CP0=CP1=CP2=CP3=N 那那么么，FFFF0 0在在N N后后沿沿每每次次都都翻翻转转，FFFF1 1在在N N的的后后沿沿受受Q Q0 0Q Q3 3 、Q Q0 0控控制制，FFFF2 2在在N N的的后后沿沿受受Q Q0 0Q Q1 1控控制制，FFFF3 3在在N N的后沿受的后沿受Q Q0 0Q Q1 1Q Q2 2 、Q Q0 0控制。控制。 工作波形图及计数状态表工作波形图及计数状态表 00000NQ2Q2Q1Q0100012001030011401005010160110701118100091001100000110001 FFFF0 0在在
72、N N后后沿沿每每次次都都翻翻转转，FFFF1 1在在Q Q0 0的的后后沿沿Q Q3 3=0=0时时翻翻转转、Q Q3 3=1=1时时状状态态为为0 0，FFFF2 2在在Q Q1 1的的后后沿沿每每次次都都翻翻转转，FFFF3 3在在Q Q0 0的的后后沿沿Q Q1 1Q Q2 2=1=1时时翻翻转转、Q Q1 1Q Q2 2=0=0时时状状态态为为0 0。工工作波形图及计数状态表与同步计数器相同。作波形图及计数状态表与同步计数器相同。 （2 2）异步）异步十进制加计数器十进制加计数器6 6集成计数器集成计数器 如如图图所所示示T4290T4290芯芯片片，使使用用时时将将CP0CP0作作
73、为为时时钟钟端端、CP1CP1必必须须接接Q Q0 0。最最多多可可计计1010个个数数，并并且且，适适当当控控制制置置9 9端端S91S91、S92S92和和置置0 0端端R01R01、R02R02（这这4 4个个端端口口不不受受时时钟钟的的影影响响），可可构构成成模模M10M10的的计计数数器器，而且，多个芯片相联可构成任意进制计数器。而且，多个芯片相联可构成任意进制计数器。 （1）集成计数器）集成计数器T4290（2）用）用T4290构成构成8进制计数器进制计数器（3）用）用T4290构成构成60进制计数器进制计数器 采用采用2 2片片T4290T4290相联。个位联成十进制计数器，相联
74、。个位联成十进制计数器，十位联成六进制计数器。十位联成六进制计数器。 第十五章第十五章 脉冲电路脉冲电路 脉冲概念、脉冲的变换、脉冲的产生脉冲概念、脉冲的变换、脉冲的产生 本章主要内容：本章主要内容：返返回回前前进进16.1 16.1 脉冲概念脉冲概念 脉冲信号是指既非直流又非正弦的信号。如矩脉冲信号是指既非直流又非正弦的信号。如矩形波、三角波、锯齿波等。形波、三角波、锯齿波等。 1. 1. 脉冲分类脉冲分类 根据波形的不同，分为如下几类：根据波形的不同，分为如下几类： 1.1.脉冲概念脉冲概念关于脉冲的几个参数：关于脉冲的几个参数：脉冲幅度脉冲幅度Um：电压最大值电压最大值上升时间（前沿时间
75、）上升时间（前沿时间）tr：由由0.1Vm0.1Vm上升到上升到0.9Vm0.9Vm所所 需的时间需的时间 下降时间（后沿时间）下降时间（后沿时间）t t f f：由由0.9Vm0.9Vm下降到下降到0.1Vm0.1Vm所所 需的时间需的时间脉冲宽度脉冲宽度tw ：前后沿前后沿0.5Vm0.5Vm之间的时间之间的时间 脉冲周期脉冲周期T T：两相邻脉冲对应点之间的时间两相邻脉冲对应点之间的时间 占空比占空比D D：D = D = tw / / T T 16.2 16.2 脉冲变换脉冲变换 利用矩形波变换得到尖波、三角波、锯齿波等。利用矩形波变换得到尖波、三角波、锯齿波等。 1. 1. RC微分
76、电路微分电路 构成电路的条件是构成电路的条件是=RC=RC很小，很小，一般一般(1/51/10)t(1/51/10)t即可。即可。 利用电容的充放电过程，可将利用电容的充放电过程，可将矩形脉冲变换为尖脉冲。矩形脉冲变换为尖脉冲。 电路中，电路中，U UO O=U=Ui i-U-UC C，工作过程如图所示。，工作过程如图所示。 2. 2. RC积分电路积分电路 条件是条件是=RC=RC很大，很大， 一般一般10t10t即可。即可。可将矩形脉冲变换为锯齿脉冲。可将矩形脉冲变换为锯齿脉冲。 电路中，电路中，V Vo o = = V VC C ，工作过程如图所示。工作过程如图所示。 3. 3. 限幅（
77、削波）电路限幅（削波）电路 利利用用（理理想想）二二极极管管的的单单向向导导电电性性，将将波波形形的的任任意意部部分分削削去去，使使波波形形限限制制在在一一定定的的范范围围内内（保保留留需需要要的部分波形）。的部分波形）。 （1）单向限幅）单向限幅上限幅上限幅 （1）单向限幅）单向限幅下限幅下限幅 （2）双向限幅）双向限幅4. 4. 嵌位电路嵌位电路 利利用用电电容容的的充充放放电电原原理理，将将周周期期性性变变化化波波形形的的顶顶部或底部保持在某一确定的直流电平上。部或底部保持在某一确定的直流电平上。 （1）顶部嵌位在）顶部嵌位在0电平电平（2）顶部嵌位在）顶部嵌位在E0电平电平（3）顶部嵌
78、位在）顶部嵌位在E0电平电平16.3 16.3 脉冲的产生脉冲的产生 1.1.多谐振荡器多谐振荡器 无需外加触发信号，能周期性自动翻转、产生无需外加触发信号，能周期性自动翻转、产生一定幅值、一定周期的矩形脉冲。可由门电路或晶一定幅值、一定周期的矩形脉冲。可由门电路或晶体管构成。该电路没有稳态，只有两个暂稳态（体管构成。该电路没有稳态，只有两个暂稳态（1 1态态和和0 0态），始终在两个暂稳态之间翻转，从而输出矩态），始终在两个暂稳态之间翻转，从而输出矩形波。形波。 门电路构成的多谐振荡器门电路构成的多谐振荡器波形参数：波形参数：Um=UOHUOLT1=RCln（VDD/（VDDVth）T2=R
79、Cln（VDD/Vth）若若Vth=VDD/2，则则TRCln41.4RC1.1.单稳态触发器单稳态触发器 单稳态触发器只有一个稳态（多为单稳态触发器只有一个稳态（多为0 0态），在没态），在没有外界触发信号的作用时，触发器就一直保持该稳有外界触发信号的作用时，触发器就一直保持该稳态不变，在外接触发信号触发下，触发器状态翻转态不变，在外接触发信号触发下，触发器状态翻转为新态（暂稳态），但经过一段时间（该时间由触为新态（暂稳态），但经过一段时间（该时间由触发器及外界电路控制），又自动返回稳态。发器及外界电路控制），又自动返回稳态。 如图所示集成单稳态触如图所示集成单稳态触发器发器T1121T11
80、21， Q Q为输出端口，为输出端口，R Rextext/C/Cextext、C Cextext、R Rintint为外接电为外接电路端口，路端口，A A1 1、A A2 2、B B为触发信为触发信号输入端口号输入端口 芯片芯片R Rextext/C/Cextext、C Cextext端口必须接电阻及电容。电端口必须接电阻及电容。电阻可采用外接电阻，也可采用内接电阻，电容只能阻可采用外接电阻，也可采用内接电阻，电容只能采用外接。采用外接。 所所接接电电阻阻及及电电容容调调节节暂暂稳稳态态时时间间（脉脉冲冲宽宽度度）。如如典典型型值值tw=110ns=110ns，则则采采用用内内接接电电阻阻（R
81、 Rintint=2k=2k）时时C=80pFC=80pF，采采用用外外接接电电祖祖（此此时时管管脚脚R Rintint悬悬空空）时时，R=10 kR=10 k，C=100pFC=100pF。单稳态触发器应用举例单稳态触发器应用举例 可可用用预预定定时时、延延时时、消消除除噪噪声声等等。消消除除噪噪声声（干干扰、毛刺等）电路及工作波形图如图所示。扰、毛刺等）电路及工作波形图如图所示。 电电路路中中，单单稳稳态态触触发发器器的的脉脉宽宽应应大大于于噪噪声声宽宽度度而而小小于于有效信号宽度。有效信号宽度。 16.4 55516.4 555定时器定时器 1. 1. 555集成定时器集成定时器 Q Q
82、为输出端，为输出端，QQ为放电端，为放电端，resres为复位端，为复位端，V V1 1为控制电压端，为控制电压端，V V2 2为阈为阈值输入端，值输入端，V V3 3为触发输入端。为触发输入端。 利用利用555555定时器，接上少数元件，可方便地构成定时器，接上少数元件，可方便地构成各种定时、振荡电路。各种定时、振荡电路。 2. 2. 555定时器的应用定时器的应用（1）构成单稳态触发器）构成单稳态触发器 脉冲宽度脉冲宽度tw=RCln31.1RC（2）构成多谐振荡器）构成多谐振荡器脉冲周期脉冲周期T0.7(R1+2R2)C占空比占空比D=(R1+R2)/(R1+2R2)当当R2R1，D=1
83、/2方波。方波。第十六章第十六章 数模与模数转换数模与模数转换 数模转换、模数转换数模转换、模数转换 本章主要内容：本章主要内容：返返回回前前进进15.1 D15.1 D / / A A 转换转换 O O = = KK D Dn n 其中，其中，D Dn n为为n n位二进制数的十进位二进制数的十进制大小，制大小，K K为转换系数。为转换系数。 只只需需将将二二进进制制数数（或或代代码码）转转换换成成十十进进制制数数即即可可。这这样样，按按一一定定频频率率（波波特特率率 Baud Baud raterate）出出现现的数字信号就转变成了一定形状的的模拟信号。的数字信号就转变成了一定形状的的模拟
84、信号。 有如下几种转换电路：有如下几种转换电路： 1. 1. 权电阻权电阻D D / / A A转换器转换器 I I=I=I0 0+I+I1 1+I+I2 2+I+I3 3 =d=d0 0V VREFREF/2/23 3R+ dR+ d1 1V VREFREF/2/22 2R R + + d d2 2V VREFREF/2/21 1R+dR+d3 3V VREFREF/2/20 0R R =V=VREFREF(2(23 3d d3 3+2+22 2d d2 2+2+21 1d d1 1+2+20 0d d0 0）/2/23 3R=VR=VREF REF D D4 4/ / 2 24-14-1R
85、 R D D4 4为为4 4位二进制数的十进制数值。位二进制数的十进制数值。 对于对于n n位权电阻转换器位权电阻转换器 o o= = - - V VREFREFR Rf fD Dn n/2/2n-1n-1R R当当R Rf f = = R/2R/2时，时，o o= = - - V VREFREFD Dn n/2/2n n2. 2. 倒倒T T型电阻型电阻D D / / A A转换器转换器 I I=d=d3 3I/2+dI/2+d2 2I/4+dI/4+d1 1I/8 +I/8 + d d0 0I/16= DI/16= D4 4I/2I/24 4 =D=D4 4V VREFREF/2/24 4
86、R R o o= = - - V VREF REF D D4 4R Rf f/2/24 4R R 对于对于n n位数字量输入：位数字量输入： o o = = - - V VREF REF D Dn nR Rf f/2/2n nR R 当当R Rf f = = R/2R/2时，时，o o= = - - V VREFREFD Dn n/2/2n n 当然，要真正得到模拟信号，还需要对具有周期当然，要真正得到模拟信号，还需要对具有周期性保持形状的的信号进行滤波，已得到平滑的模拟信性保持形状的的信号进行滤波，已得到平滑的模拟信号。常用的滤波电路如图所示。号。常用的滤波电路如图所示。 15.2 A15.
87、2 A / / D D 转换转换 将模拟信号转换为数字信号要经过采样、保持、将模拟信号转换为数字信号要经过采样、保持、量化、编码四个步骤。量化、编码四个步骤。 1. A1. A / / D D转换步骤转换步骤采样：采样：在控制信号作用下，将模拟量每隔一定的时间在控制信号作用下，将模拟量每隔一定的时间抽取一次样值，使连续变化的模拟量变成断续变化的抽取一次样值，使连续变化的模拟量变成断续变化的模拟量。模拟量。 保持：保持：保持每次采样的量值不变，直到下次采样。保持每次采样的量值不变，直到下次采样。 量化：量化：将采样将采样- -保持后的电压化为某个规定单位的整保持后的电压化为某个规定单位的整数倍。
88、数倍。编码：编码：将量化值用二进制代码表示。将量化值用二进制代码表示。 2. 2. 采样和保持采样和保持 在在TWTW一个周期一个周期T Ts s中，中，为采样时间，为采样时间，T Ts s 为为保持时间。在采样过程中，电容保持时间。在采样过程中，电容C C迅速充满电，在保迅速充满电，在保持过程中，持过程中，A A2 2的高输入电阻使得的高输入电阻使得C C电压不变，一直到电压不变，一直到下次采样。采样下次采样。采样- -保持后的波形呈阶梯状。保持后的波形呈阶梯状。 3.3.量化和编码量化和编码（1 1）量化量化 将采样将采样- -保持后的电压化为某个规定单位保持后的电压化为某个规定单位S S
89、的整的整数倍，称之为量化。数倍，称之为量化。 量化后的值必须是整数量化后的值必须是整数K K，但采样所得的各电压，但采样所得的各电压值不一定都能被值不一定都能被S S整除，从而出现量化误差（不可避整除，从而出现量化误差（不可避免）。量化过程中必须将出现的小数化为整数。免）。量化过程中必须将出现的小数化为整数。 舍舍尾尾取取整整法法：V Vi i/S/S，舍舍去去小小数数部部分分，只只保保留留整整数数部分部分K K，K K就是量化值。就是量化值。 四四舍舍五五入入法法：V Vi i/S/S，小小数数部部分分四四舍舍五五入入得得到到整整数数K K，K K就是量化值。就是量化值。 3.3.量化和编码
90、量化和编码（2 2）编码编码 将改整数倍数值化为二进制代码的形式，称之将改整数倍数值化为二进制代码的形式，称之为编码。为编码。 将将K K用用二二进进制制代代码码表表示示，就就得得到到了了编编码码结结果果数数字信号。字信号。 由此，连续变化的模拟信号变成了断续变化的由此，连续变化的模拟信号变成了断续变化的数字信号（每隔数字信号（每隔TsTs时间出现一个数字信号时间出现一个数字信号值）。值）。 4. 4. A/D转化电路转化电路(以并行比较型以并行比较型A/D转换器为例转换器为例) 基准电压基准电压V VREFREF经经8 8个电阻分压，加到电压比较器个电阻分压，加到电压比较器C C1 1、C
91、C2 2、C C3 3、C C4 4、C C5 5、C C6 6、C C7 7的反向端上，电压依次为的反向端上，电压依次为V VREFREF/ / 1515、3V3VREF REF /15/15、5V5VREF REF /15/15、7V7VREF REF /15/15、9V9VREF REF /15/15、11V11VREF REF /15/15、13V13VREF REF /15/15，量化单位，量化单位S=2VS=2VREF REF /15/15，采用四，采用四舍五入量化法。模拟输入信号舍五入量化法。模拟输入信号I I决定了比较器的输决定了比较器的输出，比较器的输出又决定了出，比较器的输出又决定了D D触发器的输出触发器的输出Q Q，并且，并且，D D0 0=Q=Q7 7+ Q+ Q6 6Q Q5 5+ Q+ Q4 4Q Q3 3+ Q+ Q2 2Q Q1 1 、 D D1 1=Q=Q6 6 + Q+ Q4 4Q Q2 2 、 D D2 2=Q=Q4 4 。 谢谢 谢谢 大大 家家返返回回商丘师范学院商丘师范学院徐徐树树山山2005、5、15感谢观赏
