《可编程逻辑器件时序逻辑电路》由会员分享，可在线阅读，更多相关《可编程逻辑器件时序逻辑电路（11页珍藏版）》请在金锄头文库上搜索。
1、可编程逻辑器件时序逻辑电路Stillwatersrundeep.流静水深流静水深,人静心深人静心深Wherethereislife,thereishope。有生命必有希望。有生命必有希望实验目的 （1）了解时序逻辑电路的设计方法）了解时序逻辑电路的设计方法 （2）掌握集成计数器的级联方法）掌握集成计数器的级联方法 （3）掌握）掌握Quartus II软件中使用文本输入法和软件中使用文本输入法和原理图输入法进行电路设计和仿真原理图输入法进行电路设计和仿真预习要求（1）熟悉中规模集成芯片）熟悉中规模集成芯片74161的引脚排列和的引脚排列和逻辑功能逻辑功能（2）熟悉可编程时序逻辑设计的基本方法）熟
2、悉可编程时序逻辑设计的基本方法实验内容 利用利用VHDL语言编程实现语言编程实现60进制计数器的时序进制计数器的时序逻辑功能，进行软件仿真和硬件测试逻辑功能，进行软件仿真和硬件测试。报告要求1）VHDL描述描述74161的程序的程序2）仿真波形）仿真波形附录：Quartus II使用1、file/new建建VHDL文本文件，保存的同时新建文本文件，保存的同时新建一个工程，该工程名要和文件中的实体名相一一个工程，该工程名要和文件中的实体名相一致。致。2、Start compilation开始编译开始编译3、在、在file下新建波形文件用于仿真。下新建波形文件用于仿真。Insert/insert
3、node or bus/node find/list把把端口全部导入波形图中，保存波形文件。点击端口全部导入波形图中，保存波形文件。点击Start simulation,得结果。思考输入的不同进制得结果。思考输入的不同进制如何切换？如何切换？4、管脚锁定。输入输出端口配上实验板上、管脚锁定。输入输出端口配上实验板上FPGA的引脚，这是下载程序到实验板上的关的引脚，这是下载程序到实验板上的关键。键。芯片选择：芯片选择：EP3C16Q240C8思考：在做仿真时，思考：在做仿真时，Quartus提供了哪二种仿真？这二种仿真的区别，以及如提供了哪二种仿真？这二种仿真的区别，以及如何调用这二种仿真？何调用这二种仿真？试验箱LED电路图管脚锁定部件名称部件名称LED1LED2LED3LED4引脚名称引脚名称Pin_237Pin_238Pin_239Pin_240部件名称部件名称LED5LED6LED7LED8引脚名称引脚名称Pin_4Pin_5Pin_6Pin_9部件名称部件名称CLK1CLK2CLK3CLK4引脚名称引脚名称Pin_31Pin_33Pin_210Pin_212CLK1,CLK2: 50MHzCLK3,CLK4: 20MHz试验箱数码管电路图数码管管脚
