《集成电子技术基础教程：第3篇 第二章 集成逻辑门电路》由会员分享，可在线阅读，更多相关《集成电子技术基础教程：第3篇 第二章 集成逻辑门电路（56页珍藏版）》请在金锄头文库上搜索。
1、第二章第二章 集成逻辑门电路集成逻辑门电路本章讨论的是实现各种功能逻辑门的具体电子电路。如实现“与”逻辑功能的具体电路，“或非”逻辑功能的具体电路等等。由于“与”、“或”、“非”、“与非”、“或非”、“与或非”等逻辑功能已经了解。所以，我们只介绍两种主要的电路类型和结构。即电路的基本类型 、结构、定性的工作原理、电路的外特性、以及使用时的注意事项等。3.2.1 半导体器件的开关特性和开关电路一、半导体二极管的开关特性和开关电路“与”逻辑功能的二极管电路二、晶体三极管的开关特性和开关电路三、MOSFET管的开关特性和开关电路3.2.2 集成门电路的性能要求一、 电压传输特性TTL和CMOS门电路
2、电压传输特性CMOS是用NMOS和 PMOS组成的互补型的MOS电路。它在集成度、功耗、输出高低电平等方面，都比TTL优越，是目前集成电路的主流产品。TTL (TransistorTransistorLogic)门电路是指电路由晶体管晶体管组成的逻辑门电路。它是目前尚大量使用的一种中、小规模集成电路。二、输入和输出逻辑电平输入低电平VIL：输入低电平上限VILmax关门电平VOff，输入高电平VIH：输入高电平下限VIHmin开门电平Von三、开门电平Von和关门电平Voff四、输入信号噪声容限四、输入信号噪声容限它表征门电路的抗干扰能力强弱。在TTL驱动TTL集成门电路的情况下，串入两级门电
3、路之间噪声电压大小分低电平输入噪声容限和高电平输入噪声容限二种情况。驱动门负载门11VIH噪声电压NLVOLVOH+-VIn低电平输入噪声容限VNL：负载门输入低电平时高电平输入噪声容限VNH：负载门输入高电平时五、灌电流和拉电流负载（1）低电平输出特性灌电流负载驱动门输出低电平，输入低电平，负载电流流向驱动门（灌入）。如果负载门数增加，如果负载门数增加，IOL灌灌入的电流便增加，这促使入的电流便增加，这促使VOL电压升高，电压升高，T5将由饱和趋向放大，破坏逻辑关将由饱和趋向放大，破坏逻辑关系。系。因此，对负载应有一个限定值，VOL的上升有一个低电平上限值VOLmax规定，使用时不超过。所以
4、，驱动门数（扇出系数）由下式确定：（2）高电平输出特性 拉电流负载输出高电平VOH，负载门输入高电平。负载电流从驱动门流出（拉出）。如果负载门数增加，如果负载门数增加，IOH拉出的电流拉出的电流便增加，这使得输出高电平电压便增加，这使得输出高电平电压VOH会下降，最终破坏会下降，最终破坏逻辑关系。逻辑关系。所以，高电平输出时也规定了一个高电平下限值VOHmin 其负载门数为：扇出数以NOL为准六、六、 平均传输延迟时间平均传输延迟时间3.2.3 TTL系列集成门电路一、TTL集成与非门电路的结构和工作原理 TTL与非门典型电路如图所示，由四只晶体三极管组成。其中多发射管T1为输入级，T2为中间
5、级，T4、T5为输出级。工作原理：（1）当输入为低电平时“0”（VIL=0 . 3V） T1发射结正偏，VB1=0.3V+0.7V=1.0V T1深度饱和，VCES=0.1V，T2、T5截止。VCC经R2向T4提供基极电流 ，T4、D导电，输出高 电平TTL关门关门。（2）当输入为高电平时“1”（VIH=3 .6V）VCC通过R1使T1的b-c结、T2，T5的b-e结正偏，VB1=2.1VT1倒置、T2、T5饱和，输出为低电平VO=VOL0 . 3V， T4、D截止状态， TTL开门。（1）肖特基三极管抗饱和，提高电路的开关速度。（2）有源泄放电路加快T2、T5由饱和到截止的转换时间，目的还是
6、提高开关速度。（3）T4用二只三极管子复合提高电路的带负载能力（增大输出电流）。（4）输入增加了保护二极管（提高可靠性）。TTL门电路中的其它技术措施门电路中的其它技术措施改进后的电路和电压传输特性：二、TTL集电极开路“与非”门（OC门）输出高电平为外接的电源电压输出高电平为外接的电源电压VCCOC门的典型应用（1）输出可以直接连在一起，实现线与逻辑关系.一般TTL门输出不能直接接在一起。（2）实现两种逻辑电平的转换L1L2三. TTL 三态输出门使能控制端=0，三态门使能，即D1、D2截止，A和L实现了反相输出； =1，在A=0或1这二种情况下，D1始终导电，而T4、T5都截止，输出为高阻
7、态（禁止态）。三态门的应用广泛总线连接 双向传递数据连接真值表注意：三态输出门的注意：三态输出门的电路符号有多种电路符号有多种数据A输出L00101010高阻态111LA数据A输出L11110001高阻态003.2.4 CMOS集成门电路一、CMOS非门输入高电平 viVDD二、 CMOS与非门和或非门以此类推，在CMOS电路中，NMOS管既有串联，也有并联，对应的PMOS管有并联和串联的情况，实现更复杂的逻辑功能，如与或非门、异或门等。与非门或非门三、三、CMOS门电路的主要参数门电路的主要参数以5V电源电压时，CMOS和TTL参数之比较参数名称CMOS（4000系列） TTL（74LS系列
8、）VOH(min)/V4.62.7VOL(max)/V0.050.5IOH(max)/mA-0.51-0.4IOL(max)/mA0.518VIH(min)/V3.52VIL(max)/V1.50.8IIH(max)/uA0.120IIL(max)/mA-0.0001-0.4 -1.6(74系列)四、CMOS传输门它由NMOS 和PMOS管并联而成C和 为互补控制端令C和 控制电压分别为VDD和0V，输入电压从0VDD，当C=VDD、 =0时，在时，TN导电，在 时，TP导电；所以在 时二管同时导电，此时二管的导电沟道电阻并联，输入/输出间表现为低阻，输入信号传递到输出。Sd当C=0、 =VD
9、D时，TN和TP都截止，输入/输出为高阻态；1、TG门组成的单刀双掷和双刀双掷开关2、TG门用作信号双向传输：三态门三态门用作信号双向传输传输门用作信号双向传输3.2.53.2.5各类门电路应用时的注意事项各类门电路应用时的注意事项一、多余输入端的处理一、多余输入端的处理（1）对于与非门电路与非门电路：把多余输入端接正电源或者与有用端并联使用；（2）对于或非门电路或非门电路：把多余输入端接地或与有用端并联使用，通过电阻接地时，对TTL这只串联电阻阻值只能在500欧姆以下；特别注意特别注意：不能把多余输入端悬空。对TTL电路，悬空虽相当于高电平，但易引入干扰；对CMOS电路，悬空无电位，使相应管
10、子截止，破坏逻关系，也会引入干扰。&ABL&ABL“1”1ABL1ABL1ABLR500TTL1ABLRCMOS对于CMOS逻辑门电路，当输入端与地之间接有电阻时，不管是接大电阻还是小电阻，该端都相当于低电平（即地电位）;TTL门电路（74系列），当输入端与地之间接有电阻时，若该阻值大于1.4K 时，该端相当于高电平；若该阻值小于0.8K 时，该端相当于低电平。二、电源的去耦滤波滤除在脉冲工作时，产生的尖峰电流在电源内阻上产生的压降。在集成电路电源的引脚端加接一只 的电容器.C三、在连接二种不同种类的逻辑门电路，且当二种逻辑门电路的逻辑电平，驱动能力不一致时，它们之间应加接口电路。参数名称CM
11、OS（4000系列） TTL（74LS系列）VOH(min)/V4.62.7VOL(max)/V0.050.5IOH(max)/mA-0.51 4（HC系列列）-0.4IOL(max)/mA0.51 4（HC系列）8VIH(min)/V3.52VIL(max)/V1.50.8IIH(max)/uA0.120IIL(max)/mA-0.0001-0.4 -1.6(74系列)以5V电源电压时，CMOS和TTL参数之比较TTL电路驱动电路驱动CMOS电路时：电路时：TTL(74LS系列）输出高电平下限V OH(min)不满足CMOS（4000系列）电路的输入高电平下限V IH(min)要求接上拉电阻
12、RX 采用电平偏移门CC40109CMOS电路驱动电路驱动TTL电路时电路时：CMOS（4000系列）电路的最大灌电流不满足要求.采用CMOS驱动器（a）；同相电流放大器（b）集成门电路系列型号1、TTL逻辑电路系列74 标准系列74L 低功耗系列74H 高速系列74S 肖特基系列74LS74LS 低功耗肖特基系列低功耗肖特基系列74AS 先进的肖特基系列74ALS 先进的低功耗肖特基系列2、CMOS逻辑器件系列4000系列 标准系列74C系列 普通系列74HC/HCU/HCT 系列 高速系列74AC/ACT 系列 先进CMOS系列74HCT 74HCT 和和74ACT74ACT系列可直接与系
13、列可直接与TTLTTL相兼相兼容；容；74HC74HC能够直接驱动能够直接驱动TTLTTL电路，而电路，而TTLTTL电路却不能直电路却不能直接驱动接驱动74HC74HC与CPU、单片机接口：过去标准CMOS芯片由于传输延迟时间太长，不可能作为微机器的外围芯片，主要是用74LS系列。当今高速CMOS74HC系列具有与74LS同等的速度，在计算机外围芯片中得到愈来愈广泛应用。由于长期以来考虑用74LS系列作外围芯片，NMOS CPU或单片机的规格仅与74LS电平匹配，现采用高速74HC系列，最好采用具有TTL输入电平的74HCT，若采用74HC时，需加上拉电阻。3.2.6可编程逻辑阵列可编程逻辑
14、阵列（PLD）PLDProgrammable Logic Device是指逻辑关系不用固定的硬件来实现，而是利用某种电路，通过编程技术来实现各种逻辑关系，进而进行各种逻辑设计，达到硬件电路“软化”的目的。一、二极管构成的熔丝型可编程门阵列一个逻辑问题可以用简化的“与或”表达式描述，因此，只要设想用一个能产生各种“与”项的“与阵列”和一个能将各“与”项实现相“或”的“或阵列”组合起来，就能设计各种逻辑电路了。下图是用二极管和熔丝实现编程的“与”阵和“或”阵电路。可编程与门电路可编程或门电路可编程与门符号可编程或门符号如何实现编程呢？在未编程前，熔丝相当于短路（熔丝用低熔点的材料制成）。与阵列的输
15、出为：或阵列的输出为： 对与阵与阵，只需将和二极管正极端连的熔丝接地，然后加上编程电压（电源5V时，编程电压为25V），此时，相应熔丝将流过比正常电流大得多的电流而被熔断，其它保留。 对或阵或阵，将和二极管负极端连的熔丝接正电源，将熔丝熔断。如将与阵中的1#，4#，5#熔丝熔断，则与阵输出变成 由于电路有6根熔丝，所以一共有26=64种编程状态，可生成64个与项（乘积项）。1#5#4#在或阵中，如将2#熔丝熔断，则编程后的输出Z为：2#说明它有8种编程状态，产生8种或项。 通常，可编程与门的输入变量可多达几十个，或门阵列的输入变量有八个以上。为了方便，这时的逻辑表示方法用下面的PLD表示法。输
16、入项（输入变量）输入项（输入变量）可编程与门PLD表示可编程或门PLD表示在门的输入线与输入项的交叉处，有“”时表示硬连接；有“”时表示编程连接；没有符号表示无连接。 另外，在PLD中通常大量使用具有互补输出的缓冲器，以增加输入的驱动能力。 将多个PLD与、或门组合起来就成了PLD的与阵列和或阵列。用来产生各种各样的“与或”函数式，然后实现各种逻辑电路。例如，要实现可编程与、或阵列如下页图所示。可编程与或阵列电路图PLD表示逻辑图二、用可编程与或阵列实现逻辑函数例：用与或阵列实现三个一位二进制数 相加的加法运算电路。令 与 为和数及进位后的真值表如下： 0000000110010100110110010101011100111111化简后表达式为：由逻辑式得可编程与或阵列电路图如下：
