《组合逻辑电路》PPT课件.ppt

《《组合逻辑电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《组合逻辑电路》PPT课件.ppt（69页珍藏版）》请在金锄头文库上搜索。

1、第三章第三章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计Combinational Logic Circuit Analysis & Design逻辑电路的分类逻辑电路的分类：组合逻辑电路：组合逻辑电路 Combinational Logic Circuit 时序逻辑电路时序逻辑电路 Sequential Logic Circuits组合逻辑电路的特点组合逻辑电路的特点：电路输出仅取决于当时的输入，：电路输出仅取决于当时的输入， 而与过去的输入情况无关。而与过去的输入情况无关。时序逻辑电路的特点时序逻辑电路的特点：电路输出不仅取决于当时的输入，：电路输出不仅取决于当时的输入，而且也与过去

2、的输入情况有关，即与过去的电路状态有而且也与过去的输入情况有关，即与过去的电路状态有关。关。组合电路的结构特点组合电路的结构特点电路由逻辑门电路组成，不包含任何记忆电路由逻辑门电路组成，不包含任何记忆元件，没有记忆功能；元件，没有记忆功能；输入信号单向传递，电路中不存在任何反输入信号单向传递，电路中不存在任何反馈回路馈回路组合电路组合电路x1xnz1zm组合电路输出组合电路输出输出输出组合电路输入组合电路输入输入输入组合电路的一般结构组合电路的一般结构3.1 逻辑门电路的逻辑符号及外部特性逻辑门电路的逻辑符号及外部特性分立元件逻辑门分立元件逻辑门：电阻、电容、二极管、三极管：电阻、电容、二极管

3、、三极管等构成；灵活、适应性好；体积大、耗电多、故等构成；灵活、适应性好；体积大、耗电多、故障率高。障率高。基本逻辑电路基本逻辑电路：实现数字系统中的基本逻辑功能，：实现数字系统中的基本逻辑功能，控制着系统中信息的流通（门电路或逻辑门）；控制着系统中信息的流通（门电路或逻辑门）；是数字电路中的最小单位、基本元件是数字电路中的最小单位、基本元件集成电路集成电路：标准化、系列化；集成门（一个半导：标准化、系列化；集成门（一个半导体芯片、封装、引线）；体积小、耗电省、重量体芯片、封装、引线）；体积小、耗电省、重量轻、可靠性高、成本低、使用方便轻、可靠性高、成本低、使用方便用来实现用来实现“与与”、“

4、或或”、“非非”三种基本三种基本逻辑运算的逻辑电路分别是逻辑运算的逻辑电路分别是“与与”门、门、“或或”门、门、“非非”门门二极管二极管：正向电阻为：正向电阻为0，反向电阻为无穷大，反向电阻为无穷大二极管分别组成两输入二极管分别组成两输入“与与”门、门、“或或”门门三极管三极管：导通时集电极输出电压为：导通时集电极输出电压为0V，截止截止时集电极输出电压为时集电极输出电压为5V三极管组成三极管组成“非非”门门3.1.1 简单门电路（简单门电路（P6061）3.1.2 复合逻辑复合逻辑与、或、非三种基本逻辑运算组合起来可以实与、或、非三种基本逻辑运算组合起来可以实现任何逻辑函数现任何逻辑函数与门

5、、或门、非门三种基本逻辑运算与门、或门、非门三种基本逻辑运算(门门)组合组合起来可以构成实现任何逻辑功能的逻辑电路，起来可以构成实现任何逻辑功能的逻辑电路，称此三门构成了一个称此三门构成了一个逻辑完备组逻辑完备组若实现一个较复杂的逻辑功能，尤其在大规模若实现一个较复杂的逻辑功能，尤其在大规模集成电路快速发展的今天集成电路快速发展的今天, 必须增加门电路的必须增加门电路的功能功能,以简化电路以简化电路.同时，复合门电路的负载能力、稳定性、可靠同时，复合门电路的负载能力、稳定性、可靠性等方面都比简单门电路有显著的提高性等方面都比简单门电路有显著的提高1. 与非逻辑与非逻辑(NAND) 逻辑表达式为

6、逻辑表达式为: F = A B CA B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111110&FA B CFBCA与非逻辑真值表与非逻辑真值表 与非门的逻辑符号与非门的逻辑符号2. 或非逻辑或非逻辑(NOR) 逻辑表达式逻辑表达式为为: F = A B CA B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000000或非逻辑真值表或非逻辑真值表 或非门的逻辑符号或非门的逻辑符号11FA B CFBCA3. 与或非逻辑与或非逻辑(AOI) 逻辑表达式为逻辑表达式为: F = AB CD EF与或非门的

7、逻辑符号与或非门的逻辑符号11FAB CD EF&FBCAFDE4. 异或逻辑异或逻辑(XOR) 逻辑表达式为逻辑表达式为: F = A B = A B A B异或逻辑真值表异或逻辑真值表 异或异或门的逻辑符号门的逻辑符号A BF0 00 11 01 101101 1FABFBAFAB 任任意意个个变变量量的的异异或或运运算算，只只要要输输入入为为 1的的个个数数是是奇数时，输出必为奇数时，输出必为1，即为奇校验逻辑。，即为奇校验逻辑。4. 同或逻辑同或逻辑 逻辑表达式为逻辑表达式为: F = A B = A B A B同或逻辑同或逻辑真值表真值表 同或同或门的逻辑符号门的逻辑符号A BF0

8、00 11 01 110011 1FABFBAFAB异或运算与同或运算的关系异或运算与同或运算的关系A B = A B A B = A B 例：证明例：证明 A B = A B A B = A B A B = ( A B )( A B) = A B A B = A B1.输出高、低电平输出高、低电平 由于多种现实原因，电路的输出不可能是理想由于多种现实原因，电路的输出不可能是理想值。但原则上，输出高、低电平必须限制在一定范值。但原则上，输出高、低电平必须限制在一定范围，以确保能正确的标识出逻辑值围，以确保能正确的标识出逻辑值“1”和和“0” TTL门电路门电路中，中，高电平高电平：3.54.2

9、V；低电平低电平：0.20.35V。高低电平的差值愈大，电路工作愈可高低电平的差值愈大，电路工作愈可靠。靠。 转移特性曲线转移特性曲线：将试验测出的门电路的输入、：将试验测出的门电路的输入、输出电平的变化过程用曲线加以描述，以反映其对输出电平的变化过程用曲线加以描述，以反映其对应关系的函数曲线。（应关系的函数曲线。（P66图图3.10） 关门电平关门电平VOFF和和开门电平开门电平VON ：其差值愈小，电其差值愈小，电路可靠性愈高路可靠性愈高3.1.3 逻辑门电路的性能指标逻辑门电路的性能指标2.扇入和扇出（互联性能）扇入和扇出（互联性能） 扇入（扇入（NI）：一个门电路所能允许的输一个门电路

10、所能允许的输入端个数。一般在制造时已经确定，使用者入端个数。一般在制造时已经确定，使用者只需注意对多余输入的处理。常用的有只需注意对多余输入的处理。常用的有2，3，4，5的的“与非与非”门、门、“或非或非”门。门。 扇出（扇出（NO）：一个门电路所能驱动的同一个门电路所能驱动的同类门的数目，即其输出允许接到多少个下一类门的数目，即其输出允许接到多少个下一级门的输入，反映电路的负载能力。典型级门的输入，反映电路的负载能力。典型TTL “与非与非”门的扇出数为门的扇出数为8103. 平均延迟时间（工作速度）平均延迟时间（工作速度） 信号通过任何门电路都会产生时间上的信号通过任何门电路都会产生时间上

11、的延迟，这是由器件本身的物理特性决定的。延迟，这是由器件本身的物理特性决定的。 下降时延下降时延：输出电压下降：输出电压下降50处滞后输处滞后输入电压变化入电压变化50处的时间间隔处的时间间隔 tpdL ； 上升时延上升时延：输出电压上升：输出电压上升50处滞后输处滞后输入电压变化入电压变化50处的时间间隔处的时间间隔 tpdH ； （P66图图3.11） 平均延迟时间平均延迟时间：tpd=(tpdL+tpdH)/2 一般的一般的TTL”与非与非”门的平均时延为门的平均时延为1040毫微秒毫微秒4. 功耗功耗 功耗功耗是指门电路本身在工作时所消耗的是指门电路本身在工作时所消耗的电功率。电功率。

12、 P=VCCICC，VCC恒定，但恒定，但ICC与具体的工作与具体的工作状态有关，因此状态有关，因此P不恒定。不恒定。 截止功耗截止功耗：一般当输出为高电平时，电：一般当输出为高电平时，电路内管子大都截止，电流小，功耗也小，输路内管子大都截止，电流小，功耗也小，输出管处于截止状态时的功耗称为截止功耗。出管处于截止状态时的功耗称为截止功耗。 空载功耗空载功耗：一般当输出为低电平时，电：一般当输出为低电平时，电路内管子大都导通，电流大，功耗也大，输路内管子大都导通，电流大，功耗也大，输出管处于导通状态时的功耗称为空载功耗。出管处于导通状态时的功耗称为空载功耗。 空载功耗的测试空载功耗的测试（P67

13、图图3.12）3.1.4门的门的符号标准符号标准 (Gate Symbols Standards) 逻辑门的符号标准逻辑门的符号标准:长方形符号长方形符号：中国国标、：中国国标、IEC标准、标准、IEEE标准标准变形符号变形符号： IEEE标准标准常用门的符号表示参见下页所示。常用门的符号表示参见下页所示。常用逻辑门的两种表示形式常用逻辑门的两种表示形式电路名称原符号变形符号跟随器非 门与 门或 门与非门或非门与或非门异或门11&111&=1 为了提高电路的速度，提高器件的利用为了提高电路的速度，提高器件的利用率，从而减少集成电路的规模、也减少外部率，从而减少集成电路的规模、也减少外部的连接线

14、和提高电路的可靠性，需要对逻辑的连接线和提高电路的可靠性，需要对逻辑表达式进行变换，尽可能使其用表达式进行变换，尽可能使其用同一类型同一类型的的输出端带非的门输出端带非的门来实现。来实现。3.2 逻辑函数的实现逻辑函数的实现1. 用用“与非与非”门实现逻辑函数基本运算：门实现逻辑函数基本运算：与运算与运算 F1 = AB&AF3B& 或运算或运算 F3= AA BB = A B = A B&AF1B& 非运算非运算 F2 = AA = A&F2A步骤：步骤： 求出函数的最简求出函数的最简“与与-或或”式；式； 将最简将最简“与与-或或”式变幻成式变幻成“与非与非-与非与非”式式 画出逻辑电路图

15、画出逻辑电路图“与与或或”电路变换为电路变换为“与非与非与非与非”电路电路例例 F = A + BC + DEF + G = A + BC + DEF + G (原函数二次求反原函数二次求反) = A BC DEF G (运用反演规则运用反演规则) = A BC DEF G对应的二个不同的电路如下：对应的二个不同的电路如下：F = A + BC + DEF + G = A BC DEF GA1&1&BCDEFGF例子：例子：P6869 A&BCDEFGF&2. 用用“或非或非”门实现逻辑函数基本运算：门实现逻辑函数基本运算：或运算或运算 F2 = AB1F3A 非运算非运算F3 =AA = A

16、AF1B111与运算与运算 F1=AA BB = AB = ABAF2B11步骤：步骤： 求出函数的最简求出函数的最简“或或-与与”式；式； 将最简将最简“或或-与与”式变幻成式变幻成“或非或非-或非或非”式式 画出逻辑电路图画出逻辑电路图“或或与与”电路变换为电路变换为“或非或非或非或非”电路电路例例 F = (A + B)(C + D)(E + F + G) = (A + B)(C + D)(E + F + G) (原函数二次求反原函数二次求反) = (A + B)+(C + D)+(E + F + G) (运用反演规则运用反演规则)A1BCDEFF&1G1例子：例子：P6970 A1BC

17、DEFFG1113. 用用“与或非与或非”门实现逻辑函数门实现逻辑函数 例例 F = AC + AB (a) = AC + AB (原函数二次求反原函数二次求反) (b)F = AC + AB (运用反演规则运用反演规则) = (A + C)(A + B) = AB + AC+BCF = AB + AC +BC ( c )ABCF1&111(a)ABCF1&1111(b)ABCF1( c )1&4. 用用“异或异或”门实现逻辑函数门实现逻辑函数 “异或异或”门并不能描述所有逻辑功能，门并不能描述所有逻辑功能，但是往往能够简化某些特殊问题，有较为广但是往往能够简化某些特殊问题，有较为广泛的应用（

18、奇偶校验、纠错编码）泛的应用（奇偶校验、纠错编码）例子：例子：P7172 同或运算和异或运算在卡诺图上的表示同或运算和异或运算在卡诺图上的表示A B C DA B C DA B CA B CA BA B同或运算同或运算异或运算异或运算11111111111111111111111111110 0=01 1=10 0 0 =01 1 1 =10 0 0 0=01 1 1 1=13.3 组合电路分析组合电路分析Combinational Logic Circuit Analysis电路分析的目的电路分析的目的：根据给定电路，分析该电路输出与：根据给定电路，分析该电路输出与输入之间的逻辑关系，得出电

19、路的逻辑功能的描述，输入之间的逻辑关系，得出电路的逻辑功能的描述，进而评估此电路的性能，还可进一步改进电路。进而评估此电路的性能，还可进一步改进电路。分析的一般步骤分析的一般步骤：如下图所示：如下图所示：逻辑电路图改进电路用卡诺图化简表达式分析逻辑功能列出真值表写出逻辑表达式例1：分析如下逻辑电路。F&1&AC11ABBCACP1P2P3P4P5P6P1 = ACP2 = A + BP3 = B + CP4 = A C这是一个输出恒为输出恒为 1 的逻辑电路。P5 = P1 P2 = AC A+B = A + BP6 = P3 + P4 = B + C + A C = A B C F = P5

20、 P6 = (A + B) A B C = (A + B) (A + B) C = 1(1)根据给定电路，写出逻辑函数的表达式根据给定电路，写出逻辑函数的表达式（输入端（输入端 输出端）输出端）例例2：分析如下逻辑电路。：分析如下逻辑电路。写出最简表达式：写出最简表达式： (3) 从表达式直接看不从表达式直接看不出明确的逻辑关系，再出明确的逻辑关系，再通过真值表来分析：通过真值表来分析：F = AB BC CA = AB + BC + CAA B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110 从真值表可以得出：从真值表可以得出：这是一个这

21、是一个三变量非一致三变量非一致电路。电路。(2) 化简函数表达式化简函数表达式（代数、卡诺图）（代数、卡诺图）& &A&BCF&P1P2P3P4P5P63.4 组合电路设计组合电路设计 Combinational Logic Circuit Design目的：目的：根据要实现的逻辑功能，利用逻辑代数方法实现逻根据要实现的逻辑功能，利用逻辑代数方法实现逻 辑电路分析的一般步骤，如下图所示辑电路分析的一般步骤，如下图所示：分析设计要求分析设计要求列出真值表列出真值表写出最简逻辑表达式写出最简逻辑表达式表达式变换表达式变换画出电路逻辑图画出电路逻辑图要求：要求：电路用最少的逻辑门（集成块）、最少的输

22、入端数。电路用最少的逻辑门（集成块）、最少的输入端数。确定输入、输出的变量；逻辑关系；有无确定输入、输出的变量；逻辑关系；有无d(无关项无关项)填入卡诺图进行化简填入卡诺图进行化简由卡诺图得到最简与或式由卡诺图得到最简与或式/或与或与式式根据所选用门的类型根据所选用门的类型一、逻辑问题描述一、逻辑问题描述真值表真值表逻辑表达式逻辑表达式3.4.1 根据逻辑问题的描述写出逻辑表达式根据逻辑问题的描述写出逻辑表达式1. 半加器半加器 Half-Adder（与非门）与非门） 输入变量：加数输入变量：加数A、B输出函数：和输出函数：和 Sh、进位进位ChA BSh Ch0 00 11 01 10 01

23、 01 00 111ABSh&ABSh&Ch半半加加器器ABChSh1ABChCh = AB = ABSh = AB + AB = A B= AAB BAB输入变量：被加数输入变量：被加数 Ai、加数加数 Bi 、来自低位的进位来自低位的进位 Ci-1输出函数：本位和输出函数：本位和 Si、本位向高位的进位本位向高位的进位Ci2. 全加全加器器Full-Adder Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1AiBiCi-1SiSi = Ai Bi Ci-1Ci = AiBi +

24、Ai Ci-1 + Bi Ci-1 1111CiAiBiCi-11111= AiBi Ci-1 + AiBiCi-1 + AiBiCi-1 + AiBi Ci-1“与非与非”门实现见门实现见P8182Si = Ai Bi Ci-1 = Sh1 Ci-1 = Sh2 用用“半加器半加器”实现全加实现全加器器 = AiBi + Ai Bi Ci-1 + Ai Bi Ci-1 = Ch1 + Ci-1 (Ai Bi )= Ch1 + Ci-1 Sh1 = Ch1 + Ch2= Ch1 + Ci-1 (Ai Bi + Ai Bi )半半加加器器Ch2Sh2半半加加器器AiBiCh1Sh1Ci-111C

25、iSi全加器全加器AiBiCi-1SiCiCi = Ai Bi Ci-1 + Ai Bi Ci-1 + AiBi Ci-1 + AiBi Ci-1 Sh = A BCh = AB二、逻辑问题描述二、逻辑问题描述简化真值表简化真值表逻辑表达式逻辑表达式输入变量：两个正整数输入变量：两个正整数 x = x2x1 ， y = y2y1输出函数：三个比较结果输出函数：三个比较结果F1(x y)，F2(x y)，F3(x = y) 根据先比较高位后根据先比较高位后比较低位的原则，列出使比较低位的原则，列出使函数为函数为1的的简化真值表简化真值表：x2 y2x1 y1F1 F2 F31 0x x1 0 0

26、0 1x x0 1 00 01 00 10 01 11 0 00 1 00 0 10 0 11 11 00 10 01 11 0 00 1 00 0 10 0 13. 比较器比较器 Comparators由简化真值表由简化真值表直接写出逻辑表达式直接写出逻辑表达式：F1 = x2y2 + x2y2x1y1 + x2y2x1y1x2 y2x1 y1F1 F2 F31 0x x1 0 00 1x x0 1 00 01 00 10 01 11 0 00 1 00 0 10 0 11 11 00 10 01 11 0 00 1 00 0 10 0 1F2 = x2y2 + x2y2x1y1 + x2y

27、2x1y1F3 = x2y2x1y1 + x2y2x1y1 + x2y2x1y1 + x2y2x1y1逻辑电路图略比较比较电路电路x2x1y2F1F2y1F3三、逻辑问题描述三、逻辑问题描述逻辑表达式逻辑表达式 由逻辑问题描述直接写出逻辑表达式。由逻辑问题描述直接写出逻辑表达式。例例 设计一个房间报警电路设计一个房间报警电路如果如果 意外事件发生输入意外事件发生输入PANIC为为1 1； 使能输入使能输入ENABLE为为1 1、出口标志输入、出口标志输入EXITING为为0 0、房间没有加密房间没有加密(SECURE)； 则则 报警输出报警输出ALARM为为1 1。如果如果 窗窗(WINDOW

28、)、门、门(DOOR)及车库及车库(GARAGE)都是都是1 1 则则 房间加密房间加密(SECURE)。SECURE = WINDOW DOOR GARAGEALARM = PANIC + ENABLE EXITING SECUREALARM = PANIC + ENABLE EXITING (WINDOW DOOR GARAGE)报警电路逻辑图报警电路逻辑图PANICENABLEEXTINGWINDOWDOORGARAGESECUREALARM1&11&四、码制转换电路四、码制转换电路例例 输入为输入为2421码码ABCD 输出为余输出为余3码码Y3Y2Y1Y0分析分析 列出真值表：列出真

29、值表：十进制数十进制数A B C DY3Y2Y1Y001 234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1dddddd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0关键是找出关键是找出两者之间的两者之间的等值关系等值关系。填填卡诺图卡诺图第一步：填出所有的第一步：填出所有的“d”ddddddABCDY3ddddd

30、dABCDY2A B C DY3Y2Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1dddddd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0ddddddABCDY1ddddddABCDY0第二步：第二步：按按Y3、Y2、Y1和和Y0分别填完卡诺图分别填完卡诺图ABCDY3ABCDY2ABCDY1ABCDY0dddddd

31、1dd1dd11d1ddddddd1d1dd1d11dddddddddddddd111dddd1d1dA B C DY3Y2Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1dddddd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0A B C DY3Y2Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1

32、 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1dddddd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0A B C DY3Y2Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00

33、1 0 10 1 1 00 1 1 1dddddd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 011dd1d1dd1dA B C DY3Y2Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1dddddd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0A B C DY3Y2Y1Y00 0 0 00 0

34、0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1dddddd1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0第三步：画出卡诺圈并写出最简表达式第三步：画出卡诺圈并写出最简表达式Y3 = AY2 = AB + AC + AD + BCDY1 = A C DY0 = D1dd1dd11d1dABCDY31d1dd1d11ddABCDY211dd1d1dd1

35、dABCDY1111dddd1d1dABCDY0注意注意：有时必须考虑多个输出的化简：有时必须考虑多个输出的化简十进制数的常用代码一览表十进制数的常用代码一览表红色数字表示码制所对应的十进制数值红色数字表示码制所对应的十进制数值。3.4 组合电路中的竞争与险象组合电路中的竞争与险象 Timing Races and Hazards 在实际电路中，信号的变化不是即时的，有一定的边沿时间，信号在电路中传送必定有导线上的传播时延，信号通过门电路也必定有时间延迟。例例 信号边沿及门的时延产生的尖峰脉冲A 与A信号的边沿时间使 F中产生幅度较小、宽度较窄的负尖峰脉冲AAFtd再考虑门的传播延迟时间 td

36、 越大，则F 中出现的脉冲将越宽AAF11AAFF=A+A，从逻辑表达式来看，不管A如何变化，F应恒为1 上述这些时延都可能使电路的输出产生错误的信号。为简化讨论，下面假设信号变化的边沿时间为0， 仅考虑门的时延门的时延td(Delays) 。 一般而言，延迟对于数字电路是有害的：降低系统速度；引起信号波形变坏；最严重的是产生竞争冒险问题。 3.5.1 竞争现象竞争现象 同一信号或同时变化的某些信号，经过不同路径到达某一点时有时差时差，这种现象称为竞争竞争。 对于未产生错误输出的竞争称之为非临界竞争；对于有错误输出的竞争称之为临界竞争。 由于临界竞争的存在，在输出端得到稳定输出之前，输出中有一

37、短暂的错误输出（干扰），这种现象称之为险象险象。F = AC + BC 且 A = B = 1AB CCACBCFCFABACCBC&11例 出现竞争的电路图和时间图3.5.2 险象险象 Hazard在输入信号变化时，按逻辑表达式的输出不应有变化的情况下，实际上会在输出端产生一个一个“1”或或“0”的窄脉冲的窄脉冲的情况，它可进一步分为： 偏偏“1”型险象型险象 偏偏“0”型险象型险象险象的产生险象的产生，是由于同一个输入信号经过不同的路径又会合到同一个门上的竞争所引起的。 在电路中，若输入信号变化前后，稳态的输出均为1，且在在1 1的输出上出现一个负向窄脉冲（的输出上出现一个负向窄脉冲（1-

38、0-11-0-1），则该险象称为偏偏1型险象型险象，如前例所示 ； 反之若稳态输出为0，且在在0 0的输出上出现一个正的输出上出现一个正向窄脉冲（向窄脉冲（0-1-00-1-0），则该险象称为偏偏0型险象型险象，如下例所示。例例 具有静态 0 险象的电路及时间图如图所示 F = (A + B + C) (C + D) (B + D)当 A = B = D = 0 时， 则 F = CC 0实际上，当当 C ：0 1 时，时，F 产生偏产生偏0型险象。型险象。ABDCCP1P2F思考：思考：该电路，在输入作其他组合时，是否还有险象？CABCP1DP2P3F11&1111情况二：当 A = 0 且

39、 C = D = 1 时，实际上，当当 B ：0 1 时，时，F 产生偏产生偏0型险象。型险象。ACDBBP1FP3F = BB 0CABP1DP2P3F&111111BD情况三：当 A = C = 0 且 B = 1 时实际上，当当 D ：0 1 时，时，F 产生偏产生偏0型险象。型险象。ABDDP2FP3C思考：思考：当输入信号 A 变化时，是否会引起险象？CABP1DP2P3F&111111DF = DD 0一、逻辑表达式判别法一、逻辑表达式判别法 如果电路中存在出现险象的可能性，其逻辑表达式有如下特点： 当某一变量同时同时以原变量原变量和反变量反变量的形式出现在逻 辑表达式中，则该变量

40、就具备了竞争的条件。 保留被研究变量，消去其他变量(其他变量取某些定 值，这些定值是被研究变量产生竞争的条件)。 若得到的表达式为下列形式之一，则有险象存在：F = A + A 偏 1 险象(如A从10)F = A A 偏 0 险象(如A从01)3.5.3 险象的判别险象的判别 Finding Static Hazards 例1 F = AC + BC 式中变量 C 具备竞争条件 当 AB = 11时，C从 10 ，产生偏 1 险象例2 F = AC + BC + AB 式中变量 C 具备竞争条件 但当 AB = 11时，F 1，不存在险象有险象存在的表达式形式有险象存在的表达式形式例3 F

41、= (A+B+C) (C+D) (B+D) 变量 B 具备竞争条件：当 ACD = 011时 F = B B 存在偏0险象 变量 C 具备竞争条件：当 ABD = 000时 F = C C 存在偏0险象 变量 D 具备竞争条件：当 BC = 10时 F = D D 存在偏0险象二、卡诺图判别法二、卡诺图判别法 Using Maps 在卡诺图中，与或式中的每个与项每个与项对应于圈圈1的一个 卡诺圈卡诺圈，如果两个卡诺圈存在着部分相切部分相切，而这个 相切的部分又没有被另外的卡诺圈所包含包含，则该电 路必然存在偏 1型险象。 偏偏1型型 险象判别险象判别 在两级与或两级与或电路或两级两级“与非与非

42、与非与非”电路中只可只可能能 出现偏偏1型型 险象。例例 偏 1型险象的判别与消除电路F = AC + BC 当 A = B = 1 时ABCCFABACCBC&111111CFABACCAB&11&BC两圈相切于在变量C的交替面的交替面，当C由10时，BC先先由1 0而AC尚未尚未由0 1，使F产生一个一个负向脉冲负向脉冲 偏偏0型险象判别型险象判别在两级或与两级或与电路或两级“或非或非或非或非”电路中只可只可能能 出现 偏偏0型型 险象。 在卡诺图中，按照圈0单元的卡诺圈卡诺圈是否存在着部分部分 相切相切，而这个相切的部分又没有被另外的卡诺圈所 包含包含，则该电路必然存在偏偏0型型险象。例

43、例 如图所示电路 F = (A+B+C) (C+D) (B+D)F = (A+B+C) (C+D) (B+D) 静态 0 险象的判别与消除电路CABP1DP2P3F&111111DABCD0000 000000F = (A+B+C) (C+D) (B+D) (A+B+D) (A+C+D) (B+C) 两圈相切于在变量D的交替面的交替面 有三处相切，对应着三个静态0险象；分别增加三个卡诺圈，使输出F总是0，从而消除险象。两圈相切于在变量C的交替面的交替面两圈相切于在变量B的交替面的交替面3.5.4 险象的消除险象的消除 Designing Hazard-free circuit 消除险象的方法主

44、要有：一、增加多余项一、增加多余项(与项与项)或乘以多余因子或乘以多余因子(或项或项)消消除除 逻辑险象逻辑险象 11 11111111例 F = ACD + BC + BD将相切的部分均用多余的卡诺圈包含起来，则可消除偏1 险象，得到：ABCDF = ACD + BC + BD + ABD + ABC + CD二、增加惯性延时环节二、增加惯性延时环节 在输出端连接低通环节以减弱干扰，用低通滤低通滤波电路波电路滤掉窄脉冲干扰，但将使输出变化的上升、下降沿增大，降低工作速度也使信号质量变坏。V1V2RC必须适当选择惯性延时环节的时间常数（=RC），要求大于尖脉冲的宽度，但不可太大，否则产生输出信

45、号的畸变三、选通法三、选通法 利用取样脉冲避开险象，是利用取样脉冲避开险象，是在计算机和大型数字系统中在计算机和大型数字系统中常用的方法。常用的方法。BBP1P2FABCFP1P2SP&BBSPP1P2HF令A=C=1SP=0：P1=P2=1，F=0SP=1：P1=B，P2=B，F=1P1=ABSPP2=BCSPF=P1P2小结小结组合逻辑电路的特点组合逻辑电路的特点逻辑门电路的逻辑符号及外部特性逻辑门电路的逻辑符号及外部特性基本逻辑电路：简单门电路、复合电路基本逻辑电路：简单门电路、复合电路异或和同或异或和同或逻辑门电路的性能指标：输出高低电平、扇入和扇出、平逻辑门电路的性能指标：输出高低电

46、平、扇入和扇出、平均延迟时间、功耗均延迟时间、功耗门的标准符号和等效符号门的标准符号和等效符号逻辑函数的实现：逻辑函数的实现： “与非与非”、 “或非或非”、 “与或非与或非”、 “异或异或”门实现逻辑函数基本运算门实现逻辑函数基本运算组合电路分析组合电路分析组合电路设计组合电路设计组合电路中的竞争与险象组合电路中的竞争与险象第三章作业第三章作业(P90-91)3.1 最简与非最简与非3.2 最简或非最简或非3.3 最简与或非最简与或非3.4 分析，化简分析，化简3.5 分析，解决问题分析，解决问题3.7 设计设计3.10 设计设计3.12 险象的判断与消除险象的判断与消除设计题：设计题：P2

47、88 实验二实验二 判别电路判别电路组合电路实验组合电路实验实验设备介绍实验设备介绍实验台介绍实验台介绍：稳压电源及电源开关稳压电源及电源开关逻辑开关组逻辑开关组指示灯显示组指示灯显示组接线柱接线柱常用集成电路组件常用集成电路组件逻辑门电路逻辑门电路P279-28174LS10：三输入三：三输入三“与非与非”门，门，P28074LS04：六门反相器，：六门反相器，P281组合电路实验组合电路实验实验准备实验准备根据实验目的、要求及内容，给出逻辑函根据实验目的、要求及内容，给出逻辑函数表达式数表达式根据实验提供的集成电路组件，将输出函根据实验提供的集成电路组件，将输出函数表达式转换成适当的形式数

48、表达式转换成适当的形式画出实验所用的逻辑电路图画出实验所用的逻辑电路图组合电路实验组合电路实验实验步骤实验步骤根据电路图为集成电路组件的接线柱布线：根据电路图为集成电路组件的接线柱布线：输入端接逻辑开关组输入端接逻辑开关组输出端接指示灯显示组输出端接指示灯显示组电路内部连线电路内部连线观察实验现象：观察实验现象：打开实验台电源开关；打开实验台电源开关；拨动逻辑开关，产生输入；拨动逻辑开关，产生输入；同时观察指示灯显示情况同时观察指示灯显示情况记录实验结果记录实验结果组合电路实验组合电路实验布线布线布线的导线根据不同用途，使用不同颜色：布线的导线根据不同用途，使用不同颜色：接地：黑色接地：黑色电

49、源：红色电源：红色布线最好有序的进行：布线最好有序的进行：先将电源、地线、常量输入端（始终为高或低电平的输先将电源、地线、常量输入端（始终为高或低电平的输入）接好入）接好按信号流向顺序依次布线按信号流向顺序依次布线导线贴近实验台在组件周围走线导线贴近实验台在组件周围走线布线前最好先对集成电路组件进行逻辑功能测试布线前最好先对集成电路组件进行逻辑功能测试避免由于组件功能不正常导致的电路工作不正常避免由于组件功能不正常导致的电路工作不正常组合电路实验组合电路实验排错排错组合电路：必须在每种输入情况下输出都组合电路：必须在每种输入情况下输出都正确，才说明电路正确正确，才说明电路正确产生故障的原因：产生故障的原因：电路设计错误电路设计错误布线错误布线错误集成电路组件使用不当或功能不正常集成电路组件使用不当或功能不正常实验台不正常实验台不正常常见错误及解决方法：常见错误及解决方法：P287 表表4.3.3 常见错误修正索引常见错误修正索引给出了常见错误的情况、起因、解决办法给出了常见错误的情况、起因、解决办法组合电路实验组合电路实验实验报告实验报告实验目的实验目的实验所用仪器和器件实验所用仪器和器件实验设计方案及逻辑图实验设计方案及逻辑图实验步骤、实验记录实验步骤、实验记录对观察结果的分析、处理及讨论对观察结果的分析、处理及讨论