《维修电工高级电子部分PPT触发器和时序逻辑电路》由会员分享，可在线阅读，更多相关《维修电工高级电子部分PPT触发器和时序逻辑电路（51页珍藏版）》请在金锄头文库上搜索。
1、第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路本单元重点知识点本单元重点知识点 重点掌握触发器的逻辑符号、真值表、状态转重点掌握触发器的逻辑符号、真值表、状态转换图、特征方程和逻辑波形图。换图、特征方程和逻辑波形图。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路第一节第一节 触发器触发器 触发器是一种能记忆一位二进制数的存储单元。由它触发器是一种能记忆一位二进制数的存储单元。由它可以构造计数器、寄存器、移位寄存器等时序逻辑电路。可以构造计数器、寄存器、移位寄存器等时序逻辑电路。在一定的外界信号作用时，触发器可以从
2、一个稳态翻转到在一定的外界信号作用时，触发器可以从一个稳态翻转到另一个稳态，当外界信号消失后，能保持更新后的状态。另一个稳态，当外界信号消失后，能保持更新后的状态。两个稳定的工作状态，一个是两个稳定的工作状态，一个是“0”“0”态，即输出态，即输出Q Q0 0、 。另一个是另一个是“1”“1”态，即输出态，即输出Q Q1 1、 。当无外界信号。当无外界信号作用时，触发器状态维持不变。作用时，触发器状态维持不变。 第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路 触发器分类触发器分类按功能分类分为：按功能分类分为：RSRS、JKJK、T T、D D触发器触发器 学习时重点掌握触发器的学
3、习时重点掌握触发器的逻辑符号、真逻辑符号、真值表、值表、状态转换图、特征方程和逻辑波形状态转换图、特征方程和逻辑波形图。图。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路一、基本一、基本RSRS触发器触发器 基本基本RSRS触发器是构成各种触发器的基本单元。触发器是构成各种触发器的基本单元。逻辑符号逻辑符号 逻辑图逻辑图 逻辑符号逻辑符号有两个输出端：有两个输出端：Q、Q；Q的状态为触发器的状态；所以的状态为触发器的状态；所以触发器有触发器有0态态和和1态态。两个输入端：两个输入端：R、S。R为置为置1端端或或置位端置位端，R为置为置0端或端或复位端复位端；第五单元第五单元 触发器
4、和时序逻辑电路触发器和时序逻辑电路1 1、基本基本RSRS触发器触发器真值表真值表 Qn 为为现现态态 ，Qn+1为次态为次态SRQn+10001110011Qn第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路2 2、状态转换图、状态转换图及及特征方程：特征方程： 约束约束方程方程（条件）（条件）：特征特征方程：方程：第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路二二、同步同步RSRS触发器触发器 第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路1 1、同步同步RSRS触发器触发器真值表真值表 S S（置数端）（置数端）R R（清零端）（清零端）Q Qn n（初
5、态）（初态）Q Qn+1n+1（次态）（次态）功能说明功能说明0 00 00 00 0保持保持0 00 01 11 10 01 10 00 0置置00 01 11 10 01 10 00 01 1置置11 10 01 11 11 11 10 0X X工作时必须避工作时必须避免免1 11 11 1X X第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路1 1、同步同步RSRS触发器触发器真值表真值表 约束约束方程方程（条件）（条件）：特征特征方程：方程：第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路2 2、D D 触发器触发器 由于由于RSRS触发器存在约触发器存在约束条件的
6、缺点，可以通过束条件的缺点，可以通过硬件的办法保证硬件的办法保证RSRS输入始输入始终相反终相反（与教材略有不同）。（与教材略有不同）。 利用利用D D触发器，在触发器，在CP=1CP=1作用下将作用下将D D端的数据送入触端的数据送入触发器，因此发器，因此D D触发器又称触发器又称D D锁存器。锁存器。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路2 2、D D 触发器触发器SRDQQSD1DDRC1CPQQ集成集成D触发器符号触发器符号DQ Qn+1n+100 0 11 1Qn+1=D （CP=1时）时）D D 触发器的特征方程：触发器的特征方程：D D触发器的真值表触发器的真
7、值表第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路D D触发器的触发器的状态图与状态图与波形图波形图第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路3 3、T T 触发器触发器与与TT触发器触发器第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路3 3、T T 触发器触发器 电电路路组组成如成如图图510所示，所示，T T与与CPCP等效。等效。是由是由RS触发器加反馈线得来触发器加反馈线得来的称为的称为T触发器触发器。类似的有由类似的有由D触发触发器器加反馈线加反馈线得来的称为得来的称为T触发器。触发器。功能描述：功能描述：当当T等于等于1，来一个，来一个CP翻
8、转一次。翻转一次。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路3 3、T T 触发器触发器 电电路路组组成如成如图图510所示，所示，T T与与CPCP等效。等效。是由是由RS触发器加反馈线得来触发器加反馈线得来的称为的称为T触发器触发器。类似的有由类似的有由D触发触发器器加反馈线加反馈线得来的称为得来的称为T触发器。触发器。功能描述：功能描述：当当T等于等于1，来一个，来一个CP翻转一次。翻转一次。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路3 3、T T 触发器触发器SRDQQSD1TTRC1 CPQQ集成集成D触发器符号触发器符号TQ Qn+1n+10Q Qn
9、 n1Q Qn nQn+1=TQn+T QnT T触发器的特征方程：触发器的特征方程：T T触发器的真值表触发器的真值表脉冲下降沿脉冲下降沿起作用起作用第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路T T触发器的波形图触发器的波形图注意：下降沿触发。如果不是边沿触发，将无法讨论。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路1 1、JKJK触发器触发器第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路JKJK触发器触发器构成构成 JKJK触发器也是一种双输入端触发器，触发器也是一种双输入端触发器，将图将图510510T T触发器触发器的的T T端断开，分别作为端
10、断开，分别作为J J，K K输入端即可构成输入端即可构成JKJK触发器触发器。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路1 1、JKJK触发器触发器SRDQQC1 SD1JJ1K KRCPQQ集成集成JK触发器符号触发器符号JKQ Qn+1n+100Q Qn n 保持保持010 0 随随J J101 1 随随J J11Q Qn n 翻转翻转JKJK触发器的真值表触发器的真值表第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路JKJK触发器的触发器的功能描述功能描述0000保持，保持，1111翻转，一高一低随翻转，一高一低随J JQn+1=J Qn+K QnJKJK触发器
11、的特征方程：触发器的特征方程：第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路JKJK触发器的波形图触发器的波形图第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路六、基本触发器的空翻和振荡六、基本触发器的空翻和振荡以上以上介介绍绍的四种触的四种触发发器都是器都是电电位触位触发发方式，即只方式，即只要要在在CP脉冲存续期间脉冲存续期间，触，触发器发器就就能接收信号能接收信号，这就带来了，这就带来了基本基本触发器的缺陷触发器的缺陷-空翻和震荡空翻和震荡。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路空翻空翻电电位式触位式触发发器在器在CP电平电平有效有效期间，能期间
12、，能接收控制输入信号。在高电平时，如果接收控制输入信号。在高电平时，如果输入信号发生多次变化（输入信号发生多次变化（RS、D)，触，触发发器也会器也会发发生相生相应应的多次翻的多次翻转转，这这种在一种在一个脉冲期个脉冲期间间触触发发器的状器的状态发态发生多于一次生多于一次变变化的化的现现象，称象，称为为触触发发器的空翻。空翻器的空翻。空翻意味着失控，即触意味着失控，即触发发器的器的输输出不能出不能严严格格按按时钟节时钟节拍工作，没有拍工作，没有实实用性。用性。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路振荡振荡：对于对于T触发器或触发器或JK触发器触发器J=K=1时，应该时，应该
13、来一个脉冲翻转一次，如果脉冲宽度过宽，来一个脉冲翻转一次，如果脉冲宽度过宽，会导致多次翻转，形成振荡。会导致多次翻转，形成振荡。基本触发器并无实用价值。基本触发器并无实用价值。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路七、集成触发器七、集成触发器 为了实用，必须解决为了实用，必须解决“空翻空翻”与与“振荡振荡”问题。问题。 常采用的电路为：维持阻塞触发器、常采用的电路为：维持阻塞触发器、边沿触发器、主从触发器边沿触发器、主从触发器等等三种触发器。三种触发器。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路1 1维持阻塞触发器维持阻塞触发器 维持阻塞触发器是利用电路内维
14、持阻塞触发器是利用电路内部的维持阻塞线产生的维持阻塞作部的维持阻塞线产生的维持阻塞作用来克服空翻的。用来克服空翻的。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路 2 2边沿触发器边沿触发器 边沿触发器是利用电路内部门电路边沿触发器是利用电路内部门电路的速度差来克服的速度差来克服“空翻空翻”的。一般边沿的。一般边沿触发器多采用触发器多采用CPCP脉冲的下降沿触发，也脉冲的下降沿触发，也有少数采用上升沿触发方式。有少数采用上升沿触发方式。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路 3 3主从触发器主从触发器 主从触发器具有主从结构，以此克服空翻。主从触发器具有主从结构
15、，以此克服空翻。 主从触发器是双拍式工作方式，即将一个时钟脉主从触发器是双拍式工作方式，即将一个时钟脉冲分为两个阶段。冲分为两个阶段。 (1)CP高电平期间，主触发器接收输入控制信号。而从触发器被封锁，保持原状态不变。 (2)在CP由10时(即下降沿)主触发器被封锁，保持CP高电平所接收的状态不变，而从触发器解除封锁，接受主触发器的状态输出。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路第二节第二节 寄存器寄存器 用于将一组二值代码暂时存储起来用于将一组二值代码暂时存储起来的逻辑电路称为寄存器。一个触发器只的逻辑电路称为寄存器。一个触发器只能寄存能寄存1 1位二进制数位二进制数。
16、第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路 寄存器存放数码的方式和从寄存器取出数码的方式都有并行方式和串行方式两种。输入、输出都为并行方式的寄存器一般称为数码寄存器数码寄存器。其他三种输入、输出形式的寄存器，即串行输入并行输出、并行输入串行输出和串行输入串行输出的寄存器，统称为移位寄存器移位寄存器。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路一、数码寄存器一、数码寄存器 数码寄存器只有数码寄存器只有存、取存、取数码和清除原数码和清除原有数码的功能有数码的功能。数据输出数据输出清零端清零端触发器触发器门电路门电路置位端置位端输入控制输入控制 输出控制输出控制一、数码
17、寄存器一、数码寄存器CP控制端，上升沿作用一、数码寄存器一、数码寄存器二、移位寄存器二、移位寄存器移位寄存器移位寄存器 不仅能存放数码而且有移位的功能不仅能存放数码而且有移位的功能。 移位寄存器不仅能存放数码，而且还具移位寄存器不仅能存放数码，而且还具有运算功能。比如，数码左移一位，相当于有运算功能。比如，数码左移一位，相当于乘以乘以2 2；二、移位寄存器二、移位寄存器JK触发器做成D触发器J从Q来，K从 来JK永远相反，也是D触发器Q3Q2Q1Q0并行输出串行输出第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路并入串出移位寄存器并入串出移位寄存器一位全加器串入并出移位寄存器D锁存器
18、第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路第三节第三节 计数器计数器 计数器可主要用于数字运算、控制、计数器可主要用于数字运算、控制、测量及分频和产生节拍脉冲等。测量及分频和产生节拍脉冲等。 计数器种类繁多，就数制而言，有二计数器种类繁多，就数制而言，有二进制、十进制和任意进制计数器；就计数进制、十进制和任意进制计数器；就计数功能功能( (计数方向计数方向) )而言，有加法、减法和可而言，有加法、减法和可逆计数器；而就进位方式而言，又有串行逆计数器；而就进位方式而言，又有串行( (异步异步) )、并行、并行( (同步同步) )和串并行计数器。和串并行计数器。 一、同步计数器一、
19、同步计数器 输入计数脉冲同时作用到各位触输入计数脉冲同时作用到各位触发器的发器的CPCP端，各位触发器同时翻转并端，各位触发器同时翻转并产生进位信号，由于不存在各级延迟产生进位信号，由于不存在各级延迟时间的积累问题，故其工作速度快。时间的积累问题，故其工作速度快。1同步二进制计数器同步二进制计数器VDDJ=K=1，做成T触发器来一个脉冲翻转一次四个触发器由同一个CP脉冲控制，是为同步隐含“与”功能第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路 在构成在构成同同步步（或者异步）（或者异步）二进二进制计数器时，不管采用什么逻辑功制计数器时，不管采用什么逻辑功能的触发器，都应先接成能的触
20、发器，都应先接成T或或T触发触发器。（器。（D触发器将触发器将 倒送回本级倒送回本级D输输入端、入端、JK触发器接成触发器接成J=K，作为，作为T）。）。同步加法器的连接规律：同步加法器的连接规律：加法加法低位的全为低位的全为1，前面的翻转，前面的翻转。所以高。所以高位的位的T T接接所有所有低位低位Q Q的与。的与。减法减法低位的全为低位的全为0，前面的翻转，前面的翻转。所以高。所以高位位T接接所有所有低位低位Q的与。的与。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路VCC每个CP都接后级的Q是为异步CP脉冲下降沿作用第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路1
21、000000100110000101111下降沿动作第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路异步加法计数器的连接规律：异步加法计数器的连接规律：下降沿触发的，下降沿触发的，Q端送到高位端送到高位CP。上降沿触发的，上降沿触发的，Q端送到高位端送到高位CP。减法器相反。减法器相反。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路三、三、时序逻辑电路的分析方法时序逻辑电路的分析方法1.N1.N进制计数器进制计数器 由由n位触发器可以构成位触发器可以构成N2n n的任意的任意进制计数器进制计数器。成功的关键。成功的关键K可以接可以接1，J用来清零，用来清零，CP用来控制翻
22、不翻。（见用来控制翻不翻。（见仿真）仿真）第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路2.2.移位寄存器型计数器移位寄存器型计数器 最常用的有环形计数器和扭环形计数最常用的有环形计数器和扭环形计数器。器。 环形计数器接法最低位的环形计数器接法最低位的输入端输入端D接最接最高位的高位的输出端输出端Q。 扭环形计数器接法最低位的扭环形计数器接法最低位的输入端输入端D接接最高位的最高位的输出端输出端Q。他的利用率比环形计数。他的利用率比环形计数器提高器提高1倍（状态数多倍（状态数多1倍）。倍）。第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路第五单元第五单元 触发器和时序逻辑电路触发器和时序逻辑电路
