《数字电子技术：第5章 锁存器和触发器》由会员分享，可在线阅读，更多相关《数字电子技术：第5章 锁存器和触发器（90页珍藏版）》请在金锄头文库上搜索。
1、EXIT 集成触发器集成触发器EXIT双稳态存储单元电路双稳态存储单元电路第第 5 章章 锁存器和触发器锁存器和触发器 锁存器锁存器 触发器的电路结构和工作原理触发器的电路结构和工作原理 触发器的逻辑功能触发器的逻辑功能本章小结本章小结EXIT 集成触发器集成触发器EXIT主要要求：主要要求：1、掌握锁存器、触发器的电路结构和工作原理、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握、熟练掌握SR触发器、触发器、JK触发器、触发器、D触发器触发器及及T 触发器的逻辑功能触发器的逻辑功能5.1 概述概述3、正确理解锁存器、触发器的动态特性、正确理解锁存器、触发器的动态特性EXIT 集成触发器集
2、成触发器EXIT1 1、时序逻辑电路与锁存器、触发器：、时序逻辑电路与锁存器、触发器： 时序逻辑电路时序逻辑电路: :概述概述锁存器和触发器锁存器和触发器是构成时序逻辑电路的基本逻辑单元是构成时序逻辑电路的基本逻辑单元 。 结构特征结构特征: :由组合逻辑电路和存储电路组成由组合逻辑电路和存储电路组成, ,电路中存在反馈。电路中存在反馈。工作特征：工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。仅与该当前的输入信号有关，而且与此前电路的状态有关。 EXIT 集成触发器集成触发器EXIT5.1
3、双稳态存储单元电路双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念5.1.2 双稳态存储单元电路双稳态存储单元电路EXIT 集成触发器集成触发器EXIT2、锁存器与触发器、锁存器与触发器共同点：共同点：具有具有0 和和1两个稳定状态，一旦状态被确定，就能自行两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。保持。一个锁存器或触发器能存储一位二进制码。 不同点：不同点：锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储存储电路，在特定输入脉冲电平作用下电路，在特定输入脉冲电平作用下改变状态。改变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电的存储电
4、路，在时钟脉冲的上升沿或下降沿路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。的变化瞬间改变状态。 CP CP EXIT 集成触发器集成触发器EXIT5.1 双稳态存储单元电路双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念EXIT 集成触发器集成触发器EXIT反馈反馈5.1.2 双稳态存储单元电路双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1. 电路结构电路结构 EXIT 集成触发器集成触发器EXIT2、数字逻辑分析、数字逻辑分析电路具有记忆电路具有记忆1 1位二进制数据的功能。位二进制数据的功能。 如如
5、Q = 1如如 Q = 0100110110010011EXIT 集成触发器集成触发器EXIT3. 模拟特性分析模拟特性分析 I1 = O2 O1 = I2图中两个非门的传输特性图中两个非门的传输特性EXIT 集成触发器集成触发器EXIT5.2.1 SR 锁存器锁存器5.2 锁存器锁存器5.2.2 D 锁存器锁存器EXIT 集成触发器集成触发器EXIT2、锁存器与触发器、锁存器与触发器共同点：共同点：具有具有0 和和1两个稳定状态，一旦状态被确定，就能自行两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。保持。一个锁存器或触发器能存储一位二进制码。 不同点：不同
6、点：锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储存储电路，在特定输入脉冲电平作用下电路，在特定输入脉冲电平作用下改变状态。改变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电的存储电路，在时钟脉冲的上升沿或下降沿路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。的变化瞬间改变状态。 CP CP EXIT 集成触发器集成触发器EXIT5.2.1 SR 锁存器锁存器1. 1. 基本基本SR锁存器锁存器初态：初态：R、S信号作用前信号作用前Q端的状态，端的状态，初态初态用用Q n表示。表示。次态：次态：R、S信号作用后信号作用后Q端端的状态的状态次态次态用用Q n+1表示。表示。5.2
7、 锁存器锁存器EXIT 集成触发器集成触发器EXIT1) 工作原理工作原理R=0、S=0状态不变状态不变0 00 0若初态若初态 Q n = 11 10 01 1若初态若初态 Q n = 00 01 10 00 00 0EXIT 集成触发器集成触发器EXIT无论初态无论初态Q n为为0或或1，锁存器的次态为为，锁存器的次态为为1态。态。 信号消失信号消失后新的状态将被记忆下来。后新的状态将被记忆下来。0 01 1若若初态初态 Q n = 11 10 01 1若初态若初态 Q n = 00 01 10 00 01 10 0R=0、S=1置置1EXIT 集成触发器集成触发器EXIT无论初态无论初态
8、Q n为为0或或1，锁存器的次态为，锁存器的次态为0态。态。 信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。1 10 0若若初态初态 Q n = 11 11 10 0若初态若初态 Q n = 01 10 00 01 10 01 1R=1 、 S=0置置0EXIT 集成触发器集成触发器EXIT1 11 10 00 0S=1 、 R=1无论初态无论初态Q n为为0或或1，触发器的次态，触发器的次态 、 都为都为0 。状态不确定状态不确定约束条件约束条件: SR = 0当当S、R 同时回到同时回到0时，由于两个与非时，由于两个与非门的延迟时间无法确定，使得触发器门的延迟时间无法确定
9、，使得触发器最终稳定状态也不能确定。最终稳定状态也不能确定。触发器的输出既不是触发器的输出既不是0态，也不是态，也不是1态态EXIT 集成触发器集成触发器EXIT3）工作波形工作波形EXIT 集成触发器集成触发器EXIT4 4）用与非门构成的基本）用与非门构成的基本SR锁存器锁存器、c.国标逻辑符号国标逻辑符号a.电路图电路图b.b.功能表功能表 不定不定10010100101不变不变1 11不变不变Q约束条件约束条件: S R = 0EXIT 集成触发器集成触发器EXIT波形分析举例解：解： 例例 设下图中锁存器初始状态为设下图中锁存器初始状态为 0，试对应输入波形，试对应输入波形 画出画出
10、 Q 和和 Q 的波形。的波形。QQSDRDSRSDRD保持保持初态为初态为 0，故保持为，故保持为 0。置置 0 保持保持QQ置置 1EXIT 集成触发器集成触发器EXIT 例例 运用基本运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。锁存器消除机械开关触点抖动引起的脉冲输出。 EXIT 集成触发器集成触发器EXITEXIT 集成触发器集成触发器EXIT总结：基本总结：基本 SR 锁存器的两种形式锁存器的两种形式特特性性表表Qn11101010不定不定00Qn+1SDRD不定不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻逻辑辑符符号号置置 0、置、置1
11、信信号号低电平有效低电平有效置置 0、置、置1 信信号号高电平有效高电平有效注注意意弄清输入弄清输入信号是低电平信号是低电平有效还是高电有效还是高电平有效。平有效。EXIT 集成触发器集成触发器EXIT基本基本 RS 锁存器的优缺点：锁存器的优缺点： 优点优点缺点缺点电路简单，是构成各种触发器的基础。电路简单，是构成各种触发器的基础。 1. 输出受输入信号直接控制，不能定时控制。输出受输入信号直接控制，不能定时控制。 2. 有约束条件。有约束条件。 EXIT 集成触发器集成触发器EXIT2. 逻辑门控逻辑门控SR锁存器锁存器 电路结构电路结构 国标逻辑符号国标逻辑符号简单简单SR锁存器锁存器使
12、能信号控制门电路使能信号控制门电路EXIT 集成触发器集成触发器EXIT2、工作原理 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= E=1：E=0：状态发生变化。状态发生变化。 状态不变状态不变Q3 = S Q4 = REXIT 集成触发器集成触发器EXIT的波形。的波形。 逻辑门控逻辑门控SR锁存器的锁存器的E、S、R的波形如下图虚线上边所示，的波形如下图虚线上边所示，锁存器的原始状态为锁存器的原始状态为Q = 0， 试画出试画出Q3、Q4、Q和和QQ3=SEQ4=REEXIT 集成触发器集成触发器EXIT5.2.2
13、D 锁存器锁存器1. 逻辑门控逻辑门控D锁存器锁存器国标逻辑符号国标逻辑符号逻辑电路图逻辑电路图非门非门保证，不同时为保证，不同时为EXIT 集成触发器集成触发器EXIT=SS =0 R=1D=0Q = 0D=1Q = 1E=0不变不变E=1= DS =1 R=0D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不不变变0功能功能QDEQ逻辑逻辑功能功能EXIT 集成触发器集成触发器EXIT2. 传输门控传输门控D锁存器锁存器 (c) E=0时时(b) E=1时时(a) 电路结构电路结构TG2导通，导通，TG1断开断开 TG1导通，导通，TG2断开断开Q = DQ 不变
14、不变EXIT 集成触发器集成触发器EXIT(c) 工作波形工作波形EXIT 集成触发器集成触发器EXIT3. D锁存器的动态特性锁存器的动态特性定时图定时图: :表示电路动作过程中，对各输入信号的表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。时间要求以及输出对输入信号的响应时间。 建立建立时间时间保持保持时间时间脉宽脉宽传输延迟传输延迟时间时间传输延迟传输延迟时间时间EXIT 集成触发器集成触发器EXIT74HC/HCT373 八八D锁存器锁存器4. 典型集成电路典型集成电路EXIT 集成触发器集成触发器EXIT74HC/HCT373的功能表的功能表工作模式输 入内部
15、锁存器状 态输 出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H高阻H高阻L*和和H*表示门控电平表示门控电平LE由高变低之前瞬间由高变低之前瞬间Dn的逻辑电平。的逻辑电平。EXIT 集成触发器集成触发器EXIT门控门控 D 锁存器锁存器 1. 电路结构、逻辑符号和逻辑功能电路结构、逻辑符号和逻辑功能 DQQ1S1RC1CPQQ1DDC1CPCPDQn+1说明说明10101置置0置置10Qn不变不变门控门控 D 锁存器功能表锁存器功能表 称为称为 D 功能功能特点：特点：Qn+1 跟随跟随 D 信号信号EXIT 集成触发器集成触
16、发器EXIT解：解： 例例 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端端波形波形( (设锁存器设锁存器 初始状态为初始状态为 0) )。QQ1DDC1CPDCPQCP = 0，同步触发器状态不变，同步触发器状态不变CP = 1，门控，门控D 锁存锁存器次态跟随器次态跟随 D 信号信号门控锁存器在门控锁存器在 CP = 1 期间能发生多次翻期间能发生多次翻转，这种转，这种现象称为空翻现象称为空翻EXIT 集成触发器集成触发器EXIT门控锁存器的特点门控锁存器的特点 门控锁存器的门控锁存器的触发方式触发方式为为电平触发式电平触发式 门控锁存器的共同缺点是存在门控锁存器的共同缺点是存在
17、空翻空翻 触发脉冲作用期间，输入信号发生多次变化时，锁触发脉冲作用期间，输入信号发生多次变化时，锁存器输出状态也相应发生多次变化的现象称为空翻。存器输出状态也相应发生多次变化的现象称为空翻。 空翻可导致电路工作失控。空翻可导致电路工作失控。指时钟脉冲信号控制指时钟脉冲信号控制触发器工作的方式触发器工作的方式 CP = 1 期间翻转的称正电平触发式；期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。期间翻转的称负电平触发式。 EXIT 集成触发器集成触发器EXIT5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.3.1 主从触发器主从触发器5.3.2 维持阻塞触发
18、器维持阻塞触发器*5.3.3 利用传输延时的触发器利用传输延时的触发器5.3.4 触发器的动态特性触发器的动态特性EXIT 集成触发器集成触发器EXIT5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理1. 锁存器与触发器锁存器与触发器锁存器在锁存器在E的高的高(低低)电平期间电平期间对信号敏感对信号敏感触发器在触发器在CP的上升沿的上升沿(下降下降沿沿)对信号敏感对信号敏感在在VerilogHDL中对中对锁存器与锁存器与触发器的描述语句是不同的触发器的描述语句是不同的EXIT 集成触发器集成触发器EXIT5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理主锁存器与从锁存器
19、结主锁存器与从锁存器结构相同构相同1. 电路结构电路结构5.3.1 主从触发器主从触发器TG1和和TG4的工作状态相同的工作状态相同TG2和和TG3的工作状态相同的工作状态相同EXIT 集成触发器集成触发器EXIT2. 由传输门组成的CMOS边沿D触发器 工作原理：工作原理：TG1导通，导通，TG2断开断开输入信号输入信号D 送入主锁存器。送入主锁存器。TG3断开，断开，TG4导通导通从锁存器维持在原来的状态不变。从锁存器维持在原来的状态不变。 (1) CP=0时时: =1，C=0，Q 跟随跟随D端的状态变化，使端的状态变化，使Q =D。 EXIT 集成触发器集成触发器EXIT工作原理：工作原
20、理：(2) CP由由0跳变到跳变到1 : =0，C=1，触发器的状态仅仅取决于触发器的状态仅仅取决于CP信号上升沿到达前瞬间的信号上升沿到达前瞬间的D信号信号 TG3导通，导通，TG4断开断开从锁存器从锁存器Q 的的信号送信号送Q端。端。TG1断开，断开，TG2导通导通输入信号输入信号D 不能送入主锁存器。不能送入主锁存器。主锁存器主锁存器维持原态不变。维持原态不变。 EXIT 集成触发器集成触发器EXIT。 2. 典型集成电路典型集成电路 74HC/HCT74 中中D触发器的逻辑图触发器的逻辑图EXIT 集成触发器集成触发器EXIT 74HC/HCT74的功能表的功能表LHHHHHLLHHQ
21、n+1DCPHHLLHLLHLHHLQDCP输输 出出输输 入入国标逻辑符号国标逻辑符号74HC/HCT74的逻辑符号和功能表的逻辑符号和功能表具有直接置具有直接置1、直接置、直接置0，正边沿触发的，正边沿触发的D功能功能触发器触发器EXIT 集成触发器集成触发器EXITQ1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2主从主从D D触发器工作波形分析举例触发器工作波形分析举例 解：解： 例例 设触发器初态为设触发器初态为 0，试对应输入波形画出，试对应输入波形画出 Q1、Q2 的波形。的波形。DCPQ1Q2D 触发器特性方程为触发器特性方程为 Qn+1 = D功能是翻转功能是翻转因此
22、因此C110触发器初态为触发器初态为 0C1该电路的功能是：该电路的功能是：在时钟触发沿到在时钟触发沿到达时状态发生翻转，这种功能称为计数达时状态发生翻转，这种功能称为计数功能，功能，相应触发器称为计数触发器。相应触发器称为计数触发器。SVCCREXIT 集成触发器集成触发器EXIT5.3.2 5.3.2 主从主从主从主从JKJK触发器触发器触发器触发器1.1.1.1.电路结构电路结构电路结构电路结构从触发器从触发器主触发器主触发器反反反反馈馈馈馈线线线线CP CP1互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转RS C从触发器QQQSDRD C主触发器主触发器JKE
23、XIT 集成触发器集成触发器EXIT2. 2. 工作原理工作原理工作原理工作原理主触发器主触发器打开打开打开打开 主触发器主触发器状态状态状态状态由由由由J J、KK决定，接决定，接决定，接决定，接收信号并暂存。收信号并暂存。收信号并暂存。收信号并暂存。从触发器封锁从触发器封锁从触发器封锁从触发器封锁 从触发器从触发器从触发器从触发器状态保状态保状态保状态保持不变。持不变。持不变。持不变。01CPCPCP011RS C从触发器从触发器QQQSDRD C主触发器主触发器JKEXIT 集成触发器集成触发器EXIT10状态保持不变状态保持不变状态保持不变状态保持不变 从触发器的状态从触发器的状态从触
24、发器的状态从触发器的状态取决于主触发器，取决于主触发器，取决于主触发器，取决于主触发器，并保持主、从状态并保持主、从状态并保持主、从状态并保持主、从状态一致，因此称之为一致，因此称之为一致，因此称之为一致，因此称之为主从触发器。主从触发器。主从触发器。主从触发器。从触发器从触发器从触发器从触发器打开打开打开打开主触发器封锁主触发器封锁0C01CP0101RS 从触发器从触发器QQQSDRD JKCP 主触发器主触发器EXIT 集成触发器集成触发器EXIT010 CP高电平时触发高电平时触发器接收信号并暂存器接收信号并暂存 (即主触发器状态由即主触发器状态由 J、K决定，从触发器状决定，从触发器
25、状态保持不变）。态保持不变）。 要求要求CP高电平期间高电平期间J、K的状态保持不变。的状态保持不变。CP下降沿下降沿( )触发器触发器翻转翻转(主、从触发器状主、从触发器状态一致态一致)。 CP低电平时低电平时, 主主触发器触发器封锁封锁, J、K不起作用不起作用1RS 从触发器从触发器QQQSDRD JKCP 主触发器主触发器01CPEXIT 集成触发器集成触发器EXIT01CP010分析分析分析分析JKJK触发器触发器触发器触发器的逻辑功能的逻辑功能的逻辑功能的逻辑功能(1)J=1, K=1 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态11 0110101001主从状主从
26、状主从状主从状态一致态一致态一致态一致状态不变状态不变状态不变状态不变011RS 从触发器从触发器QQQSDRD JKCP 主触发器主触发器状态不变状态不变状态不变状态不变EXIT 集成触发器集成触发器EXITCP01010设触发器原设触发器原态为态为“1”态态为为“？”状态状态J=1, K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。(1) J=1, K=11RS 从触发器从触发器QQQSDRD JKCP 主触发器主触发器EXIT 集成触发器集成触发器EXIT01CP010(2) J=0，K=1 设触发器原设触发器原态为态为“1”
27、态态翻转为翻转为“0”态态01 100101011001设触发器原设触发器原态为态为“0”态态为为“？”态态1RS 从触发器从触发器QQQSDRD JKCP 主触发器主触发器EXIT 集成触发器集成触发器EXIT01CP010(3) J=1，K=0 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态10 011010100101设触发器原设触发器原态为态为“1”态态为为“？”态态RS 从触发器从触发器QQQSDRD1 JKCP 主触发器主触发器EXIT 集成触发器集成触发器EXITCP010(4) J=0，K=0 设触发器原设触发器原态为态为“0”态态保持原态保持原态00 01000
28、1保持原态保持原态保持原态保持原态保持原态保持原态保持原态保持原态RS C从触发器从触发器QQQSDRD1 CJKCP 主触发器主触发器EXIT 集成触发器集成触发器EXITCP01001结论：结论：结论：结论： CP高电平时主触高电平时主触发器状态由发器状态由J、K决决定，从触发器状态定，从触发器状态不变。不变。 CP下降沿下降沿( )触触发器翻转发器翻转(主、从触主、从触发器状态一致）。发器状态一致）。RS 从触发器从触发器QQQSDRD1 JKCP 主触发器主触发器EXIT 集成触发器集成触发器EXIT3. JK3. JK触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能触发器的逻辑功能Q
29、n10 0 1 1 1 0 0Qn 0 1 J K Q J K Qn n Q Qn+1 n+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 JK JK触发器状态表触发器状态表触发器状态表触发器状态表0 1 0 1 0 1 0 1 CP高电平时，主高电平时，主触发器状态由触发器状态由J、K决定，从触发器状决定，从触发器状态不变。态不变。 CP下降沿下降沿( )触触发器翻转发器翻转(主、从触主、从触发器状态一致）。发器状态一致）。0 0 0 1 0 01 0 1 1QQn+1n+1QQn nS S R REXIT 集成触发器集成触发器EXITJ K Qn+1 0 0 Qn 0
30、1 0 1 0 1 1 1 Qn JK JK触发器状态表触发器状态表触发器状态表触发器状态表( (保持功能保持功能保持功能保持功能) ) ( (置置置置“ “0”0”功能功能功能功能) ) ( (置置置置“ “1”1”功能功能功能功能) ) (计数功能计数功能计数功能计数功能)C C下降沿触发翻转下降沿触发翻转下降沿触发翻转下降沿触发翻转S SD D 、 R RD D为直接置为直接置为直接置为直接置 1 1、置、置、置、置 0 0 端，不受时钟控制，端，不受时钟控制，端，不受时钟控制，端，不受时钟控制，低电平有效，低电平有效，低电平有效，低电平有效，触发器工作时触发器工作时SD 、 RD应接高
31、电平。应接高电平。逻辑符号逻辑符号逻辑符号逻辑符号CPQJKSDRDQEXIT 集成触发器集成触发器EXIT0 00 11 01 1J K Qn Qn+1特性表特性表 特性方程特性方程驱动表驱动表 0 无约束条件无约束条件状态转换图状态转换图 0 1J = 0K =10011111110100110001110000K010100Qn+1QnJ 1 1 00 00 11 10 11 01 11 00 0J = 1K =J =K = 0J =K = 1EXIT 集成触发器集成触发器EXIT例：例：JK 触发器工作波形触发器工作波形CPJKQ下降沿触发翻转下降沿触发翻转EXIT 集成触发器集成触发
32、器EXIT5.3.3 维持阻塞触发器维持阻塞触发器1. 1. 电路结构与工作原理电路结构与工作原理 置置0维持线维持线响应输入响应输入D和和CP信号信号根据根据 确定确定触发器的状态触发器的状态 三个三个SR锁存器构成锁存器构成EXIT 集成触发器集成触发器EXIT4 CP = 00 01 11 1D DD D G11 & C P Q1 & G22 G33 & & & G5 Q2 Q3 S R Q4 D G6 Q Q & 2、工作原理 Qn+1=QnD 信号进入触发器信号进入触发器, ,为状态刷新作好准备为状态刷新作好准备Q1 = DQ4= DD信号存于信号存于Q4G4EXIT 集成触发器集成
33、触发器EXIT4 当当CP 由由0 跳变为跳变为10 01 1D DD D G11 & C P Q1 & G2G33 & & & G55 Q2 Q3 S R G4Q4 D G6 Q Q & 1 10 00 0D DD D在在CP脉冲的上升沿，触法器按此前脉冲的上升沿，触法器按此前的的D信号刷新信号刷新EXIT 集成触发器集成触发器EXIT4 当当CP =1 两个两个SR锁存器保证锁存器保证Q2，Q3状态不变状态不变在在CP脉冲的上升沿到来瞬间使触发器的状态变化脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响信号不影响 、 的状态，的状态，Q的状态不变的状态不变 G11 & C P Q1 &
34、G2 G33 & & & G5 Q2 Q3 S R G4Q4 D G6Q Q & 1 10 01 1置置1维持线维持线置置0 阻塞线阻塞线1 11 10 00 0置置1阻塞、置阻塞、置0维持线维持线EXIT 集成触发器集成触发器EXIT2. 典型集成电路典型集成电路-74LS74 EXIT 集成触发器集成触发器EXIT 无空翻触发器的学习重点是根据无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及下面介绍常用无空翻触发器的符号及其应用注意事项。其应用注意事项。总结：常用触发器及其符号总结：常用触发器及其符号 主从主从 R
35、S 触发器触发器 主从主从 JK 触发器触发器 主从触发器主从触发器 QQ1JJC1CP1KK边沿触发器边沿触发器 TTL 维持阻塞维持阻塞 D 触发器触发器( (通通常常上升沿触发上升沿触发) ) TTL 边沿边沿 JK触发器触发器( (通通常常下降沿触发下降沿触发) )CMOS 边沿边沿 D 触发触发器和边沿器和边沿 JK 触发器触发器( (通通常常上升沿触发上升沿触发) )QQ1SSC1CP1RREXIT 集成触发器集成触发器EXITQQC1CP1DDCP 触发的边触发的边沿沿 D 触发器触发器 C1QQC1CPD具有异步端的具有异步端的边沿边沿 D 触发器触发器 1DSSDRRDRRD
36、SSD执行执行 Qn+1 = D1111在在 CP 时刻时刻0011Qn111保持不变保持不变Qn011禁禁 用用不定态不定态00异步置异步置 1101异步置异步置 0010说说 明明Qn+1DCPSDRD异步端低电平有效的异步端低电平有效的上升沿触发式上升沿触发式 D 触发器功能表触发器功能表EXIT 集成触发器集成触发器EXITQQ1JJ CP1KKC1CP 触发的边触发的边沿沿 JK 触发器触发器 C1QQ1JJ CP1KKC1CP 触发的边触发的边沿沿 JK 触发器触发器 C1具有异步端的具有异步端的边沿边沿 JK 触发器触发器 QQ1JJ CP1KKRSC1RDSDQQ1JJ CP1
37、KKRSC1RDSD异步端低电平有效异步端低电平有效异步端高电平有效异步端高电平有效RRDRRDSSDSSDQn11001010001000在在 CP时时刻执行刻执行 JK 功能功能Qn0000Qn100保持不变保持不变Qn000禁用禁用不定不定 11置置 1110置置 0001说说 明明Qn+1KJCPSDRD异步端高电平有效的下降沿触发式异步端高电平有效的下降沿触发式 JK 触发器功能表触发器功能表EXIT 集成触发器集成触发器EXIT注注意意( (1) ) 弄清弄清时钟触发沿时钟触发沿是上升沿还是下降沿？是上升沿还是下降沿？( (2) )弄清有无异步输入端？弄清有无异步输入端？异步置异步
38、置 0 端和异步端和异步置置 1 端端是低电平有效还是高电平有效？是低电平有效还是高电平有效？( (4) ) 边沿触发器的逻辑功能和特性方程与同步边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的因此，它们的逻辑功能和特性方程成立的时间不同。时间不同。边沿触发器的逻辑功能和特性边沿触发器的逻辑功能和特性方程只在时钟的上升沿方程只在时钟的上升沿( (或下降沿或下降沿) )成立。成立。( (3) ) 异步端不受时钟异步端不受时钟 CP 控制控制，将直接实现置，将直接实现置 0 或置或置 1。触发器工作时，
39、应保证异步端接非。触发器工作时，应保证异步端接非有效电平。有效电平。EXIT 集成触发器集成触发器EXIT5.3.4 触发器的动态特性触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。以及输出状态对时钟信号响应的延迟时间。 建立时间建立时间保持时间保持时间脉冲宽度脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间EXIT 集成触发器集成触发器EXIT保持时间保持时间tH ：保证：保证D状态可靠地传送到状态可靠地传送到Q建立时间建立时间tSU ：保证与保证与D 相关的电路建立起稳
40、定的状态，使触相关的电路建立起稳定的状态，使触发器状态发器状态得到正确的转换。得到正确的转换。最高触发频率最高触发频率fcmax ：触发器内部都要完成一系列动作，需要：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于一定的时间延迟，所以对于CP最高工作频率有一个限制。最高工作频率有一个限制。触发脉冲宽度触发脉冲宽度tW ：保证内部各门正确翻转。：保证内部各门正确翻转。传输延迟时间传输延迟时间tPLH和和tPHL ：时钟脉冲：时钟脉冲CP上升沿至输出端新状态上升沿至输出端新状态稳定建立起来的时间稳定建立起来的时间EXIT 集成触发器集成触发器EXIT5.4.1 D 触发器触发器 5.4
41、 触发器的逻辑功能触发器的逻辑功能5.4.2 JK 触发器触发器 5.4.3 SR 触发器触发器 5.4.4 D 触发器功能的转换触发器功能的转换 5.4.2 T 触发器触发器 EXIT 集成触发器集成触发器EXIT5.4 触发器的逻辑功能触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号不同逻辑功能的触发器国际逻辑符号D 触发器触发器JK 触发器触发器T 触发器触发器RS 触发器触发器EXIT 集成触发器集成触发器EXIT5.4.1 D 触发器触发器 1. 特性表特性表 Qn DQn+10000111001112. 特性方程特性方程Qn+1 = D 3. 状态图状态图EXIT 集成触发器集成触
42、发器EXIT3.状态转换图 翻 转10011111 置 111010011 置 000011100状态不变01010000 说 明Qn+1QnKJ1.特性表特性表 2.特性方程特性方程5.4.2 JK 触发器触发器 EXIT 集成触发器集成触发器EXIT 例例5.4.1 设下降沿触发的设下降沿触发的JK触发器时钟脉冲和触发器时钟脉冲和J、K信号的波形信号的波形如图所示试画出输出端如图所示试画出输出端Q的波形。设触发器的初始状态为的波形。设触发器的初始状态为0。EXIT 集成触发器集成触发器EXIT5.4.3 T触发器触发器 特性方程特性方程状态转换图状态转换图特性表特性表01110111000
43、0T逻辑符号逻辑符号 EXIT 集成触发器集成触发器EXIT4. T触发器触发器国际逻辑符号国际逻辑符号 特性方程特性方程时钟脉冲每作用一次，触发器翻转一次。时钟脉冲每作用一次，触发器翻转一次。 EXIT 集成触发器集成触发器EXIT5.4.4 SR 触发器触发器 1. 特性表特性表 2. 特性方程特性方程3. 状态图状态图Qn S RQn+100 0000100101011不确定100110101101111不确定 SR=0（约束条件）（约束条件）EXIT 集成触发器集成触发器EXIT5.4.5 触发器功能的转换触发器功能的转换1. JK D2. JK T、T因此，令因此，令J = K =
44、D已有已有Qn+1 = JQn+ KQn欲得欲得 Qn+1 = DQQCPDC11J1KQQC11J1KQQCP1C11J1KTCP转转换换方方法法( (1) ) 写出待求触发器和给定触发器的特性方程。写出待求触发器和给定触发器的特性方程。( (3) )画出用给定触发器实现待求触发器的电路。画出用给定触发器实现待求触发器的电路。( (2) )比较上述特性方程，得出给定触发器中输入比较上述特性方程，得出给定触发器中输入 信号的接法。信号的接法。EXIT 集成触发器集成触发器EXIT3 . D 触发器构成触发器构成 J K 触发器触发器组合组合电路电路DKJQn+1 = D 欲得欲得:已有：已有：
45、EXIT 集成触发器集成触发器EXIT4. D 触发器构成触发器构成 T 触发器触发器Qn+1 = D 组合组合电路电路DT EXIT 集成触发器集成触发器EXIT5. D 触发器构成触发器构成 T 触发器触发器Qn+1 = D CPQ二分频二分频EXIT 集成触发器集成触发器EXIT5.4.6 5.4.6 触发器的应用与分析举例触发器的应用与分析举例 触发器由门电路构成，因此，触发器由门电路构成，因此，门电路的应用门电路的应用注意事项在这里多适用。注意事项在这里多适用。例如，例如，TTL 触发器的输触发器的输入端悬空相当于输入高电平，而入端悬空相当于输入高电平，而 CMOS 触发器触发器的输
46、入端不允许悬空。的输入端不允许悬空。应应用用注注意意 实际工作中，应根据需要选定触发器的功能实际工作中，应根据需要选定触发器的功能和触发方式。例如：锁存器通常只用于数据和触发方式。例如：锁存器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿锁存，构成计数器、移位寄存器时一般要用边沿触发器。触发器。EXIT 集成触发器集成触发器EXITQ2Q11D1DFF1FF2石英方波石英方波振荡器振荡器4MHzC1C1CP 例例 下图为分频器电路，设触发器初态为下图为分频器电路，设触发器初态为 0，试画出，试画出 Q1、Q2 的波形并求其频率。的波形并求其频率。CP解：解：C1CPfQ1 = fCP
47、/2 = 2 MHz， fQ2 = fCP/4 = 1 MHzCPQ10Q20Q1C1对对 CP 二分频二分频对对 CP 四分频四分频两个两个 D 触发器均构成触发器均构成 CP 触发的计数触发器触发的计数触发器 EXIT 集成触发器集成触发器EXIT1010RDSDQ1JSDC1CP1KRSRDCP解：解： 例例 试对应输入波形画出下图电路的输出波形。试对应输入波形画出下图电路的输出波形。C1CPSDSRRDQ1Qn+1 = JQn + KQn = Qn Qn+Qn Qn = Qn当异步端无信号时，触发器将在当异步端无信号时，触发器将在 CP 时翻转。时翻转。RD和和 SD为非有效电平为非有
48、效电平EXIT 集成触发器集成触发器EXIT锁存器和触发器都是具有存储功能的逻辑电路，是构成锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位位二值信息。二值信息。 锁存器是对脉冲电平敏感的电路，它们在一定电平作用锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有触发器按逻辑功能分类有D触发器
49、、触发器、JK触发器、触发器、T（T）触发器和触发器和SR触发器。它们的功能可用特性表、特性方程和状触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。态图来描述。触发器的电路结构与逻辑功能没有必然联系。本章小结本章小结EXIT 集成触发器集成触发器EXIT触触发发器器的的逻逻辑辑功功能能是是指指触触发发器器的的次次态态与与现现态态及及输输入入信信号号之之间间的的逻逻辑辑关关系系。其其描描述述方方法法主主要要有有特特性性表表、特特性性方方程程、驱驱动动表表、状状态态转转换换图图和和波波形图形图( (又称时序图又称时序图) )等。等。 触发器根据逻辑功能
50、不同分为触发器根据逻辑功能不同分为 D 触发器触发器 T 触发器触发器 RS 触发器触发器 JK 触发器触发器 T触发器触发器1 0Qn+110DQn+1 = DQnQnQn+110T不定不定01 QnQn+111011000SRQn+1 = S + RQnRS = 0( (约束条件约束条件) )Qn10 QnQn+111011000KJQn+1 =JQn + KQn只有只有 CP 输入端，输入端，无数据输入端。无数据输入端。来一个来一个CP翻转一次翻转一次Qn+1 = QnEXIT 集成触发器集成触发器EXIT 根据触发方式不同分为根据触发方式不同分为 例如例如QQ1JJC1CP1KKQQ1
51、JJC1CP1KKEXIT 集成触发器集成触发器EXIT 根据是否受时钟控制分为根据是否受时钟控制分为 异步锁存器异步锁存器基本基本 RS 锁存器是构成各种触发器的锁存器是构成各种触发器的基础。它的输基础。它的输出受输入信号直接控制，不能定时控制，常用作集成触出受输入信号直接控制，不能定时控制，常用作集成触发器的辅助输入端，用于直接置发器的辅助输入端，用于直接置 0 或直接置或直接置 1。使用时须注意弄清它的有效电平，并满足约束条件。使用时须注意弄清它的有效电平，并满足约束条件。基本基本 RS 锁存器锁存器主从触发器和边沿触发器主从触发器和边沿触发器钟控触发器钟控触发器门控门控RS 锁存器锁存
52、器门控锁存器门控锁存器EXIT 集成触发器集成触发器EXIT不同触发方式的工作特点不同触发方式的工作特点 正电平锁存器的状态在正电平锁存器的状态在 CP = 1 期间翻转，在期间翻转，在CP = 0 期期间保持不变。锁存器的缺点是存在空翻现象，通常只间保持不变。锁存器的缺点是存在空翻现象，通常只能用于数据锁存。能用于数据锁存。 主从触发器由分别工作在时钟脉冲主从触发器由分别工作在时钟脉冲 CP 不同时段的主触不同时段的主触发器和从触发器构成，通常只能在发器和从触发器构成，通常只能在 CP 下降沿时刻状态下降沿时刻状态发生翻转，而在发生翻转，而在 CP 其它时刻保持状态不变。它虽然其它时刻保持状
53、态不变。它虽然克服了空翻，但对输入信号仍有限制。克服了空翻，但对输入信号仍有限制。 EXIT 集成触发器集成触发器EXIT分分析析触触发发器器时时应应弄弄清清楚楚触触发发器器的的功功能能、触触发发方方式式和和触触发发沿沿( (或或触触发发电电平平) )，并并弄弄清清楚楚异异步步输输入入端端是是否否加加上了有效电平。上了有效电平。 边沿触发器只能边沿触发器只能在在 CP 上升上升沿沿( (或下降沿或下降沿) )时刻接收输时刻接收输入信号，其状态入信号，其状态只能在只能在 CP 上升上升沿沿( (或下降沿或下降沿) )时刻发时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。生翻转。它应用范围广、可靠性高、抗干扰能力强。
