第5章存储器和IO空间

《第5章存储器和IO空间》由会员分享，可在线阅读，更多相关《第5章存储器和IO空间（33页珍藏版）》请在金锄头文库上搜索。

1、第5章存储器和IO空间Stillwatersrundeep.流静水深流静水深,人静心深人静心深Wherethereislife,thereishope。有生命必有希望。有生命必有希望“LF” -片内有Flash存储器；“LC” -片内有CMOS工艺的程序存储器， LF2407/ LF2407A片内: 2K字的单访问RAM（SARAM） 544字的双访问RAM-DARAM（B0块-256字；B1块-256 字；B2块-32字）一个机器周期内可被访问2次:主相写数据到DARAM；而 从相从DARAM读出数据。从而大大提高运行速度。5.1 5.1 片内存储器片内存储器5.1.1 5.1.1 双访问双

2、访问RAM (DARAM)RAM (DARAM)2该存储器空间主要用来保存数据，但是B0块也可以用 来保存程序。B0块配置成数据存储器空间还是程序 存储器空间，要由状态寄存器ST1的CNF位来决定：（1）CNF=1，B0映射到程序存储器空间；（2）CNF=0，B0映射到数据存储器空间。片内有2K字的单访问RAM（SARAM）,在一个机器周期5.1.2 5.1.2 单访问单访问RAM (SARAM)RAM (SARAM)544字DARAM分为三块：B0、B1和B23内只能被访问1次。例如，如果要将累加器的值保存，且装载一个新值到 累加器，在SARAM中，完成这个任务需要两个时钟 周期，而在DAR

3、AM中只需要一个时钟周期。利用软件可将SARAM配置成外部存储器或内部SARAM。5.1.3 Flash程序存储器片内的Flash存储器映射到程序存储器空间。MP/MC*引脚决定是访问片内的程序存储器（Flash） 还是访问片外的程序存储器。41. Flash程序存储器2.Flash控制方式寄存器（FCMR）使用电擦除的方式，进行程序的修改和开发。使用电擦除的方式，进行程序的修改和开发。FlashFlash 模块特点：模块特点： 运行在在3.3V3.3V电压模式。电压模式。 对对FlashFlash编程时需要在时需要在VCCPVCCP上上有有5V5V（55）电）电 压供电。压供电。 Flash

4、 Flash有多个向量，用来保护它，有多个向量，用来保护它，防止被除防止被除。 Flash Flash的编程是由的编程是由CPUCPU来实现的来实现的。FlashFlash模块有模块有4 4个个寄存器。寄存器。控制对控制对FlashFlash的操作的操作。在任。在任意时刻，用户可以访问意时刻，用户可以访问FlashFlash模块中的存储器阵列，模块中的存储器阵列，也可以访问控制寄存器，但不能同时访问。也可以访问控制寄存器，但不能同时访问。5FlashFlash模块有一个模块有一个Flash控制方式寄存器来选择两种来选择两种访问模式访问模式。该寄存器。该寄存器映射在映射在内部I/O空间的的FF0

5、Fh，这是一个不能读的特殊功能寄存器，它可在这是一个不能读的特殊功能寄存器，它可在FlashFlash的存储器阵列方式下使能的存储器阵列方式下使能FlashFlash，用来对Flash阵列编程。该寄存器的功能如下：。该寄存器的功能如下：使用使用OUT指令，可以指令，可以将将FlashFlash模块置于模块置于寄存器访问模模式式，被使用的数据操作数是无意义的。例如：，被使用的数据操作数是无意义的。例如：OUT dummy, 0FF0Fh ；选择寄存器访问方式；选择寄存器访问方式6使用使用IN指令，可指令，可将将FlashFlash模块置于模块置于存储器阵列访问模式模式，被使用的数据操作数是无意义

6、的。，被使用的数据操作数是无意义的。 例如：例如： IN dummy, 0FF0Fh ；选择存储器阵列访问方式；选择存储器阵列访问方式5.2 5.2 程序存储器程序存储器 程序存储器空间程序存储器空间寻址范围为64K，包括了片内，包括了片内DARAMDARAM和片内和片内FlashFlash。图图5-15-1所示为所示为LF2407ALF2407A的程序存储的程序存储器空间的映射。器空间的映射。78有有两个因素两个因素决定程序存储器的配置：决定程序存储器的配置： （1 1）CNF位。CNFCNF位是状态寄存器位是状态寄存器ST1ST1的的第第1212位位，决定，决定 DARAM DARAM中的

7、中的B0块配置在数据存储器空间，还是配置在配置在数据存储器空间，还是配置在 程序存储器空间。程序存储器空间。 0: 0:256256字的字的B0块被映射到被映射到数据存储器空间。存储器空间。 1: 1:256256字的字的B0块被映射到被映射到程序存储器空间。存储器空间。复位时，时，CNFCNF0 0， B0 B0块被映射到数据存储器空间。块被映射到数据存储器空间。 （2 2）MP/MC*引脚。该引脚决定是从片内。该引脚决定是从片内FlashFlash读取指读取指 令。还是从外部程序存储器读取指令。令。还是从外部程序存储器读取指令。9 0:微控制器方式。此时访问的是片内程序存储器（片内Flas

8、h）0000h-7FFFh空间。 1:微处理器方式。此时访问的是片外程序存储器的0000h-7FFFh空间。寻址范围高达64K字：5.3 5.3 数据存储器数据存储器无论MP/MC*引脚为何值，LF240xDSP都是从程序存储器 空间的0000h单元开始执行程序。10前32K字（0000h-7FFFh）是内部数据存储器空间, 包括了DARAM和片内外设的映射寄存器。后32K字（8000h-FFFFh）空间的存储器为外部数据 存储器。片内有3个DARAM块：B0、B1和B2块。B0块:即可为数据存储器，也可配置为程序存储器。B1、B2块:只能配置为数据存储器。图5-2为数据存储器空间的映射。1.

9、数据存储器映射1112两种寻址方式两种寻址方式：直接寻址和和间接寻址。直接寻址时，直接寻址时，128128字为一页字为一页的数据块来对数据存储器进的数据块来对数据存储器进 行寻址。行寻址。图5-3显示了这些块是如何被寻址的。显示了这些块是如何被寻址的。全部全部64K64K的数据存储器分为的数据存储器分为512512个数据页个数据页，其标号从，其标号从0 0 511 511。当前页由状态寄存器由状态寄存器ST0中的中的9位数据页指针数据页指针 （DPDP）值来确定。）值来确定。因此，当使用因此，当使用直接寻址直接寻址指令时，指令时，用户必须事先指定数数 据页据页，并在访问数据存储器的指令中指定，

10、并在访问数据存储器的指令中指定偏移量， 偏移量为偏移量为7位。1314编程时要注意编程时要注意，访问下面的数据存储器的地址空间是 非法的，并，并会对会对NMINMI置位置位。除了以下地址，任何对。除了以下地址，任何对 设寄存器映射中的设寄存器映射中的保留地址的访问的访问也是非法也是非法的。的。 0080h-00FFh 701Fh-71FFh (CAN内部的) 0500h-07FFh 7230h-73FFh (部分在CAN内部) 1000h-700Fh 7440h-74FFh 7030h-703Fh 7540h-75FFh 7060h-706Fh 7600h-77EFh 77F4h-7FFFh

11、7080h-708Fh153.第0页数据地址映射 数据存储器中包括存储器映射寄存器存储器映射寄存器，它们位于数据存储器的第第0 0页页（地址0000h-007Fh），表5-1对第0页数据地址映射进行详细说明。应用中必须注意以下几点：（1）以零等待状态访问两个映射寄存器：中断屏蔽寄中断屏蔽寄存器存器（IMR）和中断标志寄存器中断标志寄存器（IFR）（2）测试/仿真保留区被测试和仿真系统用于特定信息发送。因此不能对测试/仿真地址进行操作。16地址 名称 说明0000h-0003h 0000h-0003h 保留保留0004h 0004h IMR 中断屏蔽寄存器中断屏蔽寄存器0005h 0005h 保

12、留保留0006h 0006h IFR 中断标志寄存器中断标志寄存器0023h-0027h 0023h-0027h 保留保留002Bh-002Fh 002Bh-002Fh 保留用作测试和仿真保留用作测试和仿真0060h-007Fh B2 0060h-007Fh B2 双访问双访问RAMRAM的的B2B2块块表表5-1 5-1 第第0 0页数据地址映射页数据地址映射17CNFCNF位决定B0B0块的配置块的配置， CNF位是状态寄存器ST1的第12位。CNF0，B0块被映射为数据存储器空间。复位时， CNF0CNF1，B0块被映射到程序存储器空间。5.4 I/O5.4 I/O空间空间4.配置数据存

13、储器I/OI/O空间的寻址可达空间的寻址可达64K64K字，字，图5-4 为为LF2407ALF2407A的的I/OI/O空空间映射。间映射。1819所有64K的I/O空间均可以用ININ和和OUTOUT指令来访问。当执。当执 行行ININ或或OUTOUT指令时，指令时，信号信号IS*IS*变为有效变为有效, ,可作为外部可作为外部 I/O I/O设备的片选信号。设备的片选信号。访问外部访问外部I/OI/O端口与访问程序存储器、数据存储器端口与访问程序存储器、数据存储器复用 相同的的地址总线和数据总线。I/OI/O空间访问的空间访问的控制信号为控制信号为IS*IS*。数据总线的宽度为数据总线的

14、宽度为1616位，位，若使用若使用8 8位的外设位的外设，即可使用，即可使用 高8位数据总线，也可使用数据总线，也可使用低8位数据总线，以适应数据总线，以适应 特定应用的需要。特定应用的需要。20当访问当访问片内的的I/OI/O空间时，信号空间时，信号IS*IS*和和STRB*STRB*变成无效，变成无效， 外部地址和数据总线仅仅当访问外部外部地址和数据总线仅仅当访问外部I/OI/O地址时有地址时有 效。效。下面是使用汇编语言的直接访问下面是使用汇编语言的直接访问I/OI/O空间的实际子。空间的实际子。 IN DAT2,0AFEEh IN DAT2,0AFEEh ；从端口地址为；从端口地址为A

15、FEEhAFEEh的外设的外设 ；读数据，并；读数据，并存入DAT2寄器寄器 OUT DAT2,0CFEFh OUT DAT2,0CFEFh；输出数据存储器；输出数据存储器DAT2DAT2的内容的内容 ；到端口地址为；到端口地址为CFEFhCFEFh的的外设21下面是访问等待状态发生器的寄存器的实例： IN DAT2,0FFFFh ；从等待状态发生器读取 数据到DAT2寄存器 OUT DAT2,0FFFFh ；将DAT2寄存器的数据写入 等待状态发生器，使用等待状态发生器5.5 5.5 外部存储器接口选通信号说明外部存储器接口选通信号说明LF240x DSP可以访问如表5-2所列出的外部存储器

16、和 I/O空间。当DSP外扩存储器和I/O时，需要将选通 信号与外部存储器和I/O的使能引脚相连。22表表5-25-2 外部存储器空间访问及片选信号外部存储空间外部存储空间 空间大小（字）空间大小（字） 选通信号选通信号程序空间程序空间 64K 64K PS*PS*数据空间数据空间 64K 64K DS*DS*I/OI/O空间空间 64K 64K IS*IS*LF240x DSPLF240x DSP的外部存储器和的外部存储器和I/OI/O空间接口信号的功能空间接口信号的功能 描述如描述如表表5-35-3（P60P60）所示。所示。235.65.6 等待状态发生器等待状态发生器5.6.1 5.6

17、.1 用用READYREADY信号产生等待状态信号信号产生等待状态信号当访问速度较慢的外部存储器或外设时，CPU需要产生 等待状态。等待状态等待状态是以机器周期机器周期为单位，CPUCPU通过通过 READY READY引脚可产生任意数目的等待状态引脚可产生任意数目的等待状态（延长访问时延长访问时 间间），可使快速的快速的CPUCPU访问慢速的外部存储器或外访问慢速的外部存储器或外 设。设。若若CPUCPU所访问的外设所访问的外设没有准备好，则外设应保持没有准备好，则外设应保持READYREADY 引脚为低引脚为低，此时，此时LF240xLF240x等待一个等待一个CLKOUTCLKOUT周期

18、，并再周期，并再 次检查次检查READYREADY脚。若脚。若READYREADY信号没有被使用，信号没有被使用，LF240xLF240x 将在外部访问时把将在外部访问时把READYREADY信号拉高。信号拉高。 READY READY引脚引脚可可24用来产生任意数目的等待状态。用来产生任意数目的等待状态。但是但是，当，当LF240xLF240x全速运行时，它不能对第一个周期作出全速运行时，它不能对第一个周期作出 快速响应来产生一个基于快速响应来产生一个基于READYREADY的等待状态。的等待状态。为立即为立即 得到等待状态得到等待状态，应先使用片内等待状态发生器应先使用片内等待状态发生器，

19、然然 后用后用READYREADY信号产生其余的等待状态。信号产生其余的等待状态。5.6.2 5.6.2 用等待状态发生器产生等待状态用等待状态发生器产生等待状态等待状态发生器可编程为指定的片外空间（数据、程序等待状态发生器可编程为指定的片外空间（数据、程序 或或I/OI/O）产生第一个等待状态产生第一个等待状态，而与，而与READYREADY信号的状信号的状 态无关。为了控制等待状态发生器，就必须对映射态无关。为了控制等待状态发生器，就必须对映射 到到I/OI/O空间的空间的等待状态控制寄存器等待状态控制寄存器（WSGRWSGR，地址为，地址为 FFFFh FFFFh）访问。）访问。25等待

20、状态控制寄存器的格式如下：等待状态控制寄存器的格式如下：位位15-1115-11：保留，读出的值永远为：保留，读出的值永远为0 0位位10-910-9：BVISBVIS，总线可视模式总线可视模式。提供了一种。提供了一种跟踪内部跟踪内部 总线活动的方式总线活动的方式。当运行片内的程序或数据存储器。当运行片内的程序或数据存储器 时，位时，位10-910-9允许各种总线的可视模式。允许各种总线的可视模式。 0000- -总线可视模式关（降低功耗和噪声）；总线可视模式关（降低功耗和噪声）； 0101- -总线可视模式开（降低功耗和噪声）；总线可视模式开（降低功耗和噪声）； 1010- -数据到地址总线

21、输出到外部地址总线数据到地址总线输出到外部地址总线 数据到数据总线输出到外部数据总线数据到数据总线输出到外部数据总线2611-11-程序到地址总线输出到外部地址总线程序到地址总线输出到外部地址总线 程序到数据总线输出到外部数据总线程序到数据总线输出到外部数据总线位位8-68-6：ISWSISWS，I/OI/O空间等待状态位空间等待状态位。这三位决定了片。这三位决定了片 外外I/OI/O空间等待状态（空间等待状态（0-70-7）的数目。）的数目。复位时复位时，这三，这三 位置为位置为111111，为片外，为片外I/OI/O空间空间的读写设定了的读写设定了7 7个等待个等待 状态。状态。位位5-3

22、5-3：DSWSDSWS，数据空间等待状态位数据空间等待状态位。这三位决定了片。这三位决定了片 外数据空间等待状态（外数据空间等待状态（0-70-7）的数目。）的数目。复位时复位时，这三，这三 位置为位置为111111，为，为片外数据空间片外数据空间的读写设定了的读写设定了7 7个等待个等待 状态。状态。27位位2-02-0：PSWSPSWS，程序空间等待状态位程序空间等待状态位。这三位决定了。这三位决定了 片外程序空间等待状态（片外程序空间等待状态（0-70-7）的数目。）的数目。复位复位 时时，这三位置为，这三位置为111111，为，为片外程序空间片外程序空间的读写设的读写设 定了定了7

23、7个等待状态。个等待状态。总之，不管总之，不管READYREADY信号的状态如何，等待状态发生器信号的状态如何，等待状态发生器 都将向给定的空间（数据、程序或都将向给定的空间（数据、程序或I/OI/O）插入）插入0- 0- 7 7个等待状态个等待状态，等待状态的，等待状态的数目由软件来确定数目由软件来确定。 然后然后READYREADY信号可以变为低电平，产生附加的等信号可以变为低电平，产生附加的等 待状态。待状态。28如果如果m m是一个特定的读写操作的所要求的时钟周期是一个特定的读写操作的所要求的时钟周期（CLKOUTCLKOUT）的数目，）的数目，w w是附加的等待状态数目，那么是附加的

24、等待状态数目，那么操作将会花费（操作将会花费（m mw w）个周期。）个周期。复位时复位时，WSGRWSGR各位均置各位均置1 1，且，且默认每个外部空间（数默认每个外部空间（数据、程序或据、程序或I/OI/O）均产生）均产生7 7个等待状态。个等待状态。5.7 5.7 外部存储器接口外部存储器接口LF240x/240xALF240x/240xA程序存储器有程序存储器有64K 64K 空间的寻址空间，当空间的寻址空间，当LF240x/240xALF240x/240xA访问片内访问片内程序存储器块时，外部存储程序存储器块时，外部存储器访问信号器访问信号 PS *PS *和和STRB*STRB*无

25、效。仅当无效。仅当LF240x/240xALF240x/240xA访访29问映射到外部存储器地址范围的位置时，外部数据和 地址总线才有效。表表5-4(P62)5-4(P62)列出了外部存储器接 口中的控制信号。图图5-55-5 为一个外部程序存储器接口的实例。图中 LF240x/240xA连接两个16k8 位SRAM。3031两个两个8 8位宽的存储器级连来实现所需的位宽的存储器级连来实现所需的1616位字宽，虽然位字宽，虽然 图图5-55-5中显示的是中显示的是SRAMSRAM，但是，但是该接口同样适用于该接口同样适用于 EPROM EPROM，只需将写有效（，只需将写有效（WE*WE*）信

26、号去掉。）信号去掉。图图5-55-5所示的接口是一个所示的接口是一个零等待零等待状态读状态读/ /写周期的，即写周期的，即 存储器的访问时间是与存储器的访问时间是与DSPDSP相匹配的相匹配的，是经过专门挑，是经过专门挑 选的。选的。如用如用慢速存储器慢速存储器，则片内等待状态发生器将向访问周，则片内等待状态发生器将向访问周 期插入一个等待状态，若需要不止一个等待状态，期插入一个等待状态，若需要不止一个等待状态， 则需要用则需要用READYREADY信号。信号。32程序存储器空间选择程序存储器空间选择PS*PS*信号信号可以直接连接到外部存储可以直接连接到外部存储 器芯片的片选引脚器芯片的片选引脚CE*CE*，以便对外部程序存储器访问，以便对外部程序存储器访问 时选择程序存储器。时选择程序存储器。若若多片多片存储器与程序空间接口，那么由存储器与程序空间接口，那么由PS*PS*和适当的地和适当的地 址位来组成译码电路来址位来组成译码电路来进行存储器块的片选进行存储器块的片选。33